JPH06335243A

JPH06335243A - 電源装置

Info

Publication number: JPH06335243A
Application number: JP5118411A
Authority: JP
Inventors: Shunichi Komatsu; 俊一小松; Kazuto Watanabe; 和人渡辺; Atsushi Asayama; 厚朝山; Tetsushi Saito; 哲史斉藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-05-20
Filing date: 1993-05-20
Publication date: 1994-12-02
Anticipated expiration: 2015-10-23
Also published as: JP3100797B2

Abstract

(57)【要約】【目的】高圧出力を確実に制御し、信頼性と効率に優
れ小型化が可能な、複写機，プリンター等の画像形成装
置に適した電源装置。【構成】コンバータトランスＴ１の２次側出力電圧に
対応して１次側のスイッチングトランジスタＴｒ１のオ
ン／オフ時間を計算しコンバータトランスＴ１の１次側
の励磁期間を制御するＣＰＵ１４を備え２次側の出力１
を所定の電圧に制御する電源装置であって、スイッチン
グトランジスタＴｒ１の過電流検出をする過電流検出用
の抵抗Ｒ１と、抵抗Ｒ１により検出した値を指定値Ｖｒ
ｅｆと比較するコンパレータＱ１と、ＣＰＵ１４からの
スイッチングトランジスタＴｒ１のオン／オフ信号に同
期し、かつ同信号のオン期間より短いオン期間を有する
遅延信号Ｃを生成する遅延回路１５と、コンパレータＱ
１の出力と遅延信号Ｃとを入力する論理積回路１５と、
論理積回路１５の出力に応じてスイッチングトランジス
タＴｒ１をオフするラッチ型出力停止回路９とを備えた
ことを特徴とする電源装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源装置に関するもの
である。特に電子写真方法を用いた複写機、プリンター
等、画像形成装置に適する高圧出力を有する電源装置に
関するものである。

【０００２】

【従来の技術】図１４は、従来の電源装置の一例を示す
回路図である。

【０００３】従来、低圧出力及び高圧出力を一つのトラ
ンスにより生成する電源装置においては、図１４に示す
ように、コントロール回路３０からのパルス信号をトラ
ンス２４を介して、駆動回路２５に供給し、スイッチン
グトランジスタ２７をスイッチング動作させ、出力負荷
が必要とするエネルギーをトランス２６を介して供給し
ている。

【０００４】一つのトランス２６により、低圧出力５２
及び高圧出力５３を生成する電源回路に於いては、低圧
出力５２の電圧をコントロール回路３９により、一定電
圧になるように制御する。このため、高圧出力５３電圧
の制御は、電圧比較器４３等によりトランジスタ３４を
オン，オフして、スイッチングトランジスタ２７のスイ
ッチング動作とは無関係に制御して、一定電圧になるよ
うに制御している。

【０００５】カラー複写機、カラープリンターの現像を
終えた感光ドラム上のトナー粉像の転写紙への転写プロ
セスにはコロナ帯電が用いられ、コロナワイヤーには概
略、６〜９ＫＶ、０．１〜１ｍＡの定電流電源によって
給電されていた。

【０００６】また、正負両極性の出力電圧発生手段とし
ては、正負の電源をシリーズ接続し、出力レンジの小さ
い極性側を固定出力とし、逆極性側を可変にして必要な
正負の出力レンジをカバーするようにしたものが普通で
あった。

【０００７】そして、従来の電源装置では、スイッチン
グ素子の過電流検出の方法は、コレクタ（ドレイン）に
流れる電流を検知し、これが一定値を越えたら、ドライ
ブを停止又は間欠発振させるという構成になっている。

【０００８】すなわち、スイッチング素子のゲート（ベ
ース）に加えられる信号がオンであってもオフであって
も無関係に、一定値を越えたら、そのまま即座にスイッ
チング素子をオフさせるような構成になっている。

【０００９】

【発明が解決しようとする課題】ところが、上記のスイ
ッチング素子過電流検出の方法では、例えば抵抗で電流
検出を行う場合、抵抗器のインダクタンス成分のため、
ターンオン時やターンオフ時にサージノイズが発生す
る。このサージのため、過電流保護回路が誤動作すると
いう欠点があった。

【００１０】特に発振周波数が高くなってくると、抵抗
検出以外でも、この欠点が顕著になるといった問題があ
った。

【００１１】そして、図１４に示す前記従来例では、高
圧出力電圧の制御をスイッチングトランジスタ２７のス
イッチング動作とは無関係に、高圧制御用トランジスタ
３４をオン，オフして行っている。このため、高圧制御
用トランジスタ３４のオン，オフ時に、高圧制御用トラ
ンジスタ３４のスイッチングロスがかなり発生する。こ
れにより、電源装置の効率低下及び発熱があり、電源装
置全体の信頼性の低下及び大型化の問題があった。

【００１２】本発明は、上記従来技術の問題点を解消す
るためになされたもので、高圧出力電圧の制御を行うた
めの高圧制御トランジスタのオン，オフを、スイッチン
グトランジスタの制御とは無関係に行っているために起
こる、高圧制御トランジスタのロスによる電源装置の効
率低下及び発熱をなくすことを目的にしており、これに
より、高信頼性，高効率，小型化の電源装置を実現する
ものである。

【００１３】そして近年、カラー画質改善のために転写
プロセスの見直しが計られ、コロナ帯電から接触帯電に
切換えられている。

【００１４】感光ドラム上のトナーを転写紙に吸引させ
るために、転写紙の裏側にマイラフィルムを介して転写
ブラシを当接させ、転写ブラシにトナーと逆極性の高電
圧を印加させるものである。同一転写紙上にイエロー，
マゼンタ，シアン，ブラックの４色のトナーを転写する
ために、印加電圧は転写回数を重ねるごとにステップ状
に上昇する。

【００１５】４色目には１０ｋＶを越えるようになるた
め、リーク等の悪影響が発生するようになる。これを防
ぐために、印加電圧を正負両極性にして印加電圧の絶対
値の最大値を半分にするようにしている。

【００１６】すなわち、１色目の転写を行う前に転写紙
に負の高電圧を印加しておき、４色目に概略、スタート
時の負の高電圧と等しいレベルの正の高電圧が印加され
るようにするものである。

【００１７】本発明の目的の一つは、かかる転写プロセ
スに必要な正負両極性の高電圧電源を提供するものであ
る。特に従来の正負両極性の電圧発生手段では、可変出
力側の電源の出力レンジが大幅に広くなって、コストア
ップ，大型化，信頼性低下していたのを防ぐものであ
る。

【００１８】本発明は、上記従来技術の問題点を解消す
るために成されたもので、より確実に出力を制御でき、
複写機、プリンター等の画像形成装置に適した電源装置
の提供を目的とするものである。

【００１９】

【課題を解決するための手段】このため、この発明に係
る電源装置は、トランスの２次側出力電圧に対応して１
次側のスイッチング素子のオン／オフ時間を計算しコン
バータトランスの１次側の励磁期間を制御する制御手段
を備え複数の２次側出力のうち少なくとも一つを所定の
電圧に制御する電源装置であって、前記スイッチング素
子の電流検出をする電流検出手段と、該電流検出手段に
より検出した値を指定値と比較する比較手段と、前記制
御手段からのスイッチング素子のオン／オフ信号に同期
し、かつ同信号のオン期間より短いオン期間を有する遅
延信号を生成する遅延信号生成手段と、前記比較手段の
出力と前記遅延信号とを入力する論理積回路と、該論理
積回路の出力に応じて前記スイッチング素子をオフする
過電流保護手段とを備えたことを特徴とする構成によっ
て、前記の目的を達成しようとするものである。

【００２０】

【作用】上記構成により、スイッチング素子の電流にサ
ージノイズが発生している期間は、遅延信号生成手段か
らの遅延信号を入力する論理積回路により過電流保護手
段は機能しないよう制御されるので、誤動作によるスイ
ッチング素子のオフを防止できる。即ち、過電流保護機
能の切替え手段としての作用をも有している。

【００２１】そして、制御手段自体がスイッチング素子
のオン／オフのドライブ信号のタイミングを生成し掌握
しているので上記過電流保護機能の切替えを容易・確実
に行うことができる。

【００２２】

【実施例】本発明に係る電源装置を実施例により説明す
る。

【００２３】（第１実施例）図１は第１実施例のブロッ
ク図であり、同図を参照して第１実施例の構成を説明す
る。ＡＣライン入力電圧１を整流・平滑した＋出力はト
ランスＴ１のＮ１巻線の一端に接続される。またＮ１巻
線の他端はスイッチングトランジスタ（本実施例ではＦ
ＥＴ）Ｔｒ１のドレインに接続され、スイッチングトラ
ンジスタＴｒ１（以下、トランジスタＴｒ１という）の
ソースは整流・平滑の−出力に接続される。またトラン
ジスタＴｒ１のドレインとソース間には共振コンデンサ
Ｃ２が挿入される。これは、Ｎ１巻線のインダクタンス
と共振して、効率的にトランスＴ１の２次側に電力を伝
達するためのものである。トランジスタＴｒ１を駆動す
るパルス信号はパルス幅変調（以下、ＰＷＭという）出
力回路８により生成され、ドライブ回路３を介してトラ
ンジスタＴｒ１のゲートを駆動する。なお、本実施例で
はＰＷＭ出力回路８は２次側に置かれるためドライブ回
路３は絶縁手段を含む。

【００２４】トランスＴ１の二次巻線Ｎ２の出力は、ダ
イオードＤ１，Ｄ２、インダクタンスＬ１、コンデンサ
Ｃ２により整流・平滑され、出力２として出力される。
トランスＴ１の二次巻線Ｎ３巻線の出力は、ダイオード
Ｄ３、コンデンサＣ３により整流・平滑され、出力１と
して出力される。そして、この出力１が制御系にフィー
ドバックされ、ＰＷＭ制御が行われる。なお、本実施例
では２次側制御回路へは別の補助電源（図示せず）より
電源を供給している。

【００２５】７は出力１の値を中央演算処理装置（以
下、ＣＰＵという）１４に取り込むＡ／Ｄ変換回路、６
はＣＰＵ１４の発振回路、１０，１１はＣＰＵ１４のた
めのメモリーＲＡＭ，ＲＯＭである。１２はＰＷＭ制御
を行う際のオン／オフ時間を決定するためのダウンカウ
ンターで、この初期値を変化させることにより時間及び
時間比率を制御する。

【００２６】１３はパルス幅変調（ＰＷＭ）制御計算回
路で、Ａ／Ｄ変換回路７で取り込んだ出力電圧、及びそ
の他、例えば入力電圧、出力のタイミング制御、例えば
複写機の場合にはコピー中のシーケンスコントロール等
のパラメーターをもとに、トランジスタＴｒ１のオン／
オフ時間を計算する。

【００２７】８はＰＷＭ出力回路であり、ＰＷＭ制御計
算回路１３で計算された値をもとに、トランジスタＴｒ
１をドライブする。５および１５は遅延回路であり、ト
ランジスタＴｒ１のドライブ信号とは少しタイミングが
ずれた信号を生成する。この信号のずれで、過電流保護
回路の誤動作を防ぐ。

【００２８】４は論理積回路（以下、ＡＮＤ回路とい
う）であり、コンパレータＱ１の出力がハイの状態すな
わち過電流が流れている状態と、ドライブ信号とは少し
タイミングがずれた信号が来ている状態すなわち電流サ
ージを拾わないタイミング信号が来ている状態とが、同
時に起きた場合のみ、その出力がハイ（Ｈｉｇｈ：以
下、Ｈと記す）となるＡＮＤ回路である。

【００２９】９はＡＮＤ回路４の出力がハイの場合、Ｐ
ＷＭ回路８の出力を停止させるための、ラッチ型出力停
止回路である。Ｒ２，Ｒ３はコンパレータＱ１のリファ
レンス電圧を決定するための抵抗、Ｒ１は過電流検出用
の抵抗である。

【００３０】次に本実施例の動作を説明する。

【００３１】図２は第１実施例のタイミングチャートで
あり、（ａ）から（ｇ）までの各ポイントを図１中のポ
イントと対応させてある。但し、（ａ）から（ｅ）まで
は本実施例、（ｆ）および（ｇ）は従来例である。

【００３２】図２（ａ）はＰＷＭ出力回路８の出力から
のトランジスタＴｒ１のゲート電圧であり、Ｎ３巻線出
力１が所定値より低い場合はトランジスタＴｒ１のＯＮ
期間（本図においてはＨの期間）を長くし、所定値より
高い場合はトランジスタＴｒ１のＯＮ期間を短くするよ
うに動作する。

【００３３】トランジスタＴｒ１がＯＮの期間、Ｎ３巻
線には−電圧が発生しておりダイオードＤ３は非導通で
ありＮ３巻線を介してのエネルギーの放出はなく、１次
インダクタンスに電磁エネルギーを蓄積する。そしてト
ランジスタＴｒ１がＯＦＦすると、Ｎ１巻線にはフライ
バックパルスが発生すると同時にＮ３巻線の電圧波形も
反転し、ダイオードＤ３が導通することで１次インダク
タンスに蓄積されたエネルギーを２次側に放出する。な
お、このフライバックパルスは１次インダクタンスと共
振コンデンサＣ２及び巻線容量で決まるパルス幅を持
つ。

【００３４】ＰＷＭ出力回路８は、トランジスタＴｒ１
のＯＦＦ期間は前記フライバックパルス幅が一定になる
ように動作する。これは、電圧波形がゼロレベルのとき
にトランジスタＴｒ１をＯＮさせるゼロ電位スイッチン
グにより、スイッチングロスをなくすためである。即
ち、ＯＦＦ期間は一定で、ＯＮ期間のパルス幅を可変す
るという周波数制御動作を行っている。

【００３５】図２（ｂ）はトランジスタＴｒ１のドレイ
ン電流波形（リミッタ無しの場合）を示す。（ｂ）にお
いて、１個目のオンと２個目のオンは過電流リミッタを
かけなくてもよい状態の電流波形、３個目のオンは負荷
に何らかの過電流が流れ、過電流リミッタをかけなけれ
ばいけない状態の電流波形、についてそれぞれ示してあ
る。

【００３６】図２（ｃ）は、ＡＮＤ回路４の入力２で、
この信号のタイミングは、（ａ）の信号のタイミングよ
りも、ターンオンの時でｔ１だけ、ターンオフの時でｔ
２だけずれている。このずれがあるため、コンパレータ
Ｑ１がオンすなわちＡＮＤ回路４の入力１がＨになった
としても、入力２がロー（ＬＯＷ：以下、Ｌと記す）で
あるので、出力はオンしない。

【００３７】即ち、リミッタ機能を、ターンオン／ター
ンオフ時のみ機能しないように作用する。これにより、
ターンオン／ターンオフ時のドレイン電流のサージによ
り、過電流リミッタが誤動作するのを防ぐことが可能で
ある。ただし、ずれ幅が大きくなり過ぎると、本来過電
流リミッタをかけなければいけないのにかからなくなる
ため、このずれ幅の設定には注意が必要である。

【００３８】上記のタイミングのずれ幅の制御は、５，
１５に示す遅延回路１，２で行う。このずれ幅制御及び
ずれ幅計算は、ＣＰＵ１４自身がその計算に必要なタイ
ミングデータを所有しているので、簡単にできる。

【００３９】図２（ｄ）には、３個目のオン時の過電流
で、ＡＮＤ回路４の出力がＨになった様子を示す。１個
目のオンや２個目のオン時の電流では、サージを拾わな
いので、ＡＮＤ回路４の出力はＨにはならない。

【００４０】図２（ｅ）では、ＡＮＤ回路出力（ｄ）の
信号を受けて、ドレイン電流にリミッタがかかった様子
を示す。

【００４１】ここで、従来例の動作を図２（ｆ），
（ｇ）を参照して説明する。従来例では、ＡＮＤ回路４
がない。このため、コンパレータＱ１がオンすると、即
座に過電流リミッタがかかって、出力が停止してしま
う。（ｆ），（ｇ）では、１個目のオン時に、ドレイン
電流のサージで、過電流リミッタ機能が誤動作してしま
い、ラッチ型出力停止回路９が動作してしまう様子を示
す。

【００４２】上記構成と制御により、サージノイズが発
生している期間は、論理積回路４、即ち過電流保護機能
切替え手段により、過電流保護機能が機能しないように
なっているので、誤動作によるスイッチングトランジス
タＴｒ１のオフを防止できる。

【００４３】そして、ＣＰＵ１４自身がオン／オフのド
ライブ信号のタイミングを把握しているため、上記の過
電流保護機能の切り替えは簡単・確実に行える。即ちオ
ン／オフのドライブ信号のタイミングを拾ってくる別回
路を設ける必要がないため、簡単な回路構成にて実現す
ることができる。

【００４４】（第２実施例）図３は第２実施例のブロッ
ク図である。第１実施例と同一または相当部分は同一符
号で示してあり、重複説明を省略する。

【００４５】第１実施例では、ＰＷＭ出力回路が一つだ
ったのに対して、第２実施例では、二つのＰＷＭ出力回
路８，１６を備えており、第１実施例では、ＡＮＤ回路
４の入力２へのタイミングとドライバー３へのタイミン
グとのずれを、ＰＷＭ出力回路８からの同一信号を遅延
回路１（１５）および遅延回路２（５）に入力し、両回
路の遅延のずれで行っていたが、第２実施例では、２つ
のＰＷＭ出力回路（８，１６）でそれぞれ独立に行う構
成となっている。

【００４６】第２実施例は第１実施例に比較すると、遅
延回路が必要なくなるという利点があるが、ＰＷＭ制御
計算回路１３の負担が大きくなる。

【００４７】（第３実施例）第３実施例のブロック図で
あり、第１実施例と同一または相当部分は同一符号で示
してあり、重複説明を省略する。

【００４８】第１実施例では、電流検出に抵抗Ｒ１を用
いていたのに対して、第３実施例では、カレントトラン
ス１７を用いた構成となっており、第３実施例は上記構
成により、ドライバー回路３での絶縁が不要になるとい
う利点がある。そして、第１実施例の抵抗検出に比較す
ると、部品はやや大型化するが、トランジスタＴｒ１の
スイッチング周波数が高くなってくると、抵抗検出では
インダクタンス成分によるサージの影響が無視できなく
なるといった問題があるが、第３実施例の構成では、そ
のような問題は生じない。

【００４９】（第４実施例）図５は第４実施例のブロッ
ク図である。前記実施例と同一または相当部分は同一符
号で示してあり、重複説明を省略する。

【００５０】第４実施例では、前記実施例のＣＰＵ，Ｒ
ＯＭ，ＲＡＭ，カウンター等のデジタル回路と、Ａ／Ｄ
変換回路等のアナログ回路と、上述してきた過電流リミ
ッタ機能回路とを、ワンチップに集積した構成となって
いる。

【００５１】図５中の、１８が同一チップで形成される
部分であり、こうすることで、例えば複写機，プリンタ
ー等のシーケンス制御を複写機制御用マイコン１９で行
いつつ、その状態に最も適応した電源制御を行うことが
できる。

【００５２】例えば、遅延回路５，１５をプログラマブ
ルカウンターで構成しておけば、負荷状態によってＰＷ
Ｍ出力回路８が出力すべき最適値が変化するような場合
でも、ＣＰＵ１４は負荷状態を把握しているため、最適
値を前記プログラマブルカウンターに設定することが可
能である。またコンパレータＱ１の比較電圧を定常時と
静止時で切換えることで、低消費電力が可能になる。

【００５３】上記のように同一チップ上に集積すること
で、汎用性が高く、よりインテリジェントな電源制御が
可能になる。

【００５４】（第５実施例）図６は第５実施例の回路図
である。

【００５５】２１は交流電源、２２は整流ダイオード、
２３は平滑コンデンサ、２４はスイッチングトランジス
タ２７の駆動トランス、２５はスイッチングトランジス
タ２７の駆動回路、２６は負荷５２，５３にエネルギー
を伝達するトランス、２７はスイッチングトランジス
タ、２８は整流ダイオード、２９は平滑コンデンサ、３
０はコントロール回路、３１，３５，３８は高圧コンデ
ンサ、３２，３６，３７は高圧ダイオード、３３は電流
制限抵抗、３４は高圧制御用トランジスタ、３９，４０
は高圧出力電圧検出抵抗、４１，４２，５０，５１は基
準電圧生成抵抗、４３，４９は電圧比較器、４４はフリ
ップフロップ、４５，５４は抵抗、４６はコンデンサ、
４７はダイオード、４８はカレントトランス、５２，５
３は負荷である。

【００５６】交流電圧が印加されると、コントロール回
路３０からトランス２４を介してパルス電圧がスイッチ
ングトランジスタ２７の駆動回路２５に供給され、スイ
ッチングトランジスタ２７がスイッチング動作を行い負
荷５２，５３が必要とするエネルギーをトランス２６を
介して負荷５２，５３に供給する。

【００５７】負荷５２に供給された電圧は、負荷５２が
必要とする電圧にコントロール回路３０により制御され
る。また、負荷５３に供給された電圧は、電圧比較器４
３，４９、フリップフロップ４４、カレントトランス４
８、ダイオード４７、コンデンサ４６、抵抗３９，４
０，４１，４２，４５，５０，５１，５４、及び高圧制
御用トランジスタ３４により制御される。

【００５８】本実施例の特徴は、負荷５３の高圧出力電
圧を制御する制御回路にある。

【００５９】負荷５３の高圧出力電圧を制御するための
高圧制御用トランジスタ３４のオン，オフを、スイッチ
ングトランジスタ２７のスイッチング動作に同期させる
ために、カレントトランス４８によりスイッチングトラ
ンジスタ２７のコレクタ，エミッタ間電流を検出し、そ
の信号をダイオード４７とコンデンサ４６により電圧変
換し、その値を電圧比較器４９に与え、電圧比較器４９
の出力信号をフリップフロップ４４のクロック信号と
し、電圧比較器４３の高圧出力電圧の検出出力をフリッ
プフロップ４４のＤ端子信号とし、フリップフロップ４
４のＱ端子信号を高圧制御用トランジスタ３４のオン，
オフ信号とし、高圧出力電圧を制御する。

【００６０】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ２７のオン，オフに同
期させることができるため、高圧制御用トランジスタ３
４のコレクタ，エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ３４をオン，オフできるため、今まで
の様に、高圧制御用トランジスタ３４のオン，オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。

【００６１】上記の様に、本実施例の構成により、電源
装置の高効率化，高信頼性化，小型化が実現できる。例
えば、従来方式では、高圧制御用トランジスタ３４にＴ
Ｏ−３パッケージを使用していたが、本発明の制御回路
により、ＴＯ−２２０パッケージでも発熱はほとんど無
くなった。また、高圧制御用トランジスタ３４のオン，
オフによるロスはゼロになる。

【００６２】即ち、高圧出力電圧を制御する高圧制御ト
ランジスタのオン，オフを、高圧制御トランジスタのコ
レクタ，エミッタ間電圧がゼロのポイントで行うことが
可能となり、今までのような高圧制御トランジスタのロ
スが無くなり、高信頼性，高効率，小型化を実現するこ
とができる。

【００６３】（第６実施例）図７は、第６実施例の回路
図であり、第５実施例と同一または相当部分は同一符号
で示してある。

【００６４】即ち、２１は交流電源、２２は整流ダイオ
ード、２３は平滑コンデンサ、２４はスイッチングトラ
ンジスタ２７の駆動トランス、２５はスイッチングトラ
ンジスタ２７の駆動回路、２６は負荷５２，５３にエネ
ルギーを伝達するトランス、２７はスイッチングトラン
ジスタ、２８は整流ダイオード、２９は平滑コンデン
サ、３０はコントロール回路、３１，３５，３８は高圧
コンデンサ、３２，３６，３７は高圧ダイオード、３３
は電流制限抵抗、３４は高圧制御用トランジスタ、３
９，４０は高圧出力電圧検出抵抗、４１，４２は基準電
圧生成抵抗、４３は電圧比較器、４４はフリップフロッ
プ、５４は抵抗、４６はコンデンサ、４７はダイオー
ド、５２，５３は負荷である。

【００６５】交流電圧が印加されると、コントロール回
路３０からトランス２４を介してパルス電圧がスイッチ
ングトランジスタ２７の駆動回路２５に供給され、スイ
ッチングトランジスタ２７がスイッチング動作を行い負
荷５２，５３が必要とするエネルギーをトランス２６を
介して負荷５２，５３に供給する。

【００６６】負荷５２に供給された電圧は、負荷５２が
必要とする電圧にコントロール回路３０により制御され
る。また、負荷５３に供給された電圧は、電圧比較器４
３、フリップフロップ４４、ダイオード４７、コンデン
サ４６、抵抗３９，４０，４１，４２，５４、及び高圧
制御用トランジスタ３４により制御される。

【００６７】本実施例の特徴は、負荷５３の高圧出力電
圧を制御する制御回路にある。

【００６８】即ち、負荷５３の高圧出力電圧を制御する
ための高圧制御用トランジスタ３４のオン，オフを、ス
イッチングトランジスタ２７のスイッチング動作に同期
させる為に、低圧出力電圧用巻線からの巻線電圧を検出
し、その信号をダイオード４７とコンデンサ４６により
直流電圧化し、その値をフリップフロップ４４のクロッ
ク信号とし、電圧比較器４３の高圧出力電圧の検出出力
をフリップフロップ４４のＤ端子信号とし、フリップフ
ロップ４４のＱ端子信号を高圧制御用トランジスタ３４
のオン，オフ信号とし、高圧出力電圧を制御する。

【００６９】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ２７のオン，オフに同
期させることができるため、高圧制御用トランジスタ３
４のコレクタ，エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ３４をオン，オフできるため、今まで
の様に、高圧制御用トランジスタ３４のオン，オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。これにより、電
源装置の高効率化，高信頼性化，小型化が実現できる。

【００７０】（第７実施例）図８は、第７実施例の回路
図であり、第５実施例と同一または相当部分は同一符号
で示してある。

【００７１】即ち、２１は交流電源、２２は整流ダイオ
ード、２３は平滑コンデンサ、２４はスイッチングトラ
ンジスタ２７の駆動トランス、２５はスイッチングトラ
ンジスタ２７の駆動回路、２６は負荷５２，５３にエネ
ルギーを伝達するトランス、２７はスイッチングトラン
ジスタ、２８は整流ダイオード、２９は平滑コンデン
サ、３０はコントロール回路、３１，３５，３８は高圧
コンデンサ、３２，３６，３７は高圧ダイオード、３３
は電流制限抵抗、３４は高圧制御用トランジスタ、３
９，４０は高圧出力電圧検出抵抗、５３，５３は負荷で
ある。

【００７２】交流電圧が印加されると、コントロール回
路３０からトランス２４を介してパルス電圧がスイッチ
ングトランジスタ２７の駆動回路２５に供給され、スイ
ッチングトランジスタ２７がスイッチング動作を行い負
荷５２，５３が必要とするエネルギーをトランス２６を
介して負荷５２，５３に供給する。

【００７３】負荷５２に供給された電圧は、負荷５２が
必要とする電圧にコントロール回路３０により制御され
る。また、負荷５３に供給された電圧も同様にコントロ
ール回路３０により、オン，オフ信号が高圧制御用トラ
ンジスタ３４に伝えられ制御される。

【００７４】本実施例の特徴は、負荷５３の高圧出力電
圧を制御する制御回路にある。

【００７５】負荷５３の高圧出力電圧を制御するための
高圧制御用トランジスタ３４のオン，オフを、スイッチ
ングトランジスタ２７のスイッチング動作に同期させる
ために、コントロール回路３０にマイクロプロセッサを
使用し、高圧出力電圧検出用ポートの値とスイッチング
パルスのタイミングを、マイクロプロセッサ内部で比較
し、スイッチングパルスと同期を取りながら、高圧出力
電圧検出ポート値に合せて、高圧制御用トランジスタ３
４にオン，オフ信号を供給し、高圧出力電圧を制御す
る。

【００７６】上記の構成により、高圧出力電圧を制御す
れば、スイッチングトランジスタ２７のオン，オフに同
期させることができるため、高圧制御用トランジスタ３
４のコレクタ，エミッタ間電圧がゼロの状態で、高圧制
御用トランジスタ３４をオン，オフできるため、今まで
の様に、高圧制御用トランジスタ３４のオン，オフによ
るスイッチングロスを無くすことができ、電源装置の効
率低下及び発熱を無くすことができる。これにより、電
源装置の高効率化，高信頼性化，小型化が実現できる。

【００７７】（第８実施例）図９は、第８実施例のブロ
ック図、図１０は本実施例の出力が給電される転写ブラ
シ、吸着ブラシ周辺構成の概略図である。

【００７８】図１０において、感光ドラム３１０上に１
次帯電３１１、レーザー光３１２による像露光、現像器
３１３による現像プロセスをへて形成された粉像は、転
写ドラム３１４上に吸着された転写紙３２０に転写され
る。

【００７９】転写ドラム３１４は、円筒上の枠体に薄膜
のマイラーフィルムを巻きつけたもので、感光ドラム３
１０と当接する画像形成部分はフィルム単体で構成され
る。

【００８０】吸着ブラシ３１８は、転写ガイドを伝って
きた転写紙３２０を静電気力を持って転写ドラム３１４
に吸着する役目をする。転写ブラシ３１７は、感光ドラ
ム３１０上のトナーを静電気力によって転写紙上に転写
させる役目をする。

【００８１】外側除電帯電器３１６は、後述する転写ブ
ラシ３１７の印加電圧の絶対値を下げるために用いられ
る。３１５は内側除電帯電器である。

【００８２】分離帯電器３１９は、ＡＣ＋ＤＣのコロナ
帯電を行うことによって、転写紙３２０と転写ドラム３
１４間の静電吸着力を完全に無くす役目をする。

【００８３】図９に示す本実施例の高圧電源は、転写ブ
ラシ３１７及び吸着ブラシ３１８に給電するためのもの
である。

【００８４】図１１は、転写ドラム周辺の帯電器、帯電
ブラシの動作シーケンスを示すタイミングチャートであ
る。

【００８５】転写ドラム３１４は、Ａ３の転写紙１枚を
縦方向に張り付けるだけの円周を持つ。図１１はＡ４の
転写紙１枚をコピーする場合を示す。

【００８６】紙搬送系から転写紙３２０が送られてくる
と、吸着ブラシ３１８に定電流制御モードで＋１５μＡ
流して転写紙を転写ドラムに吸着させる。

【００８７】内側除電帯電器３１５に負の高電圧をかけ
て、転写ドラム３１４内側を−６ｋＶに帯電させる。同
時に外側除電帯電器３１６に正の高電圧をかけて転写紙
の剥離を防ぐ。

【００８８】転写紙３２０が転写ドラム３１４に吸着さ
れ、更に転写ドラム内側が−６ｋＶに帯電されると、転
写ブラシ３１７に定電流制御モードで＋１０μＡが流さ
れ、感光ドラムから転写紙へのトナー像の転写が行われ
る。

【００８９】転写プロセスは、マゼンタ，シアン，イエ
ロー，ブラックの４色毎に繰返されることは言うまでも
ない。このときの転写ブラシ給電電圧は、図１０のｂに
示すように紙間ではほぼ−６ｋＶに留るが、転写紙への
転写タイミングでは前回の電荷が保持されるために、各
色毎におよそ２ｋＶステップで上昇する。

【００９０】４色目の転写が終了すると、図示はしてな
いが、分離帯電器３１９にＡＣ＋ＤＣの高圧を印加し、
コロナ帯電することによって転写紙、転写ドラム上の電
荷を除電して転写紙３２０を転写ドラム３１４から分離
させる。

【００９１】以上の説明で明らかなように、転写ブラシ
３１７、吸着ブラシ３１８に給電する電源は、正負両極
性の電源でなければならない。

【００９２】図９に示す第８実施例において、３２０は
発振器、Ｔ２は昇圧トランスであり、その２次巻線ＮＳ
１にはダイオードＤ３，Ｄ４、インダクタンスＬ６によ
り正出力フォワードコンバータを形成し、２次巻線ＮＳ
２にはダイオードＤ５により負出力フライバックコンバ
ータを構成する。そして、両コンバータ出力を直列に接
続してある。

【００９３】１次巻線Ｎｐをトランジスタ（ＦＥＴ）Ｑ
７に接続して、そのＯＮ／ＯＦＦ，ＤＵＴＹをパルス幅
（ＰＷＭ）コントローラ３２１によりＰＷＭ制御する。
ここで、ＰＷＭ，ＤＵＴＹをＤとするとフォワード側に
は、Ｖｉｎ＊（ＮＳ１／ＮＰ）＊Ｄフライバック側には −Ｖｉｎ＊（ＮＳ２／ＮＰ）＊｛Ｄ／（１−Ｄ）｝なる電圧が発生して、その直列接続では、Ｖｏ＝Ｖｉｎ＊Ｄ／（１−Ｄ）＊｛（Ａ−Ｂ）−ＡＤ｝ただし、Ａ＝ＮＳ１／ＮＰＢ＝ＮＳ２／ＮＰここで、Ａ＞Ｂになるように、Ａ，Ｂを選べば、明らか
にＤの値を制御することで、正負両電圧を連続的に制御
できる。

【００９４】（第９実施例）図１２は、第９実施例のブ
ロック図であり、第８実施例と同一または相当部分は同
一符号で示し重複説明を省略する。

【００９５】本実施例では、発振器３２０のＤＵＴＹを
特定の２つの値で動作させる。即ち、片方は、出力Ｖｏ
が正電圧になる値、他方は出力Ｖｏが負電圧になる値に
選ぶ。制御回路３２２は昇圧トランスＴ２の入力電圧を
制御する。この両者の組み合わせにより、正負両電源を
実現する。

【００９６】（第１０実施例）図１３は、第１０実施例
のブロック図であり、第８実施例，第９実施例と同一ま
たは相当部分は同一符号で示し重複説明を省略する。

【００９７】本実施例では、２次側ＮＳ１回路のインダ
クタンスＬ６をカットしてあり、フォワード側をピーク
整流構成とすることで、高電圧，低電流向きの構成とな
っている。

【００９８】上記第１２，１３，１４実施例の構成と制
御により、従来の固定出力ＤＣ−ＤＣコンバータと可変
出力ＤＣ−ＤＣコンバータとをシリーズ接続する両極性
高圧発生方式に較べて、トランスの数量を２個から１個
に減らせる。しかもＰＷＭコントローラも１つだけで実
現できる。

【００９９】また、負荷側に含まれる抵抗成分、電圧源
成分のあらゆる変動に対して、自動的にかつ安定に定電
流を供給できる。

【０１００】そして、１つのＰＷＭコントローラと１つ
のトランスで、正負のＤＣ−ＤＣコンバータを切換えて
いるので、正負の出力の動作の切換えがスムーズに行わ
れ、出力に異常が発生するような事がない。

【０１０１】上記のように、トランス，ＰＷＭコントロ
ーラを各１つで構成したために大幅なコストダウン、信
頼性向上ができる。

【０１０２】

【発明の効果】以上各実施例で詳細に説明したように、
この発明によれば、確実に出力を制御でき、複写機、プ
リンター等の画像形成装置に適した電源装置を提供する
ことができる。

【０１０３】即ち、制御手段ＣＰＵからスイッチング素
子へ送るドライブ信号を利用することにより、簡単な回
路構成にて、過電流リミッタの誤動作の無い複合電源が
実現できる。

【０１０４】また、高圧出力電圧を制御する高圧制御用
トランジスタのオン，オフ動作において、スイッチング
トランジスタに同期させるために、スイッチングトラン
ジスタのコレクタ，エミッタ間電流を、カレントトラン
スにより検出し、検出信号に同期させ、高圧制御用トラ
ンジスタをオン，オフさせることにより、高圧制御用ト
ランジスタのスイッチングロスを無くすことができる。
また、低圧出力電圧用巻線からの巻線電圧を検出し、同
期させ、高圧制御用トランジスタをオン，オフさせるこ
とにより、高圧制御用トランジスタのスイッチングロス
を無くすことができた。さらに、コントロール回路にマ
イクロプロセッサを使用することにより、スイッチング
パルスに同期したオン，オフ信号を高圧制御用トランジ
スタに供給することにより、高圧制御用トランジスタの
スイッチングロスを無くすことができた。これにより、
電源装置の高効率化、高信頼性化、小型化が実現でき
る。

【０１０５】更に、従来の固定出力ＤＣ−ＤＣコンバー
タと可変出力ＤＣ−ＤＣコンバータとをシリーズ接続す
る両極性高圧発生方式に較べて、トランスの数量を２個
から１個に減らせる。しかもＰＷＭコントローラも１つ
だけで実現できる。そして負荷側に含まれる抵抗成分、
電圧源成分のあらゆる変動に対して、自動的にかつ安定
に定電流を供給できる。

【０１０６】１つのＰＷＭコントローラと１つのトラン
スで、正負のＤＣ−ＤＣコンバータを切換えることによ
り、正負の出力の動作の切換えがスムーズに行われ、出
力に異常が発生するようなことがない。トランス、ＰＷ
Ｍコントローラを１つで構成することにより、大幅なコ
ストダウン，信頼性向上ができる。

【図面の簡単な説明】

【図１】第１実施例のブロック図である。

【図２】第１実施例のタイミングチャートである。

【図３】第２実施例のブロック図である。

【図４】第３実施例のブロック図である。

【図５】第４実施例のブロック図である。

【図６】第５実施例の回路図である。

【図７】第６実施例の回路図である。

【図８】第７実施例の回路図である。

【図９】第８実施例のブロック図である。

【図１０】複写機の転写ドラム周辺の構成該略図であ
る。

【図１１】第８実施例のタイミングチャートである。

【図１２】第９実施例のブロック図である。

【図１３】第１０実施例のブロック図である。

【図１４】従来の電源装置の回路図である。

【符号の説明】

１ＡＣ入力電圧４論理積回路（ＡＮＤ回路）５，１５遅延回路６発振回路９ラッチ型出力停止回路１４中央演算処理装置（ＣＰＵ）Ｃ遅延信号Ｑ１コンパレータＲ１過電流検出用の抵抗Ｔ１コンバータトランスＴｒ１スイッチングトランジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者斉藤哲史東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】トランスの２次側出力電圧に対応して１
次側のスイッチング素子のオン／オフ時間を計算しコン
バータトランスの１次側の励磁期間を制御する制御手段
を備え複数の２次側出力のうち少なくとも一つを所定の
電圧に制御する電源装置であって、前記スイッチング素
子の電流検出をする電流検出手段と、該電流検出手段に
より検出した値を指定値と比較する比較手段と、前記制
御手段からのスイッチング素子のオン／オフ信号に同期
し、かつ同信号のオン期間より短いオン期間を有する遅
延信号を生成する遅延信号生成手段と、前記比較手段の
出力と前記遅延信号とを入力する論理積回路と、該論理
積回路の出力に応じて前記スイッチング素子をオフする
過電流保護手段とを備えたことを特徴とする電源装置。
【請求項２】スイッチング素子の電流検出をする電流
検出手段は、抵抗により構成したことを特徴とする請求
項１記載の電源装置。
【請求項３】スイッチング素子の電流検出をする電流
検出手段は、カレントトランスにより構成したことを特
徴とする請求項１記載の電源装置。
【請求項４】スイッチング素子へのオン／オフタイミ
ング信号からの遅延によって遅延信号を生成する遅延信
号生成手段を備えたことを特徴とする請求項１記載の電
源装置。
【請求項５】制御手段に備えたパルス幅変調制御計算
回路によりターンオン／ターンオフのタイミングを計算
する遅延信号生成手段を備えたことを特徴とする請求項
１記載の電源装置。
【請求項６】制御手段に備えたデジタル回路である演
算処理装置および同メモリおよび周辺のアナログ回路、
そして比較手段、遅延信号生成手段、論理積回路、およ
び過電流保護手段を同一チップ上に形成したことを特徴
とする請求項１ないし５のいずれかに記載の電源装置。
【請求項７】遅延信号生成手段は、スイッチング素子
のスイッチ特性のバラツキに対応して遅延信号の遅延の
度合いを変化させることを特徴とする請求項１ないし６
のいずれかに記載の電源装置。
【請求項８】同一のトランスにより高圧出力と低圧出
力とを生成する電源装置であって、カレントトランスを
備え１次側のスイッチングトランジスタのコレクタ・エ
ミッタ間電流を検出する１次側電流検出手段と、該１次
側電流検出手段からの検出信号に同期して２次側に備え
た高圧制御用トランジスタをオンオフ制御する高圧制御
手段を備えたことを特徴とする電源装置。
【請求項９】同一のトランスにより高圧出力と低圧出
力とを生成する電源装置であって、低圧出力用巻線から
電圧を入力し同期信号を生成し該同期信号により２次側
に備えた高圧制御用トランジスタを１次側のスイッチン
グトランジスタに同期させてオンオフ制御する高圧制御
手段を備えたことを特徴とする電源装置。
【請求項１０】一つのトランスにより高圧出力と低圧
出力とを生成する電源装置であって、１次側のスイッチ
ングトランジスタのオン・オフタイミング信号と同オン
・オフタイミング信号に同期した高圧制御信号を出力し
て２次側に備えた高圧制御用トランジスタを１次側のス
イッチングトランジスタに同期させてオンオフ制御する
高圧制御手段を備えたことを特徴とする電源装置。
【請求項１１】トランスの１次側入力をオン／オフす
るスイッチング手段と、該スイッチング手段を制御する
パルス幅変調制御手段と、２次側に第１の高圧出力と第
２の高圧出力とを有する電源装置であって、前記第１の
高圧出力巻線はフォワードコンバータを形成し、第２の
高圧出力巻線はフライバックコンバータを形成し、第１
の高圧出力と第２の高圧出力とを直列接続したことを特
徴とする電源装置。
【請求項１２】第１の高圧出力巻線で形成したはフォ
ワードコンバータからは正電圧を第２の高圧出力巻線で
形成したフライバックコンバータからは負電圧を出力す
るよう２次側出力を整流し、パルス幅変調制御手段は前
記正負の電圧を連続的に出力するよう制御することを特
徴とする請求項１１記載の電源装置。
【請求項１３】第１の高圧出力巻線で形成したはフォ
ワードコンバータからは負電圧を第２の高圧出力巻線で
形成したフライバックコンバータからは正電圧を出力す
るよう２次側出力を整流し、パルス幅変調制御手段は前
記正負の電圧を連続的に出力するよう制御することを特
徴とする請求項１１記載の電源装置。