JPH0633733Y2 - Horizontal sync separation circuit - Google Patents
Horizontal sync separation circuitInfo
- Publication number
- JPH0633733Y2 JPH0633733Y2 JP4836689U JP4836689U JPH0633733Y2 JP H0633733 Y2 JPH0633733 Y2 JP H0633733Y2 JP 4836689 U JP4836689 U JP 4836689U JP 4836689 U JP4836689 U JP 4836689U JP H0633733 Y2 JPH0633733 Y2 JP H0633733Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sync separation
- asynchronous
- horizontal
- separation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000926 separation method Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、水平同期分離回路に関し、特にデジタルテレ
ビの水平同期分離回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a horizontal sync separation circuit, and more particularly to a horizontal sync separation circuit for a digital television.
（ロ）従来の技術 テレビジョン受像機に於て、映像信号をディジタル化
し、このディジタル信号の処理により、Y/C分離及び走
査線補間等を行うことが行なわれている。(B) Conventional technology In a television receiver, a video signal is digitized, and Y / C separation and scanning line interpolation are performed by processing the digital signal.
ところで、このディジタル処理を行うには、ディジタル
処理用のクロック信号が必要となるが、このクロック信
号自身、及び、高周波及び他の信号とのビート等により
種々の障害が発生する。By the way, in order to perform this digital processing, a clock signal for digital processing is required, but various obstacles occur due to the clock signal itself, beats with high frequency and other signals, and the like.
（ハ）考案が解決しようとする課題 弱電界受信時又は非受信時には、RF段又はIF段での増幅
度が高まり、ノイズの影響を受けやすい。(C) Problems to be solved by the invention When a weak electric field is received or not received, the amplification degree in the RF stage or the IF stage is increased, and it is easily affected by noise.
ところで、非受信状態より受信状態に移る時に、前記ノ
イズ成分を除去しておれば、引き込みがスムーズに行な
われる。By the way, when the noise component is removed when shifting from the non-reception state to the reception state, the lead-in is smoothly performed.
本考案は、非受信時にノイズ成分を除去した同期分離回
路を提供するものである。The present invention provides a sync separation circuit that removes noise components when not receiving.
（ニ）課題を解決するための手段 本考案は、水平発振回路（26）の出力と、水平同期分離
回路（20）の出力とを比較して非同期状態を検出する非
同期検出回路（10）と、 この非同期検出回路（10）の出力により制御され、前記
非同期状態時に動作して前記水平同期分離回路（20）の
入力の高周波ノイズ成分を除去するフィルタ回路（12）
と、 を備えることを特徴とする。(D) Means for Solving the Problem The present invention relates to an asynchronous detection circuit (10) for detecting an asynchronous state by comparing the output of the horizontal oscillation circuit (26) with the output of the horizontal sync separation circuit (20). A filter circuit (12) which is controlled by the output of the asynchronous detection circuit (10) and operates in the asynchronous state to remove a high frequency noise component at the input of the horizontal sync separation circuit (20)
And are provided.
（ホ）作用 本考案に依れば、非同期状態を非同期検出回路（10）で
検出しフィルタ回路（12）でノイズを除去する。(E) Function According to the present invention, the asynchronous state is detected by the asynchronous detection circuit (10) and the noise is removed by the filter circuit (12).
（ヘ）実施例 第１図を参照しつつ、本考案の一実施例を説明する。
（10）は本考案の特徴を示す非同期検出回路でり、この
非同期検出回路（10）は非同期状態を検出する。（12）
はこのTVに於て、問題となった５〜6MHz帯のノイズ信号
を除去するフィルタ回路である。(F) Embodiment An embodiment of the present invention will be described with reference to FIG.
(10) is an asynchronous detection circuit showing the features of the present invention, and this asynchronous detection circuit (10) detects an asynchronous state. (12)
Is a filter circuit that removes the problematic 5-6 MHz noise signal in this TV.
従来からの各部の回路を説明する。The circuit of each unit in the related art will be described.
（14）はコンポジット信号の入力端子である。(14) is a composite signal input terminal.
（16）はコンデンサ（C4）を含みノイズ成分を常時除去
する常設フィルタ回路である。(16) is a permanent filter circuit that includes a capacitor (C4) and always removes noise components.
（18）は同期偏向用ICである。（20）は水平同期分離回
路である。(18) is a synchronous deflection IC. (20) is a horizontal sync separation circuit.
（22）（24）（26）（28）（30）（32）は周知の水平AF
Cループを形成する回路群である。（22）は位相比較回
路、（24）はローパスフィルタ、（26）は水平発振回路
である。（28）は水平ドライブ回路、（30）はフライバ
ックパルス出力回路、（32）は鋸歯状波作成回路であ
る。(22) (24) (26) (28) (30) (32) are well-known horizontal AF
It is a group of circuits that form a C loop. (22) is a phase comparison circuit, (24) is a low-pass filter, and (26) is a horizontal oscillation circuit. (28) is a horizontal drive circuit, (30) is a flyback pulse output circuit, and (32) is a sawtooth wave generation circuit.
（Tr1）〜（Tr6）はトランジスタ、（C1）〜（C5）はコ
ンデンサ、（R1）〜（R9）は抵抗、（L1）はインダクタ
である。(Tr1) to (Tr6) are transistors, (C1) to (C5) are capacitors, (R1) to (R9) are resistors, and (L1) is an inductor.
上記動作を説明する。The above operation will be described.
強電界信号受信時に於ては、フィルタ回路（12）のコン
デンサコイル（C3）（L1）は不動作である。When receiving a strong electric field signal, the capacitor coils (C3) (L1) of the filter circuit (12) do not operate.
つまり、強電界信号受信時には、ノイズの影響もなく、
正規の水平同期信号が同期分離回路（20）より出力され
る。そして、この水平同期信号に同期して水平発振回路
（26）が発振する。このため、フライバックパルス出力
回路（30）と同期分離回路（20）から非同期検出回路
（10）に入力される２信号の位相は一致しており、トラ
ンジスタ（Tr1）（Tr2）より成るアンド回路がオンし
て、この非同期検出回路（10）は同期状態と検出する。That is, when receiving a strong electric field signal, there is no influence of noise,
A normal horizontal sync signal is output from the sync separation circuit (20). Then, the horizontal oscillation circuit (26) oscillates in synchronization with the horizontal synchronization signal. Therefore, the two signals input from the flyback pulse output circuit (30) and the sync separation circuit (20) to the asynchronous detection circuit (10) have the same phase, and an AND circuit composed of transistors (Tr1) (Tr2) is used. Is turned on, and the asynchronous detection circuit (10) detects a synchronous state.
非受信時には、同期分離回路（20）からは、正規の水平
同期信号は分離されず、水平発振回路（26）は、自由発
振又は、位相比較（22）からの誤った信号により制御さ
れて発振する。When not receiving, the normal horizontal sync signal is not separated from the sync separation circuit (20), and the horizontal oscillation circuit (26) oscillates by being controlled by free oscillation or an erroneous signal from the phase comparison (22). To do.
この時、当然のこと乍ら、同期分離回路（20）の出力と
フライバックパルスとは位相が一致しないため、トラン
ジスタ（Tr1）（Tr2）からなるアンド回路はオンせず、
トランジスタ（Tr3）の出力電圧値が低下する。トラン
ジスタ（Tr3）の出力は、トランジスタ（Tr4）で反転さ
れた後に、抵抗（R5）と（R5）で抵抗分割される。この
分割出力でトランジスタ（Tr5）をオン制御する。この
トランジスタ（Tr5）のオンにより、フィルタ回路（1
2）が、動作可能状態となる。At this time, as a matter of course, since the output of the sync separation circuit (20) and the flyback pulse are out of phase with each other, the AND circuit including the transistors (Tr1) and (Tr2) does not turn on,
The output voltage value of the transistor (Tr3) decreases. The output of the transistor (Tr3) is inverted by the transistor (Tr4) and then resistance-divided by the resistors (R5) and (R5). The divided output controls the transistor (Tr5) to turn on. When this transistor (Tr5) is turned on, the filter circuit (1
2) is ready for operation.
尚、このフィルタ（12）の共振点f0は以下の式で表わせ
る。The resonance point f 0 of this filter (12) can be expressed by the following equation.
尚、このフィルタ（12）でトラップする周波数は、本実
施例に限らず任意に設定出来る。 The frequency to be trapped by the filter (12) is not limited to this embodiment, and can be set arbitrarily.
本実施例に依れば、非同期状態でのみフィルタ回路（1
2）に動作させるため、通常時の同期分離の性能に影響
を与える事がない。According to this embodiment, the filter circuit (1
Since it operates in 2), it does not affect the performance of normal synchronization separation.
また、仮に誤動作してフィルターが動作しても、（L1）
（C3）（C4）で決まる共振点を高域に設定している為、
同期分離への影響が少なくできる。In addition, even if the filter works due to malfunction, (L1)
Since the resonance point determined by (C3) and (C4) is set in the high range,
The influence on synchronization separation can be reduced.
（ト）考案の効果 本考案に依れば、非同期時にクロックノイズの影響を受
けて、水平発振回路が誤った状態に引き込まれることが
なく、正規信号受信時に速やかに同期状態に引き込まれ
る。(G) Effect of the Invention According to the present invention, the horizontal oscillation circuit is not pulled into an erroneous state under the influence of clock noise when it is asynchronous, and is quickly pulled into a synchronous state when a normal signal is received.
第１図は本考案の一実施例を示す図である。 （10）…非同期状態検出回路、 （12）…フィルタ回路。 FIG. 1 is a view showing an embodiment of the present invention. (10) ... Asynchronous state detection circuit, (12) ... Filter circuit.
Claims (1)
離回路（20）の出力とを比較して非同期状態を検出する
非同期検出回路（10）と、 この非同期検出回路（10）の出力により制御され、前記
非同期状態時に動作して前記水平同期分離回路（20）の
入力の高周波ノイズ成分を除去するフィルタ回路（12）
と、 を備えることを特徴とする水平同期分離回路。1. An asynchronous detection circuit (10) for detecting an asynchronous state by comparing an output of a horizontal oscillation circuit (26) with an output of a horizontal synchronization separation circuit (20), and an asynchronous detection circuit (10) for the asynchronous detection circuit (10). A filter circuit (12) which is controlled by an output and operates in the asynchronous state to remove a high frequency noise component at the input of the horizontal sync separation circuit (20).
And a horizontal sync separation circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4836689U JPH0633733Y2 (en) | 1989-04-25 | 1989-04-25 | Horizontal sync separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4836689U JPH0633733Y2 (en) | 1989-04-25 | 1989-04-25 | Horizontal sync separation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138963U JPH02138963U (en) | 1990-11-20 |
| JPH0633733Y2 true JPH0633733Y2 (en) | 1994-08-31 |
Family
ID=31565108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4836689U Expired - Lifetime JPH0633733Y2 (en) | 1989-04-25 | 1989-04-25 | Horizontal sync separation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633733Y2 (en) |
-
1989
- 1989-04-25 JP JP4836689U patent/JPH0633733Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02138963U (en) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0633733Y2 (en) | Horizontal sync separation circuit | |
| JP2884572B2 (en) | Video intermediate frequency signal processing circuit | |
| JP3320576B2 (en) | Oscillator circuit | |
| JPS61103310A (en) | Fine tuning device for superheterodyne receiver | |
| JP3439143B2 (en) | Horizontal synchronization circuit | |
| JP3316519B2 (en) | Digital sync separation circuit | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JPH09154037A (en) | Digital PLL and sync separation circuit | |
| JP3500089B2 (en) | PLL circuit and video signal processing circuit using the same | |
| JPH052484U (en) | Video intermediate frequency signal processing circuit | |
| JP3599253B2 (en) | PAL / SECAM signal discriminating circuit and television signal receiving device | |
| JPS587720Y2 (en) | AFT circuit | |
| JPS62293Y2 (en) | ||
| JPS581006Y2 (en) | synchronous circuit | |
| JP2001333439A (en) | Overmodulation detection circuit | |
| JP2850362B2 (en) | PLL video detector | |
| JPH06101822B2 (en) | Miting circuit | |
| JPH04188960A (en) | Vertical synchronization signal switching device | |
| JPH0212770Y2 (en) | ||
| JP2572471Y2 (en) | FM stereo receiver | |
| JPS585631B2 (en) | Pulpulse signal generator | |
| JP2696910B2 (en) | Horizontal synchronization circuit | |
| JP2766080B2 (en) | Sync separation circuit | |
| JP3186547B2 (en) | Sampling device | |
| EP0862337A2 (en) | PAL pulse generator and chroma signal recording circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |