JPH0633733Y2 - 水平同期分離回路 - Google Patents
水平同期分離回路Info
- Publication number
- JPH0633733Y2 JPH0633733Y2 JP4836689U JP4836689U JPH0633733Y2 JP H0633733 Y2 JPH0633733 Y2 JP H0633733Y2 JP 4836689 U JP4836689 U JP 4836689U JP 4836689 U JP4836689 U JP 4836689U JP H0633733 Y2 JPH0633733 Y2 JP H0633733Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sync separation
- asynchronous
- horizontal
- separation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000926 separation method Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、水平同期分離回路に関し、特にデジタルテレ
ビの水平同期分離回路に関する。
ビの水平同期分離回路に関する。
（ロ）従来の技術 テレビジョン受像機に於て、映像信号をディジタル化
し、このディジタル信号の処理により、Y/C分離及び走
査線補間等を行うことが行なわれている。
し、このディジタル信号の処理により、Y/C分離及び走
査線補間等を行うことが行なわれている。
ところで、このディジタル処理を行うには、ディジタル
処理用のクロック信号が必要となるが、このクロック信
号自身、及び、高周波及び他の信号とのビート等により
種々の障害が発生する。
処理用のクロック信号が必要となるが、このクロック信
号自身、及び、高周波及び他の信号とのビート等により
種々の障害が発生する。
（ハ）考案が解決しようとする課題 弱電界受信時又は非受信時には、RF段又はIF段での増幅
度が高まり、ノイズの影響を受けやすい。
度が高まり、ノイズの影響を受けやすい。
ところで、非受信状態より受信状態に移る時に、前記ノ
イズ成分を除去しておれば、引き込みがスムーズに行な
われる。
イズ成分を除去しておれば、引き込みがスムーズに行な
われる。
本考案は、非受信時にノイズ成分を除去した同期分離回
路を提供するものである。
路を提供するものである。
（ニ）課題を解決するための手段 本考案は、水平発振回路（26）の出力と、水平同期分離
回路（20）の出力とを比較して非同期状態を検出する非
同期検出回路（10）と、 この非同期検出回路（10）の出力により制御され、前記
非同期状態時に動作して前記水平同期分離回路（20）の
入力の高周波ノイズ成分を除去するフィルタ回路（12）
と、 を備えることを特徴とする。
回路（20）の出力とを比較して非同期状態を検出する非
同期検出回路（10）と、 この非同期検出回路（10）の出力により制御され、前記
非同期状態時に動作して前記水平同期分離回路（20）の
入力の高周波ノイズ成分を除去するフィルタ回路（12）
と、 を備えることを特徴とする。
（ホ）作用 本考案に依れば、非同期状態を非同期検出回路（10）で
検出しフィルタ回路（12）でノイズを除去する。
検出しフィルタ回路（12）でノイズを除去する。
（ヘ）実施例 第１図を参照しつつ、本考案の一実施例を説明する。
（10）は本考案の特徴を示す非同期検出回路でり、この
非同期検出回路（10）は非同期状態を検出する。（12）
はこのTVに於て、問題となった５〜6MHz帯のノイズ信号
を除去するフィルタ回路である。
（10）は本考案の特徴を示す非同期検出回路でり、この
非同期検出回路（10）は非同期状態を検出する。（12）
はこのTVに於て、問題となった５〜6MHz帯のノイズ信号
を除去するフィルタ回路である。
従来からの各部の回路を説明する。
（14）はコンポジット信号の入力端子である。
（16）はコンデンサ（C4）を含みノイズ成分を常時除去
する常設フィルタ回路である。
する常設フィルタ回路である。
（18）は同期偏向用ICである。（20）は水平同期分離回
路である。
路である。
（22）（24）（26）（28）（30）（32）は周知の水平AF
Cループを形成する回路群である。（22）は位相比較回
路、（24）はローパスフィルタ、（26）は水平発振回路
である。（28）は水平ドライブ回路、（30）はフライバ
ックパルス出力回路、（32）は鋸歯状波作成回路であ
る。
Cループを形成する回路群である。（22）は位相比較回
路、（24）はローパスフィルタ、（26）は水平発振回路
である。（28）は水平ドライブ回路、（30）はフライバ
ックパルス出力回路、（32）は鋸歯状波作成回路であ
る。
（Tr1）〜（Tr6）はトランジスタ、（C1）〜（C5）はコ
ンデンサ、（R1）〜（R9）は抵抗、（L1）はインダクタ
である。
ンデンサ、（R1）〜（R9）は抵抗、（L1）はインダクタ
である。
上記動作を説明する。
強電界信号受信時に於ては、フィルタ回路（12）のコン
デンサコイル（C3）（L1）は不動作である。
デンサコイル（C3）（L1）は不動作である。
つまり、強電界信号受信時には、ノイズの影響もなく、
正規の水平同期信号が同期分離回路（20）より出力され
る。そして、この水平同期信号に同期して水平発振回路
（26）が発振する。このため、フライバックパルス出力
回路（30）と同期分離回路（20）から非同期検出回路
（10）に入力される２信号の位相は一致しており、トラ
ンジスタ（Tr1）（Tr2）より成るアンド回路がオンし
て、この非同期検出回路（10）は同期状態と検出する。
正規の水平同期信号が同期分離回路（20）より出力され
る。そして、この水平同期信号に同期して水平発振回路
（26）が発振する。このため、フライバックパルス出力
回路（30）と同期分離回路（20）から非同期検出回路
（10）に入力される２信号の位相は一致しており、トラ
ンジスタ（Tr1）（Tr2）より成るアンド回路がオンし
て、この非同期検出回路（10）は同期状態と検出する。
非受信時には、同期分離回路（20）からは、正規の水平
同期信号は分離されず、水平発振回路（26）は、自由発
振又は、位相比較（22）からの誤った信号により制御さ
れて発振する。
同期信号は分離されず、水平発振回路（26）は、自由発
振又は、位相比較（22）からの誤った信号により制御さ
れて発振する。
この時、当然のこと乍ら、同期分離回路（20）の出力と
フライバックパルスとは位相が一致しないため、トラン
ジスタ（Tr1）（Tr2）からなるアンド回路はオンせず、
トランジスタ（Tr3）の出力電圧値が低下する。トラン
ジスタ（Tr3）の出力は、トランジスタ（Tr4）で反転さ
れた後に、抵抗（R5）と（R5）で抵抗分割される。この
分割出力でトランジスタ（Tr5）をオン制御する。この
トランジスタ（Tr5）のオンにより、フィルタ回路（1
2）が、動作可能状態となる。
フライバックパルスとは位相が一致しないため、トラン
ジスタ（Tr1）（Tr2）からなるアンド回路はオンせず、
トランジスタ（Tr3）の出力電圧値が低下する。トラン
ジスタ（Tr3）の出力は、トランジスタ（Tr4）で反転さ
れた後に、抵抗（R5）と（R5）で抵抗分割される。この
分割出力でトランジスタ（Tr5）をオン制御する。この
トランジスタ（Tr5）のオンにより、フィルタ回路（1
2）が、動作可能状態となる。
尚、このフィルタ（12）の共振点f0は以下の式で表わせ
る。
る。
尚、このフィルタ（12）でトラップする周波数は、本実
施例に限らず任意に設定出来る。
施例に限らず任意に設定出来る。
本実施例に依れば、非同期状態でのみフィルタ回路（1
2）に動作させるため、通常時の同期分離の性能に影響
を与える事がない。
2）に動作させるため、通常時の同期分離の性能に影響
を与える事がない。
また、仮に誤動作してフィルターが動作しても、（L1）
（C3）（C4）で決まる共振点を高域に設定している為、
同期分離への影響が少なくできる。
（C3）（C4）で決まる共振点を高域に設定している為、
同期分離への影響が少なくできる。
（ト）考案の効果 本考案に依れば、非同期時にクロックノイズの影響を受
けて、水平発振回路が誤った状態に引き込まれることが
なく、正規信号受信時に速やかに同期状態に引き込まれ
る。
けて、水平発振回路が誤った状態に引き込まれることが
なく、正規信号受信時に速やかに同期状態に引き込まれ
る。
第１図は本考案の一実施例を示す図である。 （10）…非同期状態検出回路、 （12）…フィルタ回路。
Claims (1)
- 【請求項１】水平発振回路（26）の出力と、水平同期分
離回路（20）の出力とを比較して非同期状態を検出する
非同期検出回路（10）と、 この非同期検出回路（10）の出力により制御され、前記
非同期状態時に動作して前記水平同期分離回路（20）の
入力の高周波ノイズ成分を除去するフィルタ回路（12）
と、 を備えることを特徴とする水平同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4836689U JPH0633733Y2 (ja) | 1989-04-25 | 1989-04-25 | 水平同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4836689U JPH0633733Y2 (ja) | 1989-04-25 | 1989-04-25 | 水平同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138963U JPH02138963U (ja) | 1990-11-20 |
| JPH0633733Y2 true JPH0633733Y2 (ja) | 1994-08-31 |
Family
ID=31565108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4836689U Expired - Lifetime JPH0633733Y2 (ja) | 1989-04-25 | 1989-04-25 | 水平同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633733Y2 (ja) |
-
1989
- 1989-04-25 JP JP4836689U patent/JPH0633733Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02138963U (ja) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2884572B2 (ja) | 映像中間周波信号処理回路 | |
| JPS61103310A (ja) | スーパーヘテロダイン受信機の微同調装置 | |
| JP3780150B2 (ja) | 映像表示装置 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| JP3316519B2 (ja) | ディジタル同期分離回路 | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JPH09154037A (ja) | デジタルｐｌｌ及び同期分離回路 | |
| JP3500089B2 (ja) | Ｐｌｌ回路およびそれを用いた映像信号処理回路 | |
| JPH052484U (ja) | 映像中間周波信号処理回路 | |
| JP3599253B2 (ja) | Ｐａｌ／ｓｅｃａｍ信号判別回路およびテレビジョン信号受信装置 | |
| JPS587720Y2 (ja) | Ａｆｔ回路 | |
| JPS62293Y2 (ja) | ||
| JPS581006Y2 (ja) | 同期回路 | |
| JP2661425B2 (ja) | Ａｆｃ装置 | |
| JP2001333439A (ja) | 過変調検出回路 | |
| JPH06101822B2 (ja) | ミユ−テイング回路 | |
| JPH04188960A (ja) | 垂直同期信号切換装置 | |
| JPH0212770Y2 (ja) | ||
| JP2572471Y2 (ja) | Ｆｍステレオ受信装置 | |
| JPS585631B2 (ja) | パルパルス信号発生装置 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JP2766080B2 (ja) | 同期分離回路 | |
| EP0862337A2 (en) | PAL pulse generator and chroma signal recording circuit | |
| JPS5844875A (ja) | Ａｆｃ回路 | |
| JPH09284594A (ja) | 同期信号分離回路および同期信号分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |