JPH06337791A - プログラム変換装置およびプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、データのビット幅が１６ビットで
１６メガバイト程度のアドレス空間を必要とする応用に
おいて、好適したコンパイラおよびマイクロコンピュー
タを提供することを目的とする。 【構成】 プログラム変換装置において、メモリ管理部
９、レジスタ管理部１０、即値管理部１１からの指示に
より、コード生成部７は、生成すべき機械語命令で用い
られる変数が、データを表す変数である場合、パラメー
タ保持手段が保持するデータのビット幅を有効とする命
令を生成する。アドレスを表す変数である場合、パラメ
ータ設定部８が保持するアドレスのビット幅を有効とす
る命令を生成する。マイクロコンピュータは、Ｎ（24）
ビット長のプログラムカウンタにより２のＮ乗（16Ｍバ
イト）のアドレス空間を利用でき、実行手段によりＮ
（24）ビット長の演算、及びデータのビット幅であるＭ
（16）ビット長の演算を実行し得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高級言語プログラムを機
械語プログラムに変換するプログラム変換装置、及び、
その機械語プログラムを実行するプロセッサに関する。

【０００２】

【従来の技術】近年の電子技術の発展により、マイクロ
プロセッサ等の情報処理装置が普及し、あらゆる分野で
用いられている。。従来のプロセッサとしては、例え
ば、森下巖著、「マイクロプロセッサのハードウェア」
（１９８４年１１月９日、岩波書店）に示されている、
セグメントアドレス方式の１６ビットプロセッサがあ
る。

【０００３】このセグメントアドレス方式の１６ビット
プロセッサは、１６ビットよりも上位のビットを含む上
位アドレスを格納するセグメントレジスタを備えること
により、データのビット幅が１６ビットでありながら６
４キロバイトを超えるアドレス空間を扱うことができ
る。すなわち、６４キロバイトを越える全アドレス空間
をセグメントと呼ぶ６４キロバイト単位の部分に分ける
とともに、各セグメントに番号を付ける方式である。ア
ドレスは、セグメントレジスタに収められたセグメント
番号と、データのビット幅と同じ１６ビットで表される
セグメントの先頭からの距離（オフセット）とで管理さ
れる。これにより、セグメントアドレス方式の１６ビッ
トプロセッサでは、データのビット幅が１６ビットで６
４キロバイトを超えるアドレス空間を扱うことができ
る。

【０００４】また、従来のプロセッサとして、同書に示
されている３２ビットプロセッサがある。この３２ビッ
トプロセッサは、３２ビット幅のアドレスを３２ビット
幅のデータと同一に管理して、４ギガバイトのアドレス
空間を扱うことができる。このようなプロセッサ上で実
行される機械語プログラムは、コンパイラ等のプログラ
ム変換装置によって生成される。

【０００５】上記１６ビットプロセッサに対するコンパ
イラは、アドレス管理の方式に関して、ラージモデル方
式を呼ばれるものと、ニアファーモデル方式と呼ばれる
ものがある。ラージモデル方式を採用するコンパイラ
は、ポインタ変数を常にセグメントレジスタと１６ビッ
トオフセットとを対にして設定する。このため、このコ
ンパイラによるオブジェクトコードを実行するプロセッ
サは、アドレス計算の度にセグメントレジスタの内容を
計算して更新する操作が発生し、セグメントアドレス方
式を採らない１６ビットプロセッサに比べて著しく性能
が劣化するという短所を有している。

【０００６】また、ニアファーモデル方式とを採用する
コンパイラは、ラージモデル方式における上記の短所を
次のようにして解決している。この方式は、同一セグメ
ント内をアクセスするためのニアポインタ変数と、セグ
メント境界をまたいでアクセスするためのファーポイン
タ変数という２種類のポインタ変数を指定できるように
なっている。コンパイラは、ニアポインタ変数には１６
ビットオフセットのみを設定し、ファーポインタ変数に
はセグメントレジスタと１６ビットオフセットとを対に
して設定する。ニアポインタ変数とファーポインタ変数
のいずれを用いるかは、プログラマが選択する。

【０００７】このニアファーモデル方式は、ニアポイン
タ変数を用いる場面ではラージモデル方式に比べて性能
が向上する反面、プログラマがプログラム作成時にセグ
メント境界を認識して２種類のポインタ変数を使い分け
る必要があり、プログラム開発効率が著しく低下すると
いう新たな問題点を有している。他方、３２ビットプロ
セッサに対するコンパイラは、上記の問題点を有してい
ない。即ち、コンパイラが３２ビットのデータ変数と同
様にポインタ変数にも３２ビットのアドレスを設定する
ので、プログラマがセグメントの境界を認識する必要が
ないので、プログラムの開発効率を低下させることもな
い。また、コンパイルされたプロクラムを実行するプロ
セッサは、アドレス計算による性能劣化を発生させな
い。そして、４ギガバイトという広大なアドレス空間を
扱うことができる。

【０００８】

【発明が解決しようとする課題】しかしながら従来技術
のプロセッサおよびプログラム変換装置によれば、組み
込み用途のマイクロコンピュータでの応用（アプリケー
ション）おいては、３２ビットのデータ幅を必要とせ
ず、かつ、４ギガバイトのアドレス空間を必要としない
ものがほとんどである。多くのアプリケーションでは、
データ幅については１６ビットあれば十分であるが、ア
ドレス空間については６４キロバイトでは不足する。こ
のような現状に鑑みると、データのビット幅が１６ビッ
ト必要で、かつ、アドレス空間が６４キロバイト以上を
必要とするが４ギガバイトもの大きさを必要としない応
用では、最適なマイクロコンピュータおよびコンパイラ
がなかったという問題点があった。

【０００９】より具体的に説明すると、３２ビットプロ
セッサは、３２ビットのデータおよびアドレスを処理す
るためのハードウェアを有することから、過分なハード
ウェアとなるのでコストおよび消費電力が増大するとい
う問題点を有している。１６ビットプロセッサは、アド
レス空間の管理が従来技術で述べたようにアドレス計算
の点で性能劣化を避けられない。また、プログラマがセ
グメントの境界を認識する必要があることから、プログ
ラムの開発効率が落ちる。

【００１０】また、３２ビットプロセッサ用コンパイラ
は、１６ビットまたは３２ビットを基本語長とする機械
語命令を使い分け、プログラム中では３２ビットのアド
レス指定が必要なために、プログラムのコードサイズが
増大する。また、３２ビットプロセッサとメモリとを接
続するデータバスのビット幅が１６ビットの場合は３２
ビットに比べて性能が著しく劣化するという問題点も有
している。

【００１１】本発明は上記問題点に鑑み、データのビッ
ト幅が１６ビットで１６メガバイト程度のアドレス空間
を必要とする応用において、好適したプログラム変換装
置およびプロセッサを提供することを目的とする。

【００１２】

【課題を解決するための手段】上記の課題を解決するた
め本発明のプログラム変換装置は、主たるデータの型に
おける有効なビット幅よりも長いビット幅をもつアドレ
スを扱うプロセッサを対象とし、高級言語プログラムに
基づいて機械語命令を生成するプログラム変換装置であ
って、主たるデータの型における有効なビット幅および
アドレスのビット幅を保持するパラメータ保持手段と、
生成すべき機械語命令で用いられる変数が、データを表
す変数である場合、パラメータ保持手段が保持するデー
タのビット幅を有効とする命令を生成し、アドレスを表
す変数である場合、パラメータ保持手段が保持するアド
レスのビット幅を有効とする命令を生成する生成手段と
を備えている。

【００１３】前記データのビット幅Ｍは１６であり、前
記アドレスのビット幅Ｎは１７以上３１以下であっても
よい。また、前記生成手段は、生成すべき機械語命令が
メモリをアクセスする命令である場合に、アクセス対象
となる変数がデータであるかアドレスであるかに応じ
て、パラメータ保持手段に保持された対応するビット幅
をアクセス幅とすべきことを指示するメモリ管理手段
と、生成すべき機械語命令がレジスタを使用する命令で
ある場合に、そのレジスタにリード又はライトされる変
数がデータであるかアドレスであるか応じて、パラメー
タ保持手段に保持された対応するビット幅を有効とすべ
きことを指示するレジスタ管理手段と、生成すべき機械
語命令が即値を使用する命令である場合にその即値がデ
ータであるかアドレスであるか応じて、パラメータ保持
手段に保持された対応するビット幅の即値を用いるべき
ことを指示する即値管理手段とメモリ管理手段、レジス
タ管理手段、即値管理手段からの指示に従って、機械後
命令を生成するコード生成手段とからなっていてもよ
い。

【００１４】また、本発明のプロセッサは、上記プログ
ラム変換装置により生成されたプログラムを実行するプ
ロセッサであって、Ｎビット長のプログラムカウンタ
と、Ｎビット長の演算、及びデータのビット幅であるＭ
ビット長の演算を実行する実行手段とを備えている。

【００１５】ここで、前記Ｎは２４であり、Ｍは１６で
あってもよい。

【００１６】

【作用】上記の手段により本発明のプログラム変換装置
において、生成手段は、生成すべき機械語命令で用いら
れる変数が、データを表す変数である場合、パラメータ
保持手段が保持するデータのビット幅を有効とする命令
を生成する。アドレスを表す変数である場合、パラメー
タ保持手段が保持するアドレスのビット幅を有効とする
命令を生成する。

【００１７】また、前記生成手段において、メモリ管理
手段は、生成すべき機械語命令がメモリをアクセスする
命令である場合に、アクセス対象となる変数がデータで
あるかアドレスであるかに応じて、パラメータ保持手段
に保持された対応するビット幅をアクセス幅とすべきこ
とをコード生成手段に指示する。レジスタ管理手段は、
生成すべき機械語命令がレジスタを使用する命令である
場合に、そのレジスタにリード又はライトされる変数が
データであるかアドレスであるか応じて、パラメータ保
持手段に保持された対応するビット幅を有効とすべきこ
とをコード生成手段に指示する。即値管理手段は、生成
すべき機械語命令が即値を使用する命令である場合にそ
の即値がデータであるかアドレスであるか応じて、パラ
メータ保持手段に保持された対応するビット幅の即値を
用いるべきことをコード生成手段に指示する。

【００１８】また、本発明のプロセッサは、Ｎ（２４）
ビット長のプログラムカウンタにより２のＮ乗（１６メ
ガバイト）のアドレス空間を利用でき、実行手段により
Ｎ（２４）ビット長の演算、及びデータのビット幅であ
るＭ（１６）ビット長の演算を実行し得る。

【００１９】

【実施例】図１は本発明の実施例におけるマイクロコン
ピュータおよびプログラム変換装置（以下、コンパイラ
と略す。マイクロコンピュータとコンパイラを含めて情
報処理装置と呼ぶ）のブロック図を示す。図１におい
て、本情報処理装置は、Ｃ言語プログラムを格納してい
る記憶装置１と、Ｃ言語プログラムを機械語プログラム
に翻訳するコンパイラ２と、オブジェクトコードを実行
するハードウェア３とからなる。

【００２０】コンパイラ２は、以下のものからなる。５
は構文解析部で、Ｃ言語プログラムの構文を解析し、プ
ログラム文が中間形式に変換された中間形式文及び中間
コードからなる中間ファイルを生成する。７はコード生
成部で、中間ファイルに基づいてオブジェクトコードを
生成する。

【００２１】８はパラメータ設定部で、整数型のデータ
変数のビット幅とポインタ変数のビット幅とを保持す
る。本実施例では、予め利用者により整数型のデータ変
数のビット幅が１６ビットに、ポインタ変数のビット幅
が２４ビットに設定されているものとする。９はメモリ
管理部で、コード生成部７が生成すべきロード・ストア
命令について、その命令の対象となる変数の型に応じ
て、メモリを読み書きするビット幅を指示する。

【００２２】１０はレジスタ管理部で、コード生成部７
が生成すべきレジスタを使用する命令について、レジス
タにリード／ライトされる変数の型に応じて、有効なビ
ット幅を指示する。１１は即値管理部で、コード生成部
７が生成すべき即値を用いる命令について、即値である
変数の型に応じて、命令コード中の即値のビット幅を指
示する。

【００２３】また、ハードウェア３は、以下のものから
なる。１３はメモリで、オブジェクトコードおよびプロ
グラムで用いられるデータを格納する。１４はアドレス
バスで、２４ビットのビット幅を持つ。１５はデータバ
スで、１６ビットのビット幅を持つ。

【００２４】１６はバス制御回路で、アドレスバス１４
とデータバス１５とを介してメモリ１３に接続され、メ
モリ１３に格納されたオブジェクトコードを命令として
逐一読み出し、またメモリ１３に対してデータを読み書
きする。１７は命令制御回路で、プログラムカウンタ１
９を有し、バス制御回路１６へ命令アドレスを指示し、
バス制御回路１６から命令を受け取り解読する。

【００２５】プログラムカウンタ１９は、２４ビットの
命令アドレスを出力する。１８は演算実行回路で、レジ
スタファイル２０と演算器２１からなる。レジスタファ
イル２０は、２４ビットの複数のレジスタを有する。演
算器２１は、レジスタファイル２０に保持された値を用
いて２４ビット幅の算術論理演算等を実行する。

【００２６】図２は、コード生成部７の処理フローを示
す。ステップ２０は、中間ファイルからデータ変数を抽
出して、それぞれの変数に関する情報を載せた変数テー
ブル（シンボルテーブル）を作成する。シンボルテーブ
ルの一例を図７に示す。同図において、シンボル欄はデ
ータ変数のシンボルを、型欄はデータ変数が整数型であ
るかポインタ型であるかを、バイト数欄はそのデータ変
数のバイト数を、先頭アドレス欄はメモリに割り付けら
れている場合の先頭アドレスを、レジスタ欄はレジスタ
が割り当てれている場合のレジスタ名を示す。

【００２７】ステップ２１は、中間ファイルからコード
生成が未処理の中間命令があるか否かを判定する。あれ
ばステップ２２に進み、なければコード生成が終了す
る。ステップ２２は、中間ファイルから次に処理すべき
順の中間命令を１つ読み出す。ステップ２３は、１つの
中間命令を実現する１つ又は複数の機械語命令を選定す
る。

【００２８】ステップ２４は、選定された機械語命令か
ら次に処理すべき順の機械語命令を１つ指定する。ステ
ップ２５は、指定された１つの機械語命令（以下、個別
命令と呼ぶ）の命令コードを生成する処理（以下、個別
処理と呼ぶ）を行う。ステップ２６は、ステップ２３で
選定された機械語命令のうち次に処理すべき機械語命令
があるか否かを判定する。あればステップ２４に戻り、
なければステップ２１に戻る。

【００２９】図３〜図６は、上記ステップ２５の個別処
理のフローを示す。第１に、ステップ３０は、個別命令
がロード／ストア命令の種類に属するか否かを判定し、
そうである場合はメモリ管理部９に通知し、そうでない
場合ステップ３１に進む。この通知を受けたメモリ管理
部９の処理フローを図４に示す。図４において、ステッ
プ４０は、その個別命令（ロード／ストア命令）におい
てメモリとの間でロード／ストアすべき変数について、
シンボルテーブルを参照し、その変数の型を調べる。

【００３０】ステップ４１は、その変数の型が整数型デ
ータ変数であるか、ポインタ型データ変数であるかを判
定し、前者である場合ステップ４２に、後者である場合
ステップ４３に進む。ステップ４２は、アクセスするデ
ータ幅が２バイトのロード／ストア命令を生成すべきこ
とをコード生成部７に指示し、ステップ３１に進む。

【００３１】ステップ４３は、アクセスするデータ幅が
３バイトのロード／ストア命令を生成すべきことをコー
ド生成部７に指示し、ステップ３１に進む。第２に、ス
テップ３１は、個別命令がレジスタを使用するか否かを
判定し、そうである場合はレジスタ管理部１０に通知
し、そうでない場合ステップ３２に進む。この通知を受
けた場合のレジスタ管理部１０の処理フローを図５に示
す。図５において、ステップ５０は、その個別命令が使
用するレジスタに格納される変数について、シンボルテ
ーブルを参照し、その変数の型を調べる。

【００３２】ステップ５１は、その変数の型が整数型デ
ータ変数であるか、ポインタ型データ変数であるかを判
定し、前者である場合ステップ５２に、後者である場合
ステップ５３に進む。ステップ５２は、使用するレジス
タの下位１６ビットを有効とする命令を生成すべきこと
をコード生成部７に指示し、ステップ３２に進む。

【００３３】ステップ５３は、使用するレジスタの全２
４ビットを有効とする命令を生成すべきことをコード生
成部７に指示し、ステップ３２に進む。第３に、ステッ
プ３２は、個別命令が即値データを使用するかか否かを
判定し、そうである場合は即値管理部１１に通知し、そ
うでない場合ステップ３３に進む。この通知を受けた場
合の即値管理部１１の処理フローを図６に示す。

【００３４】図６において、ステップ６０は、当該個別
命令において使用する即値データとなる変数について、
シンボルテーブルを参照し、その変数の型を調べる。ス
テップ６１は、その変数の型が整数型データ変数である
か、ポインタ型データ変数であるかを判定し、前者であ
る場合ステップ６２に、後者である場合ステップ６３に
進む。

【００３５】ステップ６２は、２バイトの即値を持つ命
令を生成すべきことをコード生成部７に指示し、ステッ
プ３３に進む。ステップ６３は、３バイトの即値を持つ
命令を生成すべきことをコード生成部７に指示し、ステ
ップ３３に進む。第４に、ステップ３３は、メモリ管理
部９、レジスタ管理部１０、即値管理部１１からの指示
があれば、それにしたがって個別命令の命令コードを生
成する。

【００３６】以上のように構成された本実施例のマイク
ロコンピュータおよびプログラム変換装置について、以
下その動作を説明する。説明を簡潔にするために、記憶
装置１に記憶されているＣ言語プログラムが次に示す場
合を例にあげる。 構文解析部５は、記憶装置１からＣ言語プログラムを取
り出し、構文を文法に照らして解析して中間形式の言語
で記述された中間ファイルを生成する。この中間ファイ
ルのイメージを以下に示す。ただし、ここでは便宜上、
中間形式の記述を意味がわかるように書き直してある。

【００３７】中間形式文１： (int *a, b, c) 中間命令１： t1:=*a 中間命令２： t2:=t1+b 中間命令３： t3:=t2+1 中間命令４： c:=t3 中間形式文１は、宣言文int *a, b, c に対応し、中間
命令１〜４は、演算式c= *a + b + 1 に対応する。

【００３８】これらの中間形式文、中間命令は、それぞ
れ以下のようにしてオブジェクトコードに変換される。
この中間ファイルが入力されると、コード生成部７は、
中間ファイル中のデータ変数（宣言のないものも含め
て）を抽出し、それぞれの変数の型を調査し、必要があ
ればメモリに割り当て、図７に示したシンボルテーブル
を作成する（図２のステップ２０）。

【００３９】上の例では、中間形式文１から明示に宣言
された変数*a,b,cが抽出される。ポインタ変数として宣
言された変数*aは、パラメータ設定部８においてポイン
タ変数のビット幅が２４ビットに設定されているので、
メモリ上に２４ビット（３バイト）の領域が確保され割
り付けられる。また、整数型データ変数として宣言され
た２つの変数b,cは、パラメータ設定部８において整数
型データ変数のビット幅が１６ビットに設定されている
ので、それぞれメモリ上に１６ビット（２バイト）の領
域が確保され割り付けられる。ここでは、変数*a,b,c
は、それぞれメモリの1000番地から３バイト、1004番地
から２バイト、1006番地から２バイトの領域に割り当て
られているものとする。ただし、1003番地の１バイトは
空領域である。

【００４０】さらに、中間命令１〜４から一時変数t1,t
2,t3が抽出される。一時変数t1,t2,t3は、演算対象とな
る変数に合わせて、それぞれ整数型データ変数として扱
われる。これらの変数に関する情報がシンボルテーブル
に書き込まれる。このシンボルテーブルの内容は、以後
レジスタ割当等の変更があれば、その都度ダイナミック
にその内容が書き換えられる。既に示した図７は、この
時点におけるシンボルテーブルの内容である。この時点
では、レジスタ欄及び一時変数の先頭アドレス欄は、割
当がないので空欄のままである。

【００４１】この後、コード生成部７は、中間命令のそ
れぞれについて、以下のようにして対応する機械語命令
を生成する。 << 中間命令１：t1:=*a >>コード生成部７は、中間ファ
イル中に処理すべき（未処理の）中間命令が残っている
か否かを判定する（図２のステップ２１）。この時点で
は、中間命令１〜４が残っているので、ステップ２２に
進む。

【００４２】次に、コード生成部７は、未処理の中間命
令のうち先頭の中間命令を１つ読み出し（ステップ２
２）、その中間命令を実現する１つ又は複数の機械語命
令を選定する（ステップ２３）。ステップ２３における
中間命令１を実現する１つ又は複数の命令の選定を具体
的に説明する。

【００４３】中間命令１は「ポインタ変数*aが割り当
てられている1000番地から、３バイトを読み出して、
その内容をアドレスとして２バイト読み出して一時変
数t1に格納する。」ことを内容とする。コード生成部７
は、この内容を実現するため上記〜に対応する機械
語命令を選定する。すなわち、アドレス1000番地を即
値データとして、第１のアドレスレジスタに格納するmo
v命令、第１のアドレスレジスタを用いて*aの内容
（ポインタ）をアドレスとして、第２のアドレスレジス
タに読み出すmov命令、第２のアドレスレジスタを用
いて、ポインタが指すデータをデータレジスタに読み出
すmov命令、の３つの命令を選定する。上記第１、第２
のアドレスレジスタは、A0、A1が割り当てられているも
のとする。これは、シンボルテーブルに記入される。

【００４４】＜個別命令の生成＞さらに、コード生成
部７は、これらの複数の命令の中から処理すべき命令
（個別命令）を１つ指定し（ステップ２４）、個別命令
に対する命令コードを生成する（ステップ２５）。こ
のステップ２５における個別命令の命令コード生成を
図３〜６のフローを用いて具体的に説明する。

【００４５】コード生成部７は、ステップ２４で指定さ
れた個別命令がメモリアクセスするロード／ストア命
令でなく（図３のステップ３０）、レジスタA0を使用す
る命令であるのでレジスタ管理部１０にその旨通知する
（ステップ３１）。レジスタ管理部１０は、シンボルテ
ーブルを参照し（図５のステップ５０）、レジスタA0に
格納すべき変数がポインタであることから（ステップ５
１）、レジスタの全２４ビットが有効となる命令を生成
すべきことをコード生成部７に対して指示する（ステッ
プ５３）。

【００４６】さらに、コード生成部７は、個別命令が
即値データを用いるので即値管理部１１にその旨通知す
る（ステップ３２）。即値管理部１１は、シンボルテー
ブルを参照し（図６のステップ６０）、レジスタA0に格
納すべき即値がポインタであることから（ステップ６
１）、３バイトの即値データを有する命令を生成すべき
ことをコード生成部７に対して指示する（ステップ６
３）。

【００４７】ステップ５３、６３からの指示に従って、
コード生成部７は、個別命令に対応する、次に示す命
令１を生成する（ステップ３３）。 命令１： MOV #001000,A0 この後コード生成部７は、ステップ２３で選定された複
数命令のうち、次の命令コードを生成すべき命令、
が残っているので（ステップ２６）、ステップ２４に進
む。

【００４８】＜個別命令の生成＞コード生成部７は、
これらの複数の命令の中から処理すべき命令（個別命
令）を１つ指定し（ステップ２４）、個別命令に対す
る命令コードを生成する（ステップ２５）。このステッ
プ２５における個別命令の命令コード生成を図３〜６
のフローを用いて具体的に説明する。

【００４９】コード生成部７は、個別命令がメモリア
クセスするロード／ストア命令であるので、メモリ管理
部９にその旨通知する（図３のステップ３０）。メモリ
管理部９は、シンボルテーブルを参照し（図４のステッ
プ４０）、第２のレジスタA1に格納すべき変数がポイン
タであることから（ステップ４１）、メモリアクセスに
おけるアクセス幅が３バイトであるロード命令を生成す
べきことをコード生成部７に対して指示する（ステップ
４３）。

【００５０】さらに、コード生成部７は、個別命令が
レジスタA0、A1を使用する命令であるのでレジスタ管理
部１０にその旨通知する（ステップ３１）。レジスタ管
理部１０は、シンボルテーブルを参照し（図５のステッ
プ５０）、第２のレジスタA1に格納すべき変数がポイン
タであることから（ステップ５１）、レジスタの全２４
ビットが有効となる命令を生成すべきことをコード生成
部７に対して指示する（ステップ５３）。

【００５１】この後、コード生成部７は、個別命令が
即値データを用いないので（ステップ３２）、ステップ
３３に進む。ステップ４３、５３からの指示に従って、
コード生成部７は個別命令に対応する、次に示す命令
２を生成する（ステップ３３）。 命令２： MOV @A0,A1 この後コード生成部７は、ステップ２３で選定された複
数命令のうち、次の命令コードを生成すべき命令が残
っているので（ステップ２６）、ステップ２４に進む。

【００５２】＜個別命令の生成＞個別命令について
も上記と同様にして、コード生成部７は次の命令３を生
成する（ステップ２４〜２６）。この時点で、一時変数
t1には、D0レジスタが割り当てられている。 命令３： MOV @A1,D0 以下、上記と同様にして、ステップ２１〜２６のループ
において各中間命令の処理が、ステップ２４、２５（図
３、４のフロー）、２６において各個別命令の処理が行
われるので、詳細な説明は省略して概要を示す。

【００５３】<< 中間命令２：t2:=t1+b >>この中間命令
は、「変数bが割り当てられている1004番地から２バ
イト読み出して、その内容と一時変数t1とを加算して
一時変数t2に格納する。」ことを内容とする。まず、コ
ード生成部７は、個別命令に対応してA0レジスタの内
容が示す1000番地から4番地離れた番地をロードする命
令４を生成する。その際、メモリ管理部９は、シンボル
テーブルを参照して（ステップ４０）、個別命令４が整
数型データ変数をロードすることから（ステップ４
１）、アクセス幅が２バイトのロード命令を生成すべき
ことを指示する（ステップ４２）。レジスタ管理部１０
は、シンボルテーブルを参照して（ステップ５０）、レ
ジスタに整数型データを格納するので（ステップ５
１）、レジスタの下位１６ビットが有効となる命令を生
成すべきことを指示する（ステップ５２）。この時点
で、レジスタD1には変数bが格納されている。

【００５４】命令４： MOV @(04,A0),D1 次に、コード生成部７は、個別命令に対応してD1レジ
スタに格納された変数bと、D0レジスタの内容が示す一
時変数t1とを加算して、その結果をD1レジスタに格納す
る命令５を生成する。その際、レジスタ管理部１０は、
シンボルテーブルを参照して（ステップ５０）、レジス
タに整数型データを格納するので（ステップ５１）、レ
ジスタの下位１６ビットが有効となる命令を生成すべき
ことを指示する（ステップ５２）。この時点で、一時変
数t2にはレジスタD1が割り当てられている。

【００５５】命令５： ADD D0,D1 <<中間命令３：t3:=t2+1 >>この中間命令は、「一時
変数t2に1を加算して一時変数t3に格納する」ことを内
容とする。コード生成部７は、レジスタ管理部１０、即
値管理部１１の指示に従って、２バイトの即値#0001と
レジスタD1とを加算した結果をD1レジスタに格納する次
の命令６を生成する。この時点で、一時変数t3にはレジ
スタD1が割り当てられている。

【００５６】命令６： ADD #0001,D1 <<中間命令４：c:=t3 >>この中間命令は「変数cが割
り当てられている1006番地から２バイトの領域に一時変
数t3を書き込む」ことを内容とする。コード生成部７
は、メモリ管理部９の指示に従って、レジスタA1の内容
が示す番地から６番地離れた番地にレジスタD1の内容を
ストアする次の命令７を生成する。

【００５７】命令７： MOV D1,@(06,A0) 上記のようにして各中間命令の処理が終了する。その結
果、コード生成部７から次のようなオブジェクトコード
がメモリ１３に対して出力される。メモリ１３上で、命
令１から命令７はそれぞれ、100000番地、100005番地、
100007番地、100008番地、10000a番地、10000b番地、10
000f番地に配置されるものとする。

【００５８】 命令１： 100000番地 MOV #001000,A0 命令２： 100005番地 MOV @A0,A1 命令３： 100007番地 MOV @A1,D0 命令４： 100008番地 MOV @(04,A0),D1 命令５： 10000a番地 ADD D0,D1 命令６： 10000b番地 ADD #0001,D1 命令７： 10000f番地 MOV D1,@(06,A0) これらの命令は、オブジェクトコードを便宜上ニモニッ
ク（アセンブリ言語）で表現したものであり、メモリ１
３に格納される際は２進数で表される。上記の数値はす
べて１６進数である。以下、メモリ１３に配置されたこ
のオブジェクトコードについて、マイクロコンピュータ
により実行される動作を説明する。

【００５９】（命令１：100000番地 MOV #001000,A0
）バス制御回路１６および命令制御回路１７は、プロ
グラムカウンタ１９が保持している値100000をアドレス
バス１４に出力し、データバス１５を介して命令１をフ
ェッチして解読する。解読結果に従って演算実行回路１
８は、命令１のオペランドで指定されている即値001000
を命令制御回路１７から受け取り、レジスタファイル２
０の中のA0レジスタに格納する。

【００６０】（命令２：100005番地 MOV @A0,A1 ）バ
ス制御回路１６および命令制御回路１７は、同様にし
て、命令２をフェッチして解読する。演算実行回路１８
は、A0レジスタの内容を読み出し、それをアドレスバス
１４に出力してメモリ１３を読み出し、データバス１５
を介して読み出された１６ビットのデータをA1レジスタ
の下位１６ビットに格納する。続いて、演算実行回路１
８は、演算器２１によりA0レジスタの値001000に2を加
算し、バス制御回路１６により加算結果001002をアドレ
スバス１４に出力してメモリ１３を読み出し、データバ
ス１５を介して読み出された8ビットのデータをA1レジ
スタの上位8ビットに格納する。

【００６１】（命令３：100007番地 MOV @A1,D0 ）バ
ス制御回路１６および命令制御回路１７は、命令３をフ
ェッチして解読する。演算実行回路１８は、A1レジスタ
の内容を読み出し、それをアドレスバス１４に出力し、
メモリ１３を読み出す。その後演算実行回路１８は、デ
ータバス１５を介して読み出された１６ビットの値をD0
レジスタの下位１６ビットに格納する。D0レジスタは、
ポインタ変数*aが指し示すデータを保持することにな
る。

【００６２】（命令４：100008番地 MOV @(04,A0),D1
）バス制御回路１６および命令制御回路１７は、命令
４をフェッチして解読する。演算実行回路１８は、変位
値04を命令制御回路１７から受け取り、演算器２１にお
いて読み出されたA0レジスタの値001000と加算し、加算
結果001004をバス制御回路１６によりアドレスバス１４
に出力しメモリ１３の読み出しを行う。その後演算実行
回路１８は、データバス１５に読み出された１６ビット
の値をレジスタファイル２０の中のD1レジスタの下位１
６ビットに格納する。D1レジスタは、変数bを保持する
ことになる。

【００６３】（命令５：10000a番地 ADD D0,D1 ）バ
ス制御回路１６および命令制御回路１７は、命令５をフ
ェッチして解読する。演算実行回路１８は、演算器２１
においてレジスタファイル２０から読み出されたD0レジ
スタの値とD1レジスタの値とを加算し、加算結果をレジ
スタファイル２０の中のD1レジスタに格納する。演算器
２１はこの加算を２４ビットで行うが、D1レジスタは下
位１６ビットが有効である。D1レジスタは、ポインタ変
数*aが示すデータと変数bとの加算値を保持することに
なる。

【００６４】（命令６：10000b番地 ADD #0001,D1 ）
バス制御回路１６および命令制御回路１７は、命令６を
フェッチして解読する。演算実行回路１８は、演算器２
１においてレジスタファイル２０から読み出されたD1レ
ジスタの値と、命令制御回路１７から受け取った即値00
01とを加算し、加算結果をD1レジスタに格納する。D1レ
ジスタは、ポインタ変数*aが示すデータと変数bと即値0
001との加算値を保持することになる。

【００６５】（命令７：10000f番地 MOV D1,@(06,A0)
）バス制御回路１６および命令制御回路１７は、命令
７をフェッチして解読する。演算実行回路１８は、変位
置06を命令制御回路１７から受け取り、演算器２１にお
いてレジスタファイル２０から読み出されたA0レジスタ
の値001000と加算し、加算結果001006をバス制御回路１
６によりデータバス１５に出力するとともに、D1レジス
タの下位１６ビットの値をデータバス１５に出力し、メ
モリ１３に対して１６ビットデータの書き込みを行う。
メモリ１３の001006番地には、ポインタ変数*aが示すデ
ータと変数bと即値0001との加算値が書き込まれること
になる。

【００６６】このようにしてＣ言語プログラムがコンパ
イラ２で翻訳されて生成されたオブジェクトコードが、
ハードウェア３で実行される。以上のように本実施例に
よれば、コンパイラ２が全ての変数と生成するオブジェ
クトコードとのメモリ上での配置を２４ビットのアドレ
スで管理し、マイクロコンピュータが２４ビットのレジ
スタファイル２０および演算器２１でこれらのアドレス
を計算し２４ビットのアドレスバス１４でメモリ１３を
アクセスするため、本実施例の情報処理装置はセグメン
トに分割しない全く均一な１６メガバイトのアドレス空
間を実現することができ、従ってＣ言語プログラムを記
述するプログラマはセグメントの境界のような空間の不
均一性を認識する必要がなく、またセグメントレジスタ
の操作のようなアドレス計算での性能劣化も発生しな
い。それに伴ってプログラムの開発効率も向上する。

【００６７】また、データのビット幅が１６ビットで１
６メガバイトのアドレス空間を必要とする応用にとっ
て、本実施例の情報処理装置は、マイクロコンピュータ
が２４ビットのレジスタファイル２０および演算器２１
で構成されるため、従来の３２ビットプロセッサのよう
に過分なハードウェアによってコストおよび消費電力が
増大することがない。

【００６８】また、マイクロコンピュータの機械語命令
の基本語長は８ビットであり、上記の命令１のように命
令中にアドレスの即値が伴う場合でもその即値は最大で
も２４ビットとなるため、コンパイラ２が生成するオブ
ジェクトコードは、機械語命令の基本語長を１６または
３２ビットとしアドレスの即値が最大３２ビットとなる
３２ビットプロセッサの情報処理装置に比べて極めて小
さくなる。また６４キロバイトのアドレス空間しか扱え
ない１６ビットプロセッサに比べても、コードサイズの
増加の要因が命令に伴うアドレスの即値による最大１バ
イトだけであるため、オブジェクトコードのサイズはほ
とんど大きくならない。

【００６９】本実施例のマイクロコンピュータのデータ
バス１５の幅は１６ビットであるが、これを２４ビット
とした場合と比べると、レジスタファイル２０に格納さ
れた２４ビットのアドレスに関する値をメモリ１３に対
して読み書きする時のみ実行時間が長くなるだけであ
り、この性能の低下は、メモリに対して常に３２ビット
で読み書きする３２ビットプロセッサの情報処理装置の
データバスのビット幅を１６ビットにした場合に比べて
極めて小さい。

【００７０】なお、本実施例は、マイクロコンピュータ
のアドレスバス１４、プログラムカウンタ１９、レジス
タファイル２０および演算器２１のビット幅を２４ビッ
トとし、コンパイラ２のパラメータ設定部８のポインタ
変数のビット幅を２４ビットに設定しているが、これら
を必要とするアドレス空間の広さに対応して１７ビット
から３１ビットの任意のビット幅にしてもよい。対応は
次のようになる。

【００７１】 必要なアドレス空間 ビット幅 １２８キロバイト １７ビット ２５６キロバイト １８ビット ５１２キロバイト １９ビット １メガバイト ２０ビット ２メガバイト ２１ビット ４メガバイト ２２ビット ８メガバイト ２３ビット １６メガバイト ２４ビット（本実施例） ３２メガバイト ２５ビット ６４メガバイト ２６ビット １２８メガバイト ２７ビット ２５６メガバイト ２８ビット ５１２メガバイト ２９ビット １ギガバイト ３０ビット ２ギガバイト ３１ビット このようにすることにより、アドレスのビット幅を超す
過分なハードウェアがなくなり、応用に応じてコストお
よび消費電力の最適化を図ることができる。

【００７２】また本実施例は、マイクロコンピュータの
データバス１５の幅を１６ビットとしているが、これを
２４ビットとしてもよい。また本実施例は、マイクロコ
ンピュータのアドレスバス１４、プログラムカウンタ１
９、レジスタファイル２０および演算器２１のビット幅
とコンパイラ２のパラメータ設定部８のポインタ変数の
ビット幅の設定値とを２４ビットとし、コンパイラ２の
パラメータ設定部８のデータ変数のビット幅の設定値を
１６ビットとしているが、これらのビット幅を限定する
ものではない。後者をプログラムが主として扱う型のデ
ータのビット幅（Ｍとする）と等しくし、前者をＭより
大きい値（Ｎとする）とすることにより、情報処理装置
は、主として扱う型のデータのビット幅で表現できる２
のＭ乗バイトの空間を越える２のＮ乗バイトのアドレス
空間を扱うことができる。

【００７３】また本実施例は、パラメータ設定部８でビ
ット幅を設定するデータ変数の型を整数型としている
が、これをＣ言語プログラムで主として扱うデータの型
に合わせていかなる型にしてもよい。また本実施例は、
Ｃ言語プログラムをコンパイルして実行するものである
が、言語を限定するものではない。コンパイラ２をプロ
グラムの記述言語に対応させることにより、情報処理装
置はいかなる言語のプログラムでも実行できる。

【００７４】

【発明の効果】以上説明してきたたように本発明によれ
ば、パラメータ設定手段にデータ幅及びポインタ幅を任
意に設定できるので、プログラマにセグメントの境界の
ような空間の不均一性を認識させることなく、かつセグ
メントレジスタの操作のようなアドレス計算での性能劣
化をも伴うことなく、主として扱う型のデータのビット
幅で表現できる空間を超える広さの任意のアドレス空間
を扱うことができるという効果がある。

【００７５】また、組み込み用途のマイクロコンピュー
タでの応用（アプリケーション）おいては、データのビ
ット幅が１６ビット必要で、かつ、アドレス空間が６４
キロバイト以上を必要とするが４ギガバイトもの大きさ
を必要としないものに対して最適化を図ることができる
という効果がある。また本発明によれば、従来の３２ビ
ットプロセッサの情報処理装置に比べてプログラムのコ
ードサイズが小さく、またデータバスのビット幅が１６
ビットの場合でも性能劣化がほとんどない情報処理装置
を実現できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例における情報処理装置のブロッ
ク図である。

【図２】同実施例におけるコード生成部７の処理フロー
を示す。

【図３】同実施例におけるコード生成部７の処理フロー
のうち個別処理のフローを示す。

【図４】同実施例におけるメモリ管理部９の処理フロー
を示す。

【図５】同実施例におけるレジスタ管理部１０の処理フ
ローを示す。

【図６】同実施例における即値管理部１１の処理フロー
を示す。

【図７】同実施例におけるシンボルテーブルを示す。

【符号の説明】

１ 記憶装置 ２ コンパイラ ３ ハードウェア ５ 構文解析部 ７ コード生成部 ８ パラメータ設定部 ９ メモリ管理部 １０ レジスタ管理部 １１ 即値管理部 １３ メモリ １４ アドレスバス １５ データバス １６ バス制御回路 １７ 命令制御回路 １８ 演算実行回路 １９ プログラムカウンタ ２０ レジスタファイル ２１ 演算器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 主たるデータの型における有効なビット
   幅Ｍよりも長いビット幅Ｎをもつアドレスを扱うプロセ
   ッサを対象とし、高級言語プログラムに基づいて機械語
   命令を生成するプログラム変換装置であって、 主たるデータの型における有効なビット幅およびアドレ
   スのビット幅を保持するパラメータ保持手段と、 生成すべき機械語命令で用いられる変数が、データを表
   す変数である場合、パラメータ保持手段が保持するデー
   タのビット幅を有効とする命令を生成し、アドレスを表
   す変数である場合、パラメータ保持手段が保持するアド
   レスのビット幅を有効とする命令を生成する生成手段と
   を備えたことを特徴とするプログラム変換装置。
2. 【請求項２】 前記データのビット幅Ｍは１６であり、 前記アドレスのビット幅Ｎは１７以上３１以下であるこ
   とを特徴とする請求項１記載のプログラム変換装置。
3. 【請求項３】 前記生成手段は、 生成すべき機械語命令がメモリをアクセスする命令であ
   る場合に、アクセス対象となる変数がデータであるかア
   ドレスであるかに応じて、パラメータ保持手段に保持さ
   れた対応するビット幅をアクセス幅とすべきことを指示
   するメモリ管理手段と、 生成すべき機械語命令がレジスタを使用する命令である
   場合に、そのレジスタにリード又はライトされる変数が
   データであるかアドレスであるか応じて、パラメータ保
   持手段に保持された対応するビット幅を有効とすべきこ
   とを指示するレジスタ管理手段と、 生成すべき機械語命令が即値を使用する命令である場合
   にその即値がデータであるかアドレスであるか応じて、
   パラメータ保持手段に保持された対応するビット幅の即
   値を用いるべきことを指示する即値管理手段とメモリ管
   理手段、レジスタ管理手段及び即値管理手段からの指示
   に従って、機械語命令を生成するコード生成手段とから
   なることを特徴とする請求項１又は２記載のプログラム
   変換装置。
4. 【請求項４】 請求項１ないし３記載のいずれかのプロ
   グラム変換装置により生成されたプログラムを実行する
   プロセッサであって、 Ｎビット長のプログラムカウンタと、 Ｎビット長の演算、及びデータのビット幅であるＭビッ
   ト長の演算を実行する実行手段とを備えたことを特徴と
   するプロセッサ。
5. 【請求項５】 前記Ｎは２４であることを特徴とする請
   求項３記載のプロセッサ。