JPH06338733A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPH06338733A JPH06338733A JP5129388A JP12938893A JPH06338733A JP H06338733 A JPH06338733 A JP H06338733A JP 5129388 A JP5129388 A JP 5129388A JP 12938893 A JP12938893 A JP 12938893A JP H06338733 A JPH06338733 A JP H06338733A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- transistor
- ground fault
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001681 protective effect Effects 0.000 title 1
- 238000001514 detection method Methods 0.000 claims abstract description 36
- 230000002159 abnormal effect Effects 0.000 claims abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 パワートランジスタへの高い周波数信号の入
力時での誤動作防止。 【構成】 地絡又は天絡発生による上側及び下側パワー
トランジスタ(1a)(1b)の異常電流を検出する地絡及
び天絡検出回路(3a)(3b)と、地絡又は天絡検出回路
(3a)(3b)の検出信号に基づいてパワートランジスタ
(1a)(1b)を遮断するオフドライバ回路(4)とを具
備し、地絡及び天絡検出回路(3a)(3b)の後段に、周
波数が高い入力信号により両パワートランジスタ(1a)
(1b)が同時にONした時、地絡及び天絡検出回路(3
a)(3b)にそれぞれ流れる二つの電流(a)(b)を相
殺するキャンセル回路(15)を付設し、また、キャンセ
ル回路(15)とオフドライバ回路(4)との間に、地絡
又は天絡検出回路(3a)(3b)の検出信号に基づいて、
地絡又は天絡発生時にそれぞれオフドライバ回路(4)
を作動させるオフドライバ補助回路(16)を介設する。
力時での誤動作防止。 【構成】 地絡又は天絡発生による上側及び下側パワー
トランジスタ(1a)(1b)の異常電流を検出する地絡及
び天絡検出回路(3a)(3b)と、地絡又は天絡検出回路
(3a)(3b)の検出信号に基づいてパワートランジスタ
(1a)(1b)を遮断するオフドライバ回路(4)とを具
備し、地絡及び天絡検出回路(3a)(3b)の後段に、周
波数が高い入力信号により両パワートランジスタ(1a)
(1b)が同時にONした時、地絡及び天絡検出回路(3
a)(3b)にそれぞれ流れる二つの電流(a)(b)を相
殺するキャンセル回路(15)を付設し、また、キャンセ
ル回路(15)とオフドライバ回路(4)との間に、地絡
又は天絡検出回路(3a)(3b)の検出信号に基づいて、
地絡又は天絡発生時にそれぞれオフドライバ回路(4)
を作動させるオフドライバ補助回路(16)を介設する。
Description
【0001】
【産業上の利用分野】本発明は保護回路に関し、詳しく
は、オーディオ用パワーアンプ等に使用される出力用パ
ワートランジスタが地絡又は天絡発生時に破壊するのを
未然に防止する保護回路に関する。
は、オーディオ用パワーアンプ等に使用される出力用パ
ワートランジスタが地絡又は天絡発生時に破壊するのを
未然に防止する保護回路に関する。
【0002】
【従来の技術】例えば、B級プッシュプル方式などのオ
ーディオ用パワーアンプ等では、出力端子が接地電位に
短絡〔地絡〕した時、或いは、その出力端子が電源電位
に短絡〔天絡〕した時、出力用パワートランジスタに過
電流が流れて破壊されることがある。従って、地絡又は
天絡発生時にパワートランジスタが破壊されるのを未然
に防止するために保護回路を具備することが一般的であ
る。
ーディオ用パワーアンプ等では、出力端子が接地電位に
短絡〔地絡〕した時、或いは、その出力端子が電源電位
に短絡〔天絡〕した時、出力用パワートランジスタに過
電流が流れて破壊されることがある。従って、地絡又は
天絡発生時にパワートランジスタが破壊されるのを未然
に防止するために保護回路を具備することが一般的であ
る。
【0003】その保護回路の従来例を図2に示して説明
する。尚、図示では、パワーアンプの出力用パワートラ
ンジスタ主要部のみの回路構成を示し、その前段回路を
図示省略する。
する。尚、図示では、パワーアンプの出力用パワートラ
ンジスタ主要部のみの回路構成を示し、その前段回路を
図示省略する。
【0004】図2に示す保護回路において、(1a)(1
b)は出力用の上側及び下側パワートランジスタで、電
源電圧Vccが供給される電源端子(2)とGND間に直
列に配置されてB級プッシュプル動作する。(3a)(3
b)は上側及び下側パワートランジスタ(1a)(1b)の
それぞれに設けられた地絡及び天絡検出回路で、地絡又
は天絡発生時に上側又は下側パワートランジスタ(1a)
(1b)の異常電流を検出する。(4)は地絡及び天絡検
出回路(3a)(3b)の後段に設けられたオフドライバ回
路で、地絡又は天絡検出回路(3a)(3b)のいずれかの
検出信号に基づいて上側及び下側パワートランジスタ
(1a)(1b)の前段に設けられたドライバ〔図示せず〕
をOFFさせてパワートランジスタ(1a)(1b)を遮断
する。尚、図中、(5)は上側及び下側パワートランジ
スタ(1a)(1b)の出力端子である。
b)は出力用の上側及び下側パワートランジスタで、電
源電圧Vccが供給される電源端子(2)とGND間に直
列に配置されてB級プッシュプル動作する。(3a)(3
b)は上側及び下側パワートランジスタ(1a)(1b)の
それぞれに設けられた地絡及び天絡検出回路で、地絡又
は天絡発生時に上側又は下側パワートランジスタ(1a)
(1b)の異常電流を検出する。(4)は地絡及び天絡検
出回路(3a)(3b)の後段に設けられたオフドライバ回
路で、地絡又は天絡検出回路(3a)(3b)のいずれかの
検出信号に基づいて上側及び下側パワートランジスタ
(1a)(1b)の前段に設けられたドライバ〔図示せず〕
をOFFさせてパワートランジスタ(1a)(1b)を遮断
する。尚、図中、(5)は上側及び下側パワートランジ
スタ(1a)(1b)の出力端子である。
【0005】地絡及び天絡検出回路(3a)(3b)は、上
側及び下側パワートランジスタ(1a)(1b)とベース共
通に接続されたトランジスタ(6a)(6b)と抵抗(7a)
(7b)とで過電流検出部が構成され、その後段にトラン
ジスタ(8a)(8b)及び感度設定用ツェナーダイオード
(9a)(9b)が接続されている。
側及び下側パワートランジスタ(1a)(1b)とベース共
通に接続されたトランジスタ(6a)(6b)と抵抗(7a)
(7b)とで過電流検出部が構成され、その後段にトラン
ジスタ(8a)(8b)及び感度設定用ツェナーダイオード
(9a)(9b)が接続されている。
【0006】オフドライバ回路(4)は、電源端子(2)
とGND間に接続され、トランジスタ(10)のベースが
地絡及び天絡検出回路(3a)(3b)のトランジスタ(8
a)(8b)の共通したコレクタに接続され、そのコレク
タ出力がトランジスタ(12)(13)(14)からなるサイ
リスタ回路に接続され、そのサイリスタ回路の(14)が
上側及び下側パワートランジスタ(1a)(1b)の前段に
あるドライバに接続されている。
とGND間に接続され、トランジスタ(10)のベースが
地絡及び天絡検出回路(3a)(3b)のトランジスタ(8
a)(8b)の共通したコレクタに接続され、そのコレク
タ出力がトランジスタ(12)(13)(14)からなるサイ
リスタ回路に接続され、そのサイリスタ回路の(14)が
上側及び下側パワートランジスタ(1a)(1b)の前段に
あるドライバに接続されている。
【0007】上記構成からなる保護回路の動作を以下に
説明する。
説明する。
【0008】上側及び下側パワートランジスタ(1a)
(1b)の動作中、何らかの異常により出力端子(5)が
地絡した場合、上側パワートランジスタ(1a)に大きな
ショート電流が流れ、そのパワートランジスタ(1a)の
エミッタ−ベース間電圧が大きくなり、トランジスタ
(6a)に流れる電流に基づきツェナーダイオード(9a)
により設定される感度レベルでもってトランジスタ(8
a)がONする。一方、天絡が発生した場合、下側パワ
ートランジスタ(1b)に大きなショート電流が流れ、そ
のパワートランジスタ(1b)のエミッタ−ベース間電圧
が大きくなり、トランジスタ(6b)に流れる電流に基づ
きツェナーダイオード(9b)により設定される感度レベ
ルでもってトランジスタ(8b)がONする。
(1b)の動作中、何らかの異常により出力端子(5)が
地絡した場合、上側パワートランジスタ(1a)に大きな
ショート電流が流れ、そのパワートランジスタ(1a)の
エミッタ−ベース間電圧が大きくなり、トランジスタ
(6a)に流れる電流に基づきツェナーダイオード(9a)
により設定される感度レベルでもってトランジスタ(8
a)がONする。一方、天絡が発生した場合、下側パワ
ートランジスタ(1b)に大きなショート電流が流れ、そ
のパワートランジスタ(1b)のエミッタ−ベース間電圧
が大きくなり、トランジスタ(6b)に流れる電流に基づ
きツェナーダイオード(9b)により設定される感度レベ
ルでもってトランジスタ(8b)がONする。
【0009】その結果、オフドライバ回路(4)では、
これらトランジスタ(8a)又は(8b)のONにより、ト
ランジスタ(10)(12)(13)(14)が順次ONし、そ
のトランジスタ(14)のONにより、上側又は下側パワ
ートランジスタ(1a)(1b)のドライバをOFFさせて
上側又は下側パワートランジスタ(1a)(1b)の破壊を
防止する。
これらトランジスタ(8a)又は(8b)のONにより、ト
ランジスタ(10)(12)(13)(14)が順次ONし、そ
のトランジスタ(14)のONにより、上側又は下側パワ
ートランジスタ(1a)(1b)のドライバをOFFさせて
上側又は下側パワートランジスタ(1a)(1b)の破壊を
防止する。
【0010】
【発明が解決しようとする課題】ところで、上述した従
来の保護回路では、上側及び下側パワートランジスタ
(1a)(1b)の可聴帯域で高い周波数信号が入力される
と、出力端子(5)に現出する出力波形において、上側
パワートランジスタ(1a)と下側パワートランジスタ
(1b)の位相ずれが大きくなって、上側パワートランジ
スタ(1a)と下側パワートランジスタ(1b)とが同時に
ONするタイミングが生じるという不具合がある。この
ように、上側パワートランジスタ(1a)と下側パワート
ランジスタ(1b)とが同時にONする現象は、地絡又は
天絡が発生した状態と等価であるため、保護回路が誤動
作し、地絡又は天絡が発生していないにもかかわらず、
上側及び下側パワートランジスタ(1a)(1b)の出力が
遮断され、音切れが生じるという問題があった。
来の保護回路では、上側及び下側パワートランジスタ
(1a)(1b)の可聴帯域で高い周波数信号が入力される
と、出力端子(5)に現出する出力波形において、上側
パワートランジスタ(1a)と下側パワートランジスタ
(1b)の位相ずれが大きくなって、上側パワートランジ
スタ(1a)と下側パワートランジスタ(1b)とが同時に
ONするタイミングが生じるという不具合がある。この
ように、上側パワートランジスタ(1a)と下側パワート
ランジスタ(1b)とが同時にONする現象は、地絡又は
天絡が発生した状態と等価であるため、保護回路が誤動
作し、地絡又は天絡が発生していないにもかかわらず、
上側及び下側パワートランジスタ(1a)(1b)の出力が
遮断され、音切れが生じるという問題があった。
【0011】そこで、本発明は上記問題点に鑑みて提案
されたもので、その目的とするところは、パワートラン
ジスタに高い周波数信号が入力されても、誤動作するこ
とがないようにし得る保護回路を提供することにある。
されたもので、その目的とするところは、パワートラン
ジスタに高い周波数信号が入力されても、誤動作するこ
とがないようにし得る保護回路を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
の技術的手段として、本発明の保護回路は、地絡又は天
絡発生による出力用の上側及び下側パワートランジスタ
の異常電流を検出する地絡及び天絡検出回路と、その地
絡又は天絡検出回路の検出信号に基づいてパワートラン
ジスタを遮断するオフドライバ回路とを具備した保護回
路において、上記地絡及び天絡検出回路の後段に、周波
数が高い入力信号により出力電圧に位相ずれが生じて上
側パワートランジスタと下側パワートランジスタが同時
にONした時、地絡及び天絡検出回路にそれぞれ流れる
二つの電流を相殺するキャンセル回路を付設したことを
特徴とする。
の技術的手段として、本発明の保護回路は、地絡又は天
絡発生による出力用の上側及び下側パワートランジスタ
の異常電流を検出する地絡及び天絡検出回路と、その地
絡又は天絡検出回路の検出信号に基づいてパワートラン
ジスタを遮断するオフドライバ回路とを具備した保護回
路において、上記地絡及び天絡検出回路の後段に、周波
数が高い入力信号により出力電圧に位相ずれが生じて上
側パワートランジスタと下側パワートランジスタが同時
にONした時、地絡及び天絡検出回路にそれぞれ流れる
二つの電流を相殺するキャンセル回路を付設したことを
特徴とする。
【0013】尚、保護回路において、キャンセル回路と
オフドライバ回路との間に、地絡又は天絡検出回路の検
出信号に基づいて、地絡又は天絡発生時にそれぞれオフ
ドライバ回路を作動させるオフドライバ補助回路を介設
したことが望ましい。
オフドライバ回路との間に、地絡又は天絡検出回路の検
出信号に基づいて、地絡又は天絡発生時にそれぞれオフ
ドライバ回路を作動させるオフドライバ補助回路を介設
したことが望ましい。
【0014】
【作用】本発明に係る保護回路では、パワートランジス
タに高い周波数信号が入力された場合、上側及び下側パ
ワートランジスタが同時にONしても、これにより地絡
及び天絡検出回路に流れる二つの電流をキャンセル回路
で相殺する。これにより、オフドライバ回路に電流が供
給されないので、そのオフドライバ回路を非作動状態に
保持でき、その結果、上側及び下側パワートランジスタ
を作動状態に保持して所定の出力波形を得る。
タに高い周波数信号が入力された場合、上側及び下側パ
ワートランジスタが同時にONしても、これにより地絡
及び天絡検出回路に流れる二つの電流をキャンセル回路
で相殺する。これにより、オフドライバ回路に電流が供
給されないので、そのオフドライバ回路を非作動状態に
保持でき、その結果、上側及び下側パワートランジスタ
を作動状態に保持して所定の出力波形を得る。
【0015】
【実施例】本発明に係る保護回路の実施例を図1に示し
て説明する。尚、図2と同一又は相当部分には同一参照
符号を付して重複説明は省略する。
て説明する。尚、図2と同一又は相当部分には同一参照
符号を付して重複説明は省略する。
【0016】本発明の特徴は、図1の実施例で示すよう
に地絡及び天絡検出回路(3a)(3b)の後段に、周波数
が高い入力信号により出力電圧に位相ずれが生じて上側
パワートランジスタ(1a)と下側パワートランジスタ
(1b)が同時にONした時、地絡及び天絡検出回路(3
a)(3b)にそれぞれ流れる二つの電流(a)(b)を相
殺するキャンセル回路(15)を付設し、また、そのキャ
ンセル回路(15)とオフドライバ回路(4)との間に、
地絡又は天絡検出回路(3a)(3b)の検出信号に基づい
て、地絡又は天絡発生時にそれぞれオフドライバ回路
(4)を作動させるオフドライバ補助回路(16)を介設
したことにある。
に地絡及び天絡検出回路(3a)(3b)の後段に、周波数
が高い入力信号により出力電圧に位相ずれが生じて上側
パワートランジスタ(1a)と下側パワートランジスタ
(1b)が同時にONした時、地絡及び天絡検出回路(3
a)(3b)にそれぞれ流れる二つの電流(a)(b)を相
殺するキャンセル回路(15)を付設し、また、そのキャ
ンセル回路(15)とオフドライバ回路(4)との間に、
地絡又は天絡検出回路(3a)(3b)の検出信号に基づい
て、地絡又は天絡発生時にそれぞれオフドライバ回路
(4)を作動させるオフドライバ補助回路(16)を介設
したことにある。
【0017】具体的に、キャンセル回路(15)は、地絡
検出回路(3a)のトランジスタ(8a)と天絡検出回路
(3b)のトランジスタ(8b)とに接続されたカレントミ
ラー回路(17)からなり、そのカレントミラー回路(1
7)を構成するトランジスタ(18)(19)のうち、一方
のトランジスタ(18)のコレクタと地絡検出回路(3a)
のトランジスタ(8a)のコレクタとの接続点を共通と
し、後段のオフドライバ補助回路(16)に接続する。
検出回路(3a)のトランジスタ(8a)と天絡検出回路
(3b)のトランジスタ(8b)とに接続されたカレントミ
ラー回路(17)からなり、そのカレントミラー回路(1
7)を構成するトランジスタ(18)(19)のうち、一方
のトランジスタ(18)のコレクタと地絡検出回路(3a)
のトランジスタ(8a)のコレクタとの接続点を共通と
し、後段のオフドライバ補助回路(16)に接続する。
【0018】オフドライバ補助回路(16)は、電源端子
(2)とGND間に接続され、トランジスタ(20)(2
1)及び(22)(23)で構成された二つの差動アンプ(2
4)及び(25)と、一方の差動アンプ(24)側に設けら
れ、トランジスタ(26)(27)で構成されたカレントミ
ラー回路(28)と、電源端子(2)とGND間に接続さ
れた複数〔図では3組6個〕の分圧抵抗(29)〜(34)
とで回路構成される。そして、他方の差動アンプ(25)
を構成する一方のトランジスタ(22)のコレクタと、カ
レントミラー回路(28)を構成する一方のトランジスタ
(26)のコレクタとを、オフドライバ回路(4)のトラ
ンジスタ(10)のベースに接続する。
(2)とGND間に接続され、トランジスタ(20)(2
1)及び(22)(23)で構成された二つの差動アンプ(2
4)及び(25)と、一方の差動アンプ(24)側に設けら
れ、トランジスタ(26)(27)で構成されたカレントミ
ラー回路(28)と、電源端子(2)とGND間に接続さ
れた複数〔図では3組6個〕の分圧抵抗(29)〜(34)
とで回路構成される。そして、他方の差動アンプ(25)
を構成する一方のトランジスタ(22)のコレクタと、カ
レントミラー回路(28)を構成する一方のトランジスタ
(26)のコレクタとを、オフドライバ回路(4)のトラ
ンジスタ(10)のベースに接続する。
【0019】次に、上記構成からなる保護回路の動作に
ついて、可聴帯域で高い周波数信号が入力された時での
誤動作防止動作と、地絡又は天絡発生時での通常の検出
動作とを順に説明する。
ついて、可聴帯域で高い周波数信号が入力された時での
誤動作防止動作と、地絡又は天絡発生時での通常の検出
動作とを順に説明する。
【0020】まず、パワートランジスタ(1a)(1b)に
可聴帯域で高い周波数信号が入力された場合、出力端子
(5)に現出する出力波形において、上側パワートラン
ジスタ(1a)と下側パワートランジスタ(1b)の位相ず
れが大きくなって、上側パワートランジスタ(1a)と下
側パワートランジスタ(1b)とが同時にONするタイミ
ングが生じる。これにより、地絡検出回路(3a)のトラ
ンジスタ(6a)に流れる電流に基づきトランジスタ(8
a)がONすると共に、天絡検出回路(3b)のトランジ
スタ(6b)に流れる電流に基づきトランジスタ(8b)が
ONする。
可聴帯域で高い周波数信号が入力された場合、出力端子
(5)に現出する出力波形において、上側パワートラン
ジスタ(1a)と下側パワートランジスタ(1b)の位相ず
れが大きくなって、上側パワートランジスタ(1a)と下
側パワートランジスタ(1b)とが同時にONするタイミ
ングが生じる。これにより、地絡検出回路(3a)のトラ
ンジスタ(6a)に流れる電流に基づきトランジスタ(8
a)がONすると共に、天絡検出回路(3b)のトランジ
スタ(6b)に流れる電流に基づきトランジスタ(8b)が
ONする。
【0021】キャンセル回路(15)では、地絡検出回路
(3a)のトランジスタ(8a)のONにより図示実線矢印
方向に電流(a)が流れる一方、天絡検出回路(3b)の
トランジスタ(8b)のONにより図示破線矢印方向に電
流(b)が流れ、両者を相殺する。これによって、キャ
ンセル回路(15)の出力電流が流れずオフドライバ補助
回路(16)に供給されない。オフドライバ補助回路(1
6)では、分圧抵抗(29)〜(34)を所定の抵抗値に設
定することにより、キャンセル回路(15)から出力電流
が得られない状態で、オフドライバ回路(4)を非作動
状態に保持する。このようにして、オフドライバ回路
(4)を作動させないため、ドライバがOFFしてパワ
ートランジスタ(1a)(1b)が遮断されることはない。
(3a)のトランジスタ(8a)のONにより図示実線矢印
方向に電流(a)が流れる一方、天絡検出回路(3b)の
トランジスタ(8b)のONにより図示破線矢印方向に電
流(b)が流れ、両者を相殺する。これによって、キャ
ンセル回路(15)の出力電流が流れずオフドライバ補助
回路(16)に供給されない。オフドライバ補助回路(1
6)では、分圧抵抗(29)〜(34)を所定の抵抗値に設
定することにより、キャンセル回路(15)から出力電流
が得られない状態で、オフドライバ回路(4)を非作動
状態に保持する。このようにして、オフドライバ回路
(4)を作動させないため、ドライバがOFFしてパワ
ートランジスタ(1a)(1b)が遮断されることはない。
【0022】尚、パワートランジスタ(1a)(1b)の動
作中、地絡が発生すると、上側パワートランジスタ(1
a)に大きなショート電流が流れ、そのパワートランジ
スタ(1a)のエミッタ−ベース間電圧が大きくなり、ト
ランジスタ(6a)に流れる電流に基づきツェナーダイオ
ード(9a)により設定される感度レベルでもってトラン
ジスタ(8a)がONする。このトランジスタ(8a)のO
Nにより、図示実線矢印方向に電流(a)が流れ、オフ
ドライバ補助回路(16)を作動させる。このオフドライ
バ補助回路(16)では、差動アンプ(24)によりカレン
トミラー回路(28)のトランジスタ(26)がONして図
示実線矢印で示す電流(a')が流れる。これにより、オ
フドライバ回路(4)では、トランジスタ(26)のON
により、トランジスタ(10)(12)(13)(14)が順次
ONし、そのトランジスタ(14)のONにより、パワー
トランジスタ(1a)のドライバをOFFさせてパワート
ランジスタ(1a)の破壊を防止する。
作中、地絡が発生すると、上側パワートランジスタ(1
a)に大きなショート電流が流れ、そのパワートランジ
スタ(1a)のエミッタ−ベース間電圧が大きくなり、ト
ランジスタ(6a)に流れる電流に基づきツェナーダイオ
ード(9a)により設定される感度レベルでもってトラン
ジスタ(8a)がONする。このトランジスタ(8a)のO
Nにより、図示実線矢印方向に電流(a)が流れ、オフ
ドライバ補助回路(16)を作動させる。このオフドライ
バ補助回路(16)では、差動アンプ(24)によりカレン
トミラー回路(28)のトランジスタ(26)がONして図
示実線矢印で示す電流(a')が流れる。これにより、オ
フドライバ回路(4)では、トランジスタ(26)のON
により、トランジスタ(10)(12)(13)(14)が順次
ONし、そのトランジスタ(14)のONにより、パワー
トランジスタ(1a)のドライバをOFFさせてパワート
ランジスタ(1a)の破壊を防止する。
【0023】また、天絡が発生した場合も、下側パワー
トランジスタ(1b)に大きなショート電流が流れ、その
パワートランジスタ(1b)のエミッタ−ベース間電圧が
大きくなり、トランジスタ(6b)に流れる電流に基づき
ツェナーダイオード(9b)により設定される感度レベル
でもってトランジスタ(8b)がONする。このトランジ
スタ(8b)のONにより、図示破線矢印方向に電流
(b)が流れ、オフドライバ補助回路(16)を作動させ
る。このオフドライバ補助回路(16)では、差動アンプ
(25)のトランジスタ(22)がONして図示破線矢印で
示す電流(b')が流れる。これにより、前述した地絡の
場合と同様、オフドライバ回路(4)では、トランジス
タ(8b)のONにより、トランジスタ(10)(12)(1
3)(14)が順次ONし、そのトランジスタ(14)のO
Nにより、パワートランジスタ(1b)のドライバをOF
Fさせてパワートランジスタ(1b)の破壊を防止する。
トランジスタ(1b)に大きなショート電流が流れ、その
パワートランジスタ(1b)のエミッタ−ベース間電圧が
大きくなり、トランジスタ(6b)に流れる電流に基づき
ツェナーダイオード(9b)により設定される感度レベル
でもってトランジスタ(8b)がONする。このトランジ
スタ(8b)のONにより、図示破線矢印方向に電流
(b)が流れ、オフドライバ補助回路(16)を作動させ
る。このオフドライバ補助回路(16)では、差動アンプ
(25)のトランジスタ(22)がONして図示破線矢印で
示す電流(b')が流れる。これにより、前述した地絡の
場合と同様、オフドライバ回路(4)では、トランジス
タ(8b)のONにより、トランジスタ(10)(12)(1
3)(14)が順次ONし、そのトランジスタ(14)のO
Nにより、パワートランジスタ(1b)のドライバをOF
Fさせてパワートランジスタ(1b)の破壊を防止する。
【0024】
【発明の効果】本発明に係る保護回路によれば、パワー
トランジスタに高い周波数信号が入力された場合、上側
及び下側パワートランジスタが同時にONしても、キャ
ンセル回路により、オフドライバ回路に電流が供給され
ないので、そのオフドライバ回路を非作動状態に保持で
きて、誤動作を未然に防止できるので信頼性が大幅に向
上する。
トランジスタに高い周波数信号が入力された場合、上側
及び下側パワートランジスタが同時にONしても、キャ
ンセル回路により、オフドライバ回路に電流が供給され
ないので、そのオフドライバ回路を非作動状態に保持で
きて、誤動作を未然に防止できるので信頼性が大幅に向
上する。
【図1】本発明に係る保護回路の実施例を示す回路図
【図2】従来の保護回路を示す回路図
1a 上側パワートランジスタ 1b 下側パワートランジスタ 3a 地絡検出回路 3b 天絡検出回路 4 オフドライバ回路 15 キャンセル回路 16 オフドライバ補助回路 a、b 電流
Claims (2)
- 【請求項1】 地絡又は天絡発生による出力用の上側及
び下側パワートランジスタの異常電流を検出する地絡及
び天絡検出回路と、その地絡又は天絡検出回路の検出信
号に基づいてパワートランジスタを遮断するオフドライ
バ回路とを具備した保護回路において、上記地絡及び天
絡検出回路の後段に、周波数が高い入力信号により出力
電圧に位相ずれが生じて上側パワートランジスタと下側
パワートランジスタが同時にONした時、地絡及び天絡
検出回路にそれぞれ流れる二つの電流を相殺するキャン
セル回路を付設したことを特徴とする保護回路。 - 【請求項2】 前記キャンセル回路とオフドライバ回路
との間に、地絡又は天絡検出回路の検出信号に基づい
て、地絡又は天絡発生時にそれぞれオフドライバ回路を
作動させるオフドライバ補助回路を介設したことを特徴
とする請求項1記載の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129388A JPH06338733A (ja) | 1993-05-31 | 1993-05-31 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5129388A JPH06338733A (ja) | 1993-05-31 | 1993-05-31 | 保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06338733A true JPH06338733A (ja) | 1994-12-06 |
Family
ID=15008350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5129388A Withdrawn JPH06338733A (ja) | 1993-05-31 | 1993-05-31 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06338733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087692A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | Btl増幅器保護回路 |
-
1993
- 1993-05-31 JP JP5129388A patent/JPH06338733A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087692A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | Btl増幅器保護回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771357A (en) | Power driver having short circuit protection | |
| EP0285583A1 (en) | Device for protecting an integrated circuit against overload and short circuit currents | |
| JP3320486B2 (ja) | パワーアンプの保護回路 | |
| JPH06338733A (ja) | 保護回路 | |
| KR950003136B1 (ko) | 전력증폭장치 | |
| JP2008035596A (ja) | 保護回路 | |
| US4216437A (en) | Protective circuitry for push-pull amplifiers | |
| JPH0645837A (ja) | 保護回路 | |
| JPH07227038A (ja) | 負荷駆動回路 | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JPS59163616A (ja) | トランジスタの保護回路 | |
| JPH0897640A (ja) | 増幅器の保護回路 | |
| JPH07327355A (ja) | スイッチングレギュレータの保護回路 | |
| JPH0215380Y2 (ja) | ||
| KR860001128Y1 (ko) | 파워앰프와 스피이커 보호회로 | |
| JPH0346579Y2 (ja) | ||
| JP4483010B2 (ja) | 電力増幅器用保護回路 | |
| JPH06350350A (ja) | 保護回路 | |
| JP2542934Y2 (ja) | 保護回路 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JPS587688Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JPH0314925Y2 (ja) | ||
| JPS63248206A (ja) | 電力増幅器保護装置 | |
| JPH0818350A (ja) | 増幅器の保護回路 | |
| JPH06283941A (ja) | 保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |