JPH06342021A

JPH06342021A - 周波数カウンター

Info

Publication number: JPH06342021A
Application number: JP3320934A
Authority: JP
Inventors: David W Clark; デイビッド・ダブリュー・クラーク; David Chu; デイビッド・チュー; Alan Davis; アラン・デイビス; Keith M Ferguson; ケイス・エム・ファーガソン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1990-11-09
Filing date: 1991-11-08
Publication date: 1994-12-13
Anticipated expiration: 2016-10-02
Also published as: DE69120207T2; US5128607A; JP3214717B2; EP0484629A3; EP0484629A2; DE69120207D1; EP0484629B1; HK210596A

Abstract

(57)【要約】【目的】高周波信号の周波数を高速、高精度で測定する
ことのできる装置を提供する。【構成】本発明の一実施例によれば、各ブロック内での
数が一定に保たれている事象計数の一連のブロックに関
し時間間隔を測定することによって高速の周波数測定が
行える装置が提供される。これにより、事象／時間関係
の分子が一定になり、分子を測定、処理、記憶する必要
はない。信号の周波数は、時間間隔を測定し、測定され
た値の逆数をとり、適切な定数を掛けることにより決定
される。高速逆数回路は、ディジタル回路で実施される
テイラー級数展開を使用し、小さな傾斜の領域に関し傾
斜分解能を調整して確度を改善している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広義には信号属性データ
の測定に関し、より詳細には、高周波信号のための周波
数測定に関する。本発明の一側面は一定数の入力信号サ
イクルあるいは事象の時間間隔を測定することによって
周波数の測定を行う方法である。本発明のもうひとつの
側面は時間間隔の測定値を周波数を表す値に変換する高
速逆数回路である。

【０００２】

【従来の技術】精密周波数カウンターは通常、安定クロ
ックからの事象を蓄積する時間カウンターと入力信号か
らの事象を蓄積する事象カウンターの二つのカウンター
を含む。事象カウンター中の多数の事象を時間カウンタ
ーの結果で割ることによって入力信号の平均周波数が得
られる。二つのカウンターはゲートと呼ばれる信号によ
って開始および停止される。ゲートがクロックと同期し
ている場合、ゲート時間は正確に制御され、入力信号事
象の数の計数は多少不確実に計数される（プラスマイナ
ス１事象）。ゲートが入力信号に同期している場合、入
力信号事象の数は正確に計数され、経過時間は多少不確
実に計数される（プラスマイナス１クロック周期）。こ
の後者の方法は逆数計数と呼ばれる。

【０００３】プラスマイナス１事象という不確実性では
周波数分解能が比較的低くなり、その結果近年の精密周
波数カウンターはすべて逆数計数法を用いる。一つ以上
の入力信号事象を平均することによって精度の向上を得
ることができる。しかし、除算は本来遅い動作である。
近年のほとんどの機器に用いられるデジタル回路におい
ては除算には多数の処理サイクルあるいは非常に大規模
な回路構成を必要とする。これはそれぞれの出力ビット
の計算に前の出力ビットの中間結果の多数のビットにけ
た上げを用いるためである。

【０００４】除算を避けるための方法の一つに、連続す
るパルス間の周期を測定しその周期の逆数を発生して周
波数を生成する方法がある。この方法は米国特許第４，
７０７，６５３号（Ｗａｇｎｅｒ）に開示されている。
Ｗａｇｎｅｒはルックアップテーブルを含みこの周期の
逆を提供するＰＲＯＭを用いている。しかし、Ｗａｇｎ
ｅｒは多数のサイクルにわたる測定については言及して
おらず、この測定は高精度の周波数測定値を生成するの
に必要である。また、Ｗａｇｎｅｒの装置は入力事象ご
とに測定を行うため、比較的低い周波数のアプリケーシ
ョンに限定される。最後に、この簡単なルックアップテ
ーブルではそれによって得られる精度には限界がある。

【０００５】多数のサイクルの測定のための除算による
制約によって、連続的な周波数測定を所望の速度で行う
ことが困難に、あるいは不可能になる。より高速な周波
数測定を行えば、周波数遷移に関しての周波数対時間測
定をトリガーすること、変調された周波数の、あるいは
周波数アジャイル（ａｇｉｌｅ）信号のほとんど実時間
での周波数測定を行い表示すること、あるいはこのよう
な信号の周波数分布のヒストグラムを作成することが可
能になる。別のアプリケーションとしては精密で広帯域
のプログラム可能な周波数−電圧変換器の製作がある。

【０００６】高速の周波数測定を行う他のアプリケーシ
ョンとしては、信号上で連続的な時間間隔測定を提供す
る装置がある。連続的な時間間隔測定によって信号の動
的な周波数の挙動、発振の時間による周波数ドリフト、
アジャイル発信器の周波数ホッピング性能、チャープリ
ニアリティおよびレーダーシステムの位相切り替え等の
検討が容易になる。信号上の連続的な時間間隔測定によ
って変調領域の信号の特性すなわち信号対時間の周波数
あるいは位相の挙動の分析方法が提供される。この種の
タイムスタンプおよび連続的時間間隔データを発生する
装置の例が、１９８９年２月のＨｅｗｌｅｔｔ−Ｐａｃ
ｋａｒｄＪｏｕｒｎａｌ、Ｖｏｌ．４０、Ｎｏ．１の
ＰａｕｌＳ．Ｓｔｅｐｈｅｎｓｏｎによる“Ｆｒｅｑ
ｕｅｎｃｙａｎｄＴｉｍｅＩｎｔｅｒｖａｌＡ
ｎａｌｙｚｅｒＭｅａｓｕｒｅｍｅｎｔＨａｒｄｗ
ａｒｅ”に説明されている。

【０００７】

【発明が解決しようとする課題】本発明の課題は、高周
波信号の周波数を高精度で測定することのできる装置を
提供することである。

【０００８】

【課題を解決するための手段】本発明の一側面は、事象
計数値の一連のブロックの時間間隔を、それぞれのブロ
ック中の事象の数を一定に保ちながら測定することによ
って高速な周波数測定を行う方法と装置という側面であ
る。これによって、事象／時間関係の分子は一定とな
り、したがってこの分子を測定する必要がない。信号の
周波数はこの時間間隔を測定し、測定された値の逆数を
取り、適当な定数をかけることによって決定される。本
発明の他の側面は、高速逆数回路という側面である。本
回路はデジタル回路に実施されるテイラー級数展開技術
を用いており、傾斜の小さい領域に対しては傾斜の分解
能を調整して精度を向上させている。

【０００９】

【実施例】図１は本発明の定事象測定法と高速逆数回路
を用いた周波数カウンターの高レベルブロック図であ
る。時間カウンター１０１は入力ライン１０３で安定し
た高周波クロックからのクロック信号を受け取り、ライ
ン１０９上に蓄積された計数値の出力を生成する。周波
数を測定すべき入力信号が次により詳細に説明する定事
象カウンター１０５へのライン１０７上に印加される。
定事象カウンター１０５はＮ個の入力信号事象ごとにラ
イン１１１上に出力パルスを生成する。定事象カウンタ
ー１０５はＮを変更できるようにプログラムすることが
できる。

【００１０】ライン１０９上の計数値データはラッチ１
１３のデータ入力に加えられ、ライン１１１上のパルス
はラッチ１１３のイネーブル入力に加えられる。したが
って、定事象カウンター１０５からの出力パルスがくる
度に時間カウンター１０１内の計数値はラッチ１１３に
記憶される。ライン１１５上のラッチ１１３のデータ出
力はＮ個の入力信号事象の順次のブロックの発生時間に
対応する一連の時間の値である。

【００１１】この一連の時間の値は時間値プロセッサ１
１７に加えられる。この時間値プロセッサはライン１１
９上に時間値セット間の差を表す一連の時間間隔値を生
成する。時間値からの時間間隔値の生成はさまざまな方
法で処理することができ、そのうちいくつかの方法は周
知である。かかる方法の詳細は本発明の範囲外である。
時間値を処理する簡単な方法で本発明の動作の実施に十
分なものとして連続する時間値の差を取って一連の時間
間隔を生成する方法がある。

【００１２】ライン１１９上の時間間隔値は逆数回路１
２１に加えられ、この逆数回路１２１はその値の逆数を
取ってライン１２３上に一連の対応する周波数値を生成
する。この逆数回路の動作は次により詳細に説明する。
ライン１２３上の周波数出力値は後処理用に表示、ある
いは記憶することができる。これらは定事象測定から得
られるものであるため、ライン１１９上の時間間隔値は
所望の周波数でのトリガリングが可能となるように適当
な時間値の制限を設けてトリガー回路に加えることがで
きる。

【００１３】図２は図１の定事象カウンター１０５のよ
り詳細なブロック図を示す。カウンター１０５はプログ
ラム可能なカウントダウンカウンターであり、最終計数
値に達したときサイクルをスキップすることなく初期の
値に再ローディングすることができる。このカウンター
は計数される同じ信号の測定に用いられるため、すぐ後
に続くエッジでの測定に間に合うように出力を生成しな
ければならない。１００ＭＨｚの入力信号に対しては、
これは出力を開始するエッジの１０ｎｓ後に発生する。

【００１４】カウンター２０１は８ビットのダウンカウ
ンターである。このカウンターはさまざまな方法で実施
することができ、好適な回路としては同期構成に接続さ
れた二つの最下位ビットのためにフリップフロップとリ
ップルスルー構成に接続された他のフリップフロップを
有する８個のフリップフロップがある。このカウンター
にはライン２０４上に再ロードロジック回路２０５から
の信号が発生したとき、ライン２０２を介してレジスタ
ー２０３から初期状態が非同期にローディングされる。
レジスター２０３には所望の所定の初期値をローディン
グしてＮ個の入力信号事象ごとに出力を提供することが
できる。

【００１５】ライン１０７上の測定すべき入力信号は次
に説明する遅延２１１を介してライン２０６上にカウン
ター２０１に加えられる。カウンター２０１の出力はラ
イン２０８上の終了計数ロジック２０７に加えられる。
ライン２１０上の終了計数ロジック２０７のラッチ出力
信号は出力ラッチフリップフロップ２０９のＪ入力に加
えられる。フリップフロップ２０９はライン２１２を介
して入力信号によって刻時される。したがって、このラ
ッチ信号が印加された後次の入力信号エッジがくると、
フリップフロップ２０９は次に説明するようにラッチ１
１３に印加されるライン１１１上の出力信号を生成す
る。ラッチフリップフロップ２０９はそれぞれの測定の
開始時にリセットされる。

【００１６】終了計数ロジック２０７の再ロード出力信
号はライン２１４を介して再ロードロジック２０５に印
加され、カウンター２０１が終了計数値に達したときそ
の再ローディングを可能とする。この入力信号はライン
２１６を介して再ロードロジック２０５に印加される。
再ロードロジック２０５はそれぞれの測定ブロックの開
始時にリセットされる。

【００１７】遅延２１１はカウンター２０１への入力信
号を遅延してカウンターが再ローディングから復帰する
時間を提供する。しかし、この遅延はまた出力ラッチフ
リップフロップ２０９のセットアップ時間からの減算を
行う。したがって遅延２１１は遅延されていない入力事
象エッジによってトリガーされた終了ロジックおよび再
ロードロジックが、次の遅延された入力事象がライン２
０６上に到達する前にカウンター２０１を再ローディン
グすることができる長さでなければならない。この遅延
は遅延された事象エッジがライン２０６に到達するとき
カウンターが再ローディングされて計数を開始すること
がない短さでなければならない。この遅延はライン２１
０上のラッチ出力信号がライン２１２上の次の遅延され
ていない入力事象エッジによる刻時に間に合うようにフ
リップフロップ２０９に到達する短さでなければならな
い。

【００１８】図３は図１の逆数回路１２１のより詳細な
概略ブロック図である。この回路は読み出し専用記憶装
置（ＲＯＭ）３０１、乗算器３０３、ビットフィールド
選択マルチプレクサ３０５および減算器３０７を含む。
逆数回路１２１への入力はライン１１９上の時間間隔値
である。この実施例では１６ビットの２進値のワードが
ある。この逆数回路はテイラー級数展開を近似すること
によって入力間隔値の逆数を取る。

【００１９】近接点Ｘ_Oからの１／Ｘのテイラー級数展
開は次の通りである。１／Ｘ＝１／Ｘ_O−（Ｘ−Ｘ_O）／Ｘ_O ²＋・・・これは無限級数であるが、高次の項は、特にＸ_OがＸに
近いとき急速にゼロに近づく。

【００２０】２進値のワードＸに対してＸ_OをＸのより
上位のビット（より下位のビットをゼロと仮定する）と
することができ、（Ｘ−Ｘ_O）をより下位のビットとす
ることができる。たとえば、Ｘが１６ビットの２進数で
ある場合、Ｘ_Oは８個の最上位ビットであり、（Ｘ−Ｘ
_O）は８個の最下位ビットである。したがってこの展開
に用いられる（Ｘ−Ｘ_O）項を生成するのに減算は不要
である。

【００２１】この入力の二つの最上位ビットはＯＲゲー
ト３０９に加えられ、出力はビットフィールド選択マル
チプレクサ３０５に加えられて次に説明するようにその
動作を制御する。（Ｘ_Oを表す）この入力値８個の最上
位ビットはＲＯＭ３０１に加えられるアドレスを形成す
る。ＲＯＭ３０１は２５６ワード×２４ビットの記憶装
置である。ＲＯＭ３０１は二つのデータ出力を有するル
ックアップテーブル、Ｘ_O（１／Ｘ_O）の逆数を表す１
６ビットワードのオフセット、および１／Ｘ_O ²を表す
８ビットワードの傾斜として動作する。このオフセット
はライン３０２上の減算器３０７に加えられ、８ビット
の傾斜はライン３０４上の乗算器３０３に加えられる。

【００２２】乗算器３０３はまた（Ｘ−Ｘ_O）を表す入
力値の８個の最下位ビットを受け取り、この入力にＲＯ
Ｍ３０１からの８ビットの傾斜（１／Ｘ_O ²）をかけ
て、ライン３０６上にテイラー級数展開の第２項を表す
１６ビットの出力を生成する。ライン３０６上の結果は
次に説明するようにビット選択フィールドによって調整
され、ライン３０８を介して減算器に加えられる。減算
器３０８はライン３０２上の第１項のオフセット値から
第２項の値を減算し、１６ビットの時間間隔入力値
（Ｘ）の逆数（１／Ｘ）を表す最終的な１６ビットの出
力値を生成する。

【００２３】ビットフィールドセレクターがこの回路を
機能させるというこの調整機能がない場合、この回路の
精度は１６ビットの入力に対して約８ビットである。こ
の調整機能と実際の値からＲＯＭ３０１に記憶されたオ
フセット値を差し引くことによって、この精度は約１２
−１３ビットに改善される。まず、より高次のテイラー
展開項の和は常に正であり、したがってＲＯＭ３０１に
記憶されたオフセットの値を引くことによって平均誤差
を低減することができる。実際には区分的線形近似は実
際の１／Ｘ関数曲線をより緊密に重ねるために調整され
る。

【００２４】第２に、傾斜（１／Ｘ_O ²）の大きさは非
常に急速に小さくなり、Ｘ_Oが大きくなり、したがって
ほとんどの範囲にわたって第２項の結果はこの傾斜の量
子化によって制限される。これはＲＯＭ３０１の上３／
４の範囲のアドレス内の傾斜の１６倍を記憶し、マルチ
プレクサ３０３から（４だけシフトされた）異なるビッ
トのセットを用いて減算器３０７に加えることによって
避けられる。このシフト機能はライン３１２上の時間値
入力の論理和された二つの最上位ビットによって制御さ
れたビットフィールド選択マルチプレクサ３０５によっ
て達成される。このビットフィールド選択マルチプレク
サ動作を図４Ａおよび図４Ｂに示す。図４ＡはＸが入力
範囲の下位の１／４にある場合の減算器３０７に送られ
るビットの組み合わせを示す。これはライン１１９上の
入力値の二つの最上位ビットがともに０であり、したが
ってライン３１２上の論理和された値が０であるときに
示される。マルチプレクサ３０３によって生成される１
６のビットのうち、４個の最下位ビットが放棄され、１
２個の最上位ビットが減算器の１２個の最下位ビットに
加えられる。

【００２５】図４ＢはＸが入力範囲の上位の３／４にあ
る場合の減算器３０７に送られるビットの組み合わせを
示す。これはライン１１９上の入力値の二つの最上位ビ
ットのいずれかあるいは両方が１であり、したがってラ
イン３１２上の論理和された値が１であるときに示され
る。マルチプレクサ３０３によって生成される１６のビ
ットのうち、８個の最下位ビットが放棄され、８個の最
上位ビットが減算器の８個の最下位ビットに加えられ
る。この場合、マルチプレクサの出力は下に４ビットシ
フトされ、ＲＯＭテーブルに記憶された１６倍の傾斜値
を調整する。

【００２６】図５はこの逆数回路１２１の動作を図示し
たものである。横軸は入力値Ｘであり、縦軸は出力値１
／Ｘである。曲線５０１は１／Ｘの関係を示す。点５０
３は特定の（１６ビットの）入力値Ｘを表す。点５０５
はＲＯＭ３０１のアドレスとして加えられたＸ_O（８ビ
ット）を表す。横軸上のハッシュマークは８ビット近似
の量子化限度を示す。点５１１はＲＯＭ３０１に記憶さ
れ（１６ビット）、減算器３０７に加えられる近似オフ
セット値１／Ｘ_Oを表す。破線部分５０７の長さはマル
チプレクサ３０３に送られる差Ｘ−Ｘ_O（８ビット）を
示す。破線部分５１５の傾斜はＲＯＭ３０１に記憶さ
れ、またマルチプレクサ３０３に送られる傾斜値（１／
Ｘ_O ²）（８ビット）を示す。破線部分５０９の長さは
減算器３０７に加えられるマルチプレクサ３０３の出
力、第２のテイラー級数項（Ｘ−Ｘ_O）／Ｘ_O ²を示
す。最後に縦軸上の点５１３は１／Ｘを近似する減算器
３０７の出力（１６ビット）を表す。

【００２７】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、高周波信号の周波数を高速、高精度で測定す
ることができる。

【図面の簡単な説明】

【図１】本発明の高速逆数回路及び定事象測定方法を使
用した周波数カウンターの高レベル・ブロック図であ
る。

【図２】図１の定事象カウンターの詳細ブロック図であ
る。

【図３】図１の逆数回路のさらに詳細な概略ブロック図
である。

【図４Ａ】Ｘが入力範囲の下四分の一にある場合の減算
器に送られるビットの組合せを示す図である。

【図４Ｂ】Ｘが入力範囲の上四分の三にある場合の減算
器に送られるビットの組合せを示す図である。

【図５】逆数回路の動作を説明するための図である。

【符号の説明】

１０１：時間カウンター１０５：定事象カウ
ンター１１３：ラッチ１１７：時間値プロ
セッサ１２１：逆数回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者アラン・デイビスアメリカ合衆国カリフォルニア州サン・フランシスコ・23ド・ストリート 3543 (72)発明者ケイス・エム・ファーガソンアメリカ合衆国カリフォルニア州サラトガ・アルコット・ウエイ 18900

Claims

【特許請求の範囲】

【請求項１】クロック信号源と、前記クロック信号源に接続され、クロック信号事象を計
数して時間計数出力を発生する時間カウンターと、入力信号に接続され、Ｎ（Ｎは１より大きい整数）個の
入力信号事象ごとにラッチ・イネーブル出力信号を発生
する定事象カウンターと、前記時間計数出力及び前記ラッチ・イネーブル出力に接
続され、前記ラッチ・イネーブル出力の発生に基づいて
前記時間計数出力をラッチし、時間値出力を発生するラ
ッチと、前記時間値出力に接続され、連続する時間値セット間の
差を表す一連の時間間隔出力信号を発生する時間値プロ
セッサーと、前記時間間隔出力に接続され、該時間間隔出力信号の各
々に関し周波数値出力を発生する逆数回路と、を備えて成る周波数カウンター。