JPH06342272A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06342272A JPH06342272A JP6095095A JP9509594A JPH06342272A JP H06342272 A JPH06342272 A JP H06342272A JP 6095095 A JP6095095 A JP 6095095A JP 9509594 A JP9509594 A JP 9509594A JP H06342272 A JPH06342272 A JP H06342272A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- liquid crystal
- series
- drive circuit
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 21
- 238000005070 sampling Methods 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000010485 coping Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】ドライバー内蔵型の液晶表示装置において、ド
ライバーを構成する薄膜トランジスターの動特性を改善
することなく、高い駆動周波数に対応可能なドライバー
を達成する。 【構成】データ線を駆動するシフトレジスタをＮ系列設
け、隣接するデータ線を別系列のシフトレジスタに接続
して駆動する。 【効果】素子数を変えることなく、シフトレジスタの低
速動作を可能とするドライバー内蔵型の液晶表示装置が
達成できる。
ライバーを構成する薄膜トランジスターの動特性を改善
することなく、高い駆動周波数に対応可能なドライバー
を達成する。 【構成】データ線を駆動するシフトレジスタをＮ系列設
け、隣接するデータ線を別系列のシフトレジスタに接続
して駆動する。 【効果】素子数を変えることなく、シフトレジスタの低
速動作を可能とするドライバー内蔵型の液晶表示装置が
達成できる。
Description
【０００１】
【産業上の利用分野】本発明はドライバー内蔵アクティ
ブマトリクス基板における駆動方式及び駆動回路に関す
る。
ブマトリクス基板における駆動方式及び駆動回路に関す
る。
【０００２】
【従来の技術】従来、透明絶縁基板上に薄膜ＭＯＳトラ
ンジスタアレイを形成したアクティブマトリクス基板を
製作する試みが盛んに行われ、該アクティブマトリクス
基板を用いた液晶画像表示装置は、かなり高性能なもの
が試作されている。従来のアクティブマトリクス基板は
駆動回路（ドライバー）を内蔵していないため、該駆動
回路は単結晶シリコン基板により形成された集積回路を
用いているので該駆動回路は特に動作速度を気にするこ
ともなく、１系列で充分であった。図１にその例を示
す。同図において、１０２〜１０４等はゲート線、１０
５〜１０９等はデータ線、１１０〜１１２等は画素であ
り、１０１はゲート線、データ線及び画素アレイによっ
て構成される従来のアクティブマトリクス基板である。
また、１１３はゲート線側駆動回路、１２０〜１２５等
はアナログスイッチ、１２６〜１２８はデータ線に印加
されるビデオ信号の入力端子、１３６はアナログスイッ
チ１２０〜１２５等の開閉を制御するシフトレジスタで
あり、１３０〜１３５等はシフトレジスタの出力端子で
ある。前記アナログスイッチ群１３０〜１３５等とシフ
トレジスタ１３６により、データ側駆動回路が構成され
ている。
ンジスタアレイを形成したアクティブマトリクス基板を
製作する試みが盛んに行われ、該アクティブマトリクス
基板を用いた液晶画像表示装置は、かなり高性能なもの
が試作されている。従来のアクティブマトリクス基板は
駆動回路（ドライバー）を内蔵していないため、該駆動
回路は単結晶シリコン基板により形成された集積回路を
用いているので該駆動回路は特に動作速度を気にするこ
ともなく、１系列で充分であった。図１にその例を示
す。同図において、１０２〜１０４等はゲート線、１０
５〜１０９等はデータ線、１１０〜１１２等は画素であ
り、１０１はゲート線、データ線及び画素アレイによっ
て構成される従来のアクティブマトリクス基板である。
また、１１３はゲート線側駆動回路、１２０〜１２５等
はアナログスイッチ、１２６〜１２８はデータ線に印加
されるビデオ信号の入力端子、１３６はアナログスイッ
チ１２０〜１２５等の開閉を制御するシフトレジスタで
あり、１３０〜１３５等はシフトレジスタの出力端子で
ある。前記アナログスイッチ群１３０〜１３５等とシフ
トレジスタ１３６により、データ側駆動回路が構成され
ている。
【０００３】図２はシフトレジスタ１３６の出力波形を
示したもので、２００、２０１、２０２、２０３、２０
４、２０５はそれぞれ出力端子１３０、１３１、１３
２、１３３、１３４、１３４に出力される波形である。
出力波形がハイの時、アナログスイッチは導通するよう
になっている。２０６はシフトレジスタ１３６の入力ク
ロック信号である。
示したもので、２００、２０１、２０２、２０３、２０
４、２０５はそれぞれ出力端子１３０、１３１、１３
２、１３３、１３４、１３４に出力される波形である。
出力波形がハイの時、アナログスイッチは導通するよう
になっている。２０６はシフトレジスタ１３６の入力ク
ロック信号である。
【０００４】アクティブマトリクス基板へドライバー回
路を内蔵する場合、最も問題となるのが、シフトレジス
タの速度の上限である。これはデータ側駆動回路におい
て特に問題となる。シリコン薄膜中のキャリアの移動度
は、シリコン単結晶中のものに比べて１／１０以下とな
るため、薄膜シフトレジスタの上限速度は従来の集積回
路の１／１０以下になる。そのため、ドライバー内蔵ア
クティブマトリクス基板のデータ側駆動回路に従来の１
系列のシフトレジスタを用いた場合、約２ＭＨｚの周波
数で動作させるため、出力波形が変形するばかりか、該
シフトレジスタが動作しない可能性もあり、アナログス
イッチ群の導通に大いに支障をきたし、画像表示は著し
く困難となる。
路を内蔵する場合、最も問題となるのが、シフトレジス
タの速度の上限である。これはデータ側駆動回路におい
て特に問題となる。シリコン薄膜中のキャリアの移動度
は、シリコン単結晶中のものに比べて１／１０以下とな
るため、薄膜シフトレジスタの上限速度は従来の集積回
路の１／１０以下になる。そのため、ドライバー内蔵ア
クティブマトリクス基板のデータ側駆動回路に従来の１
系列のシフトレジスタを用いた場合、約２ＭＨｚの周波
数で動作させるため、出力波形が変形するばかりか、該
シフトレジスタが動作しない可能性もあり、アナログス
イッチ群の導通に大いに支障をきたし、画像表示は著し
く困難となる。
【０００５】
【発明が解決しようとする課題】本発明の目的は、従来
の薄膜シフトレジスタのスピードで動作するデータ側駆
動回路を複数系列設け、それらの入力信号の位相を適当
にずらすことにより、データ線のサンプリング周波数を
上げ、アクティブマトリクス基板へのドライバー内蔵を
実現することにある。
の薄膜シフトレジスタのスピードで動作するデータ側駆
動回路を複数系列設け、それらの入力信号の位相を適当
にずらすことにより、データ線のサンプリング周波数を
上げ、アクティブマトリクス基板へのドライバー内蔵を
実現することにある。
【０００６】
【課題を解決するための手段】本発明の要旨は、複数系
列設けたデータ側駆動回路の入力クロック信号の位相を
適当にずらし、また隣接したデータ線を別系列の駆動回
路で駆動するようにし、アクティブマトリクス基板への
ドライバー内蔵を実現した点にある。
列設けたデータ側駆動回路の入力クロック信号の位相を
適当にずらし、また隣接したデータ線を別系列の駆動回
路で駆動するようにし、アクティブマトリクス基板への
ドライバー内蔵を実現した点にある。
【０００７】
【実施例】以下、実施例に基づいて本発明を詳細に説明
する。
する。
【０００８】図３に本発明の実施例を示し、図４に図３
の駆動回路の各部の印加波形の一例を示す。図３におい
て、３０１〜３０５はゲート線、３０６〜３１５はデー
タ線、３１６〜３１８は画素、３２０〜３２９はアナロ
グスイッチ、３３０〜３３２はデータ線に印加されるビ
デオ信号の入力端子、３３３はゲート側駆動回路、３３
４はアナログスイッチ群３２０、３２２、３２４、３２
６、３２８等の開閉を制御するシフトレジスタ、３３５
はアナログスイッチ群３２１、３２３、３２５、３２
７、３２９等の開閉を制御するシフトレジスタであり、
データ側駆動回路はアナログスイッチ群３２０〜３２９
及びシフトレジスタ３３４、３３５とで構成されてい
る。３４０〜３４４はシフトレジスタ３３４の出力端
子、３５０〜３５４はシフトレジスタ３３５の出力端子
で、３００はこれら全てを内蔵した、シリコン薄膜等で
形成されたアクティブマトリクス基板である。図４は、
２系列の駆動回路（シフトレジスタ）で全てのデータ線
を駆動している例である。図４において、４００、４０
１、４０２はそれぞれシフトレジスタ３３４の出力端子
３４０、３４１、３４２の出力波形を示しており、４１
０、４１１、４１２はそれぞれシフトレジスタ３３５の
出力端子３５０、３５１、３５２の出力波形を示してい
る。４２０、４２１はそれぞれシフトレジスタ３３４、
３３５の入力クロック信号である。ここでシフトレジス
タ３３５の入力クロック信号４２１は、シフトレジスタ
３３４に入力するクロック信号４２０と同周期で、位相
を１／４周期分遅らせている。３３２に入力されるビデ
オ信号は図４のｔ０〜ｔ２の期間にアナログスイッチ３
２０によってサンプリングされ、データ線３０６を駆動
する。３３３１に入力されるビデオ信号はｔ１〜ｔ３の
期間にアナログスイッチ３２１によってサンプリングさ
れ、データ線３０８を駆動する。
の駆動回路の各部の印加波形の一例を示す。図３におい
て、３０１〜３０５はゲート線、３０６〜３１５はデー
タ線、３１６〜３１８は画素、３２０〜３２９はアナロ
グスイッチ、３３０〜３３２はデータ線に印加されるビ
デオ信号の入力端子、３３３はゲート側駆動回路、３３
４はアナログスイッチ群３２０、３２２、３２４、３２
６、３２８等の開閉を制御するシフトレジスタ、３３５
はアナログスイッチ群３２１、３２３、３２５、３２
７、３２９等の開閉を制御するシフトレジスタであり、
データ側駆動回路はアナログスイッチ群３２０〜３２９
及びシフトレジスタ３３４、３３５とで構成されてい
る。３４０〜３４４はシフトレジスタ３３４の出力端
子、３５０〜３５４はシフトレジスタ３３５の出力端子
で、３００はこれら全てを内蔵した、シリコン薄膜等で
形成されたアクティブマトリクス基板である。図４は、
２系列の駆動回路（シフトレジスタ）で全てのデータ線
を駆動している例である。図４において、４００、４０
１、４０２はそれぞれシフトレジスタ３３４の出力端子
３４０、３４１、３４２の出力波形を示しており、４１
０、４１１、４１２はそれぞれシフトレジスタ３３５の
出力端子３５０、３５１、３５２の出力波形を示してい
る。４２０、４２１はそれぞれシフトレジスタ３３４、
３３５の入力クロック信号である。ここでシフトレジス
タ３３５の入力クロック信号４２１は、シフトレジスタ
３３４に入力するクロック信号４２０と同周期で、位相
を１／４周期分遅らせている。３３２に入力されるビデ
オ信号は図４のｔ０〜ｔ２の期間にアナログスイッチ３
２０によってサンプリングされ、データ線３０６を駆動
する。３３３１に入力されるビデオ信号はｔ１〜ｔ３の
期間にアナログスイッチ３２１によってサンプリングさ
れ、データ線３０８を駆動する。
【０００９】以上述べた様な動作の繰り返しによって、
データ線３０９、３１０、３１１、・・・は、期間ｔ３
〜ｔ５、ｔ４〜ｔ６、ｔ５〜ｔ７、・・・・に駆動され
る。図４及び図２より、シフトレジスタを２系列用いた
場合、サンプリング周波数をシフトレジスタ１系列のも
のと同じにするには、入力クロック周波数はシフトレジ
スタ１系列のものの１／２でよく、またサンプリング期
間も２倍とれることがわかる。
データ線３０９、３１０、３１１、・・・は、期間ｔ３
〜ｔ５、ｔ４〜ｔ６、ｔ５〜ｔ７、・・・・に駆動され
る。図４及び図２より、シフトレジスタを２系列用いた
場合、サンプリング周波数をシフトレジスタ１系列のも
のと同じにするには、入力クロック周波数はシフトレジ
スタ１系列のものの１／２でよく、またサンプリング期
間も２倍とれることがわかる。
【００１０】本発明の応用例を図５及びず６に示す。図
５に示すドライバー内蔵アクティブマトリクス基板は、
図３において２系列あるデータ側シフトレジスタを３系
列にしたものである。図５において、図３と同一の記号
は図３と同一のものを表す。５０１はアナログスイッチ
群３２０、３２３、３２７等の開閉を制御するシフトレ
ジスタ、５０２はアナログスイッチ群３２１、３２４、
３２８等の開閉を制御するシフトレジスタ、５０３はア
ナログスイッチ群３２２、３２５、３２６、３２９等の
開閉を制御するシフトレジスタであり、５１０〜５１２
はシフトレジスタ５０１の出力端子、５２０〜５２２は
シフトレジスタ５０２の出力端子、５３０〜５３３はシ
フトレジスタ５０３の出力端子で、５００はこれら全て
を内蔵したアクティブマトリクス基板である。図６は各
部の出力波形で、３系列の駆動回路で全てのデータ線を
駆動している例である。図６において６００、６０１は
それぞれシフトレジスタ５０１の出力端子５１０、５１
１の出力波形、６１０、６１１はそれぞれシフトレジス
タ５０２の出力端子５２０、５２１の出力波形、６２
０、６２１はそれぞれシフトレジスタ５０３の出力端子
５３０、５３１の出力波形を示している。６３０、６３
１、６３２はそれぞれシフトレジスタ５０１、５０２、
５０３の入力クロック信号である。ここで、シフトレジ
スタ５０２の入力クロック信号６３１は、シフトレジス
タ５０１に入力するクロック信号６３０と同周期で、位
相を１／６周期分遅らせていて、シフトレジスタ５０３
に入力クロック信号６３２は、同周期で位相をさらに１
／６周期分遅らせている。図６及び図２より、シフトレ
ジスタを３系列用いた場合、サンプリング周波数をシフ
トレジスタ１系列のものと同じにするには、入力クロッ
ク周波数はシフトレジスタ１系列のものの１／３でよ
く、また、サンプリング周期も３倍とれることがわか
る。
５に示すドライバー内蔵アクティブマトリクス基板は、
図３において２系列あるデータ側シフトレジスタを３系
列にしたものである。図５において、図３と同一の記号
は図３と同一のものを表す。５０１はアナログスイッチ
群３２０、３２３、３２７等の開閉を制御するシフトレ
ジスタ、５０２はアナログスイッチ群３２１、３２４、
３２８等の開閉を制御するシフトレジスタ、５０３はア
ナログスイッチ群３２２、３２５、３２６、３２９等の
開閉を制御するシフトレジスタであり、５１０〜５１２
はシフトレジスタ５０１の出力端子、５２０〜５２２は
シフトレジスタ５０２の出力端子、５３０〜５３３はシ
フトレジスタ５０３の出力端子で、５００はこれら全て
を内蔵したアクティブマトリクス基板である。図６は各
部の出力波形で、３系列の駆動回路で全てのデータ線を
駆動している例である。図６において６００、６０１は
それぞれシフトレジスタ５０１の出力端子５１０、５１
１の出力波形、６１０、６１１はそれぞれシフトレジス
タ５０２の出力端子５２０、５２１の出力波形、６２
０、６２１はそれぞれシフトレジスタ５０３の出力端子
５３０、５３１の出力波形を示している。６３０、６３
１、６３２はそれぞれシフトレジスタ５０１、５０２、
５０３の入力クロック信号である。ここで、シフトレジ
スタ５０２の入力クロック信号６３１は、シフトレジス
タ５０１に入力するクロック信号６３０と同周期で、位
相を１／６周期分遅らせていて、シフトレジスタ５０３
に入力クロック信号６３２は、同周期で位相をさらに１
／６周期分遅らせている。図６及び図２より、シフトレ
ジスタを３系列用いた場合、サンプリング周波数をシフ
トレジスタ１系列のものと同じにするには、入力クロッ
ク周波数はシフトレジスタ１系列のものの１／３でよ
く、また、サンプリング周期も３倍とれることがわか
る。
【００１１】一般的に、系列数をＮとすれば、シフトレ
ジスタの動作周波数は系列数が１の場合のＮ分の１でよ
い。また、この時のデータ側駆動回路の素子数はシフト
レジスタ１系列の時と全く同一である。さらに、サンプ
リング周期をＮ倍とれるため、充分な書き込み時間がと
れ表示品質もたいへん高度なものとなる。さらに、シフ
トレジスタの高速動作化へのプロセス処理を特に行わな
くてもよいため、従来のアクティブマトリクス基板製造
工程でドライバー内蔵が可能となる。
ジスタの動作周波数は系列数が１の場合のＮ分の１でよ
い。また、この時のデータ側駆動回路の素子数はシフト
レジスタ１系列の時と全く同一である。さらに、サンプ
リング周期をＮ倍とれるため、充分な書き込み時間がと
れ表示品質もたいへん高度なものとなる。さらに、シフ
トレジスタの高速動作化へのプロセス処理を特に行わな
くてもよいため、従来のアクティブマトリクス基板製造
工程でドライバー内蔵が可能となる。
【００１２】
【発明の効果】以上述べたごとく、本発明を用いること
により、素子数を変えることなくシフトレジスタの低速
動作を可能にしたアクティブマトリクス基板の駆動回路
が実現され、製造工程を従来のものと変えることなく該
駆動回路のアクティブマトリクス基板への内蔵が実現さ
れる。
により、素子数を変えることなくシフトレジスタの低速
動作を可能にしたアクティブマトリクス基板の駆動回路
が実現され、製造工程を従来のものと変えることなく該
駆動回路のアクティブマトリクス基板への内蔵が実現さ
れる。
【図１】従来のアクティブマトリクス基板を示す図。
【図２】図１のアクティブマトリクス基板の駆動方法を
説明する図。
説明する図。
【図３】本発明の実施例１のアクティブマトリクス基板
を示す図。
を示す図。
【図４】図３のアクティブマトリクス基板の駆動方法を
説明する図。
説明する図。
【図５】本発明の別の実施例を示す図。
【図６】図５のアクティブマトリクス基板の駆動方法を
説明する図
説明する図
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】一対の基板内に液晶が封入され、マトリク
ス状に配置されたスイッチング素子と該スイッチング素
子を駆動する駆動回路部とが同一の基板上に形成されて
なる液晶表示装置において、 該スイッチング素子または該駆動回路部のトランジスタ
は非単結晶シリコン薄膜トランジスタからなり、 該駆動回路部はＮ系列のシフトレジスタ及びデータ信号
をサンプリングするサンプリング手段からなり、 該サンプリング手段のアナログスイッチアレイはＮ個お
きに同一系列のシフトレジスタに接続されてなることを
特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6095095A JPH06342272A (ja) | 1994-05-09 | 1994-05-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6095095A JPH06342272A (ja) | 1994-05-09 | 1994-05-09 | 液晶表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16074083A Division JPS6052892A (ja) | 1983-09-01 | 1983-09-01 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23233396A Division JPH09171374A (ja) | 1996-09-02 | 1996-09-02 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342272A true JPH06342272A (ja) | 1994-12-13 |
Family
ID=14128342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6095095A Pending JPH06342272A (ja) | 1994-05-09 | 1994-05-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342272A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997020304A1 (en) * | 1995-11-30 | 1997-06-05 | Micron Display Technology, Inc. | High speed data sampling system |
| US6323835B1 (en) | 1997-06-17 | 2001-11-27 | Victor Company Of Japan, Ltd. | Device for supplying polyphase image signal to liquid crystal display apparatus |
| CN107195265A (zh) * | 2016-03-15 | 2017-09-22 | 三星显示有限公司 | 栅极驱动器和包括栅极驱动器的显示设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Industrial Co Ltd | Sample holing device |
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS57207287A (en) * | 1981-06-16 | 1982-12-18 | Seiko Instr & Electronics | Display driving circuit |
| JPS59160186A (ja) * | 1983-03-02 | 1984-09-10 | 松下電器産業株式会社 | 表示装置 |
-
1994
- 1994-05-09 JP JP6095095A patent/JPH06342272A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Industrial Co Ltd | Sample holing device |
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS57207287A (en) * | 1981-06-16 | 1982-12-18 | Seiko Instr & Electronics | Display driving circuit |
| JPS59160186A (ja) * | 1983-03-02 | 1984-09-10 | 松下電器産業株式会社 | 表示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997020304A1 (en) * | 1995-11-30 | 1997-06-05 | Micron Display Technology, Inc. | High speed data sampling system |
| US5894235A (en) * | 1995-11-30 | 1999-04-13 | Micron Technology, Inc. | High speed data sampling system |
| US6323835B1 (en) | 1997-06-17 | 2001-11-27 | Victor Company Of Japan, Ltd. | Device for supplying polyphase image signal to liquid crystal display apparatus |
| CN107195265A (zh) * | 2016-03-15 | 2017-09-22 | 三星显示有限公司 | 栅极驱动器和包括栅极驱动器的显示设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7133017B2 (en) | Shift register and display device using same | |
| KR100867881B1 (ko) | 펄스 출력 회로, 시프트 레지스터, 및 표시 장치 | |
| US6396468B2 (en) | Liquid crystal display device | |
| JP2024544810A (ja) | Ｇｏａ回路及び表示パネル | |
| JP3622559B2 (ja) | 液晶表示装置 | |
| JP3958271B2 (ja) | レベルシフタ及びそれを用いた表示装置 | |
| CN110942742A (zh) | 栅极驱动单元及驱动方法、栅极驱动电路和显示装置 | |
| WO2025020763A9 (zh) | 移位寄存器单元、级联电路、驱动方法、显示面板和装置 | |
| JP3192444B2 (ja) | 表示装置 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| KR20050113753A (ko) | 쉬프트 레지스터 회로 | |
| JP3460651B2 (ja) | 液晶駆動装置 | |
| JP3551600B2 (ja) | 水平走査回路及び液晶表示装置 | |
| CN107507598A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
| JPH05119741A (ja) | 走査回路およびその駆動方法 | |
| CN107516492A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
| JPH08190366A (ja) | アクティブマトリクス基板 | |
| JPH11134893A (ja) | シフトレジスタおよびこれを用いたマトリクス型液晶表示装置の駆動回路 | |
| JPH09171374A (ja) | アクティブマトリクス基板 | |
| JPH0522917B2 (ja) | ||
| CN110164347A (zh) | 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置 | |
| JP3450105B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH11272240A (ja) | アレイ基板及び液晶表示装置 | |
| JP2752555B2 (ja) | 表示装置の駆動回路 | |
| KR20040092775A (ko) | 게이트 구동회로 및 이를 갖는 액정표시장치 |