JPH0522917B2 - - Google Patents
Info
- Publication number
- JPH0522917B2 JPH0522917B2 JP58160740A JP16074083A JPH0522917B2 JP H0522917 B2 JPH0522917 B2 JP H0522917B2 JP 58160740 A JP58160740 A JP 58160740A JP 16074083 A JP16074083 A JP 16074083A JP H0522917 B2 JPH0522917 B2 JP H0522917B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- drive circuit
- shift registers
- analog switch
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はドライバー内蔵アクテイブマトリクス
基板における駆動方式及び駆動回路に関する。
基板における駆動方式及び駆動回路に関する。
従来、透明絶縁基板上に薄膜MOSトランジス
タアレイを形成したアクテイブマトリクス基板を
製作する試みが盛んに行われ、該アクテイブマト
リクス基板を用いた液晶画像表示装置は、かなり
高性能なものが試作されている。従来のアクテイ
ブマトリクス基板は駆動回路（ドライバー）を内
蔵していないため、該駆動回路は単結晶シリコン
基板により形成された集積回路を用いているので
該駆動回路は特に動作速度を気にすることもな
く、１系列で充分であつた。第１図にその例を示
す。同図において、１０２乃至１０４等はゲート
線、１０５乃至１０９等はデータ線、１１０乃至
１１２等は画素であり、１０１はゲート線、デー
タ線及び画素アレイによつて構成される従来のア
クテイブマトリクス基板である。また、１１３は
ゲート側駆動回路、１２０乃至１２５等はアナロ
グスイツチ、１２６乃至１２８はデータ線に印加
されるビデオ信号の入力端子、１３６はアナログ
スイツチ１２０乃至１２５等の開閉を制御するシ
フトレジスタであり、１３０乃至１３５等はシフ
トレジスタの出力端子である。前記アナログスイ
ツチ群１３０乃至１３５等とシフトレジスタ１３
６により、データ側駆動回路が構成されている。
タアレイを形成したアクテイブマトリクス基板を
製作する試みが盛んに行われ、該アクテイブマト
リクス基板を用いた液晶画像表示装置は、かなり
高性能なものが試作されている。従来のアクテイ
ブマトリクス基板は駆動回路（ドライバー）を内
蔵していないため、該駆動回路は単結晶シリコン
基板により形成された集積回路を用いているので
該駆動回路は特に動作速度を気にすることもな
く、１系列で充分であつた。第１図にその例を示
す。同図において、１０２乃至１０４等はゲート
線、１０５乃至１０９等はデータ線、１１０乃至
１１２等は画素であり、１０１はゲート線、デー
タ線及び画素アレイによつて構成される従来のア
クテイブマトリクス基板である。また、１１３は
ゲート側駆動回路、１２０乃至１２５等はアナロ
グスイツチ、１２６乃至１２８はデータ線に印加
されるビデオ信号の入力端子、１３６はアナログ
スイツチ１２０乃至１２５等の開閉を制御するシ
フトレジスタであり、１３０乃至１３５等はシフ
トレジスタの出力端子である。前記アナログスイ
ツチ群１３０乃至１３５等とシフトレジスタ１３
６により、データ側駆動回路が構成されている。
第２図はシフトレジスタ１３６の出力波形を示
したもので、２００，２０１，２０２，２０３，
２０４，２０５はそれぞれ出力端子１３０，１３
１，１３２，１３３，１３４，１３５に出力され
る波形である。出力波形がハイの時、アナログス
イツチは導通するようになつている。２０６はシ
フトレジスタ１３６の入力クロツク信号である。
したもので、２００，２０１，２０２，２０３，
２０４，２０５はそれぞれ出力端子１３０，１３
１，１３２，１３３，１３４，１３５に出力され
る波形である。出力波形がハイの時、アナログス
イツチは導通するようになつている。２０６はシ
フトレジスタ１３６の入力クロツク信号である。
アクテイブマトリクス基板へドライバーを内蔵
する場合、最も問題となるのが、シフトレジスタ
の速度の上限である。これはデータ側駆動回路に
おいて特に問題となる。シリコン薄膜中のキヤリ
アの易動度は、シリコン単結晶中のものに比べて
１／１０以下となるため、薄膜シフトレジスタの上限
速度は従来の集積回路のそれの1/10以下になる。
そのため、ドライバー内蔵アクテイブマトリクス
基板のデータ側駆動回路に従来の１系列のシフト
レジスタを用いた場合、約2MHzの周波数で動作
させるため、出力波形が変形するばかりか、該シ
フトレジスタが動作しない可能性もあり、アナロ
グスイツチ群の導通に大いに支障をきたし、画像
表示は著しく困難となる。
する場合、最も問題となるのが、シフトレジスタ
の速度の上限である。これはデータ側駆動回路に
おいて特に問題となる。シリコン薄膜中のキヤリ
アの易動度は、シリコン単結晶中のものに比べて
１／１０以下となるため、薄膜シフトレジスタの上限
速度は従来の集積回路のそれの1/10以下になる。
そのため、ドライバー内蔵アクテイブマトリクス
基板のデータ側駆動回路に従来の１系列のシフト
レジスタを用いた場合、約2MHzの周波数で動作
させるため、出力波形が変形するばかりか、該シ
フトレジスタが動作しない可能性もあり、アナロ
グスイツチ群の導通に大いに支障をきたし、画像
表示は著しく困難となる。
本発明の目的は、従来の薄膜シフトレジスタの
スピードで動作するデータ側駆動回路を複数系列
設け、それらの入力クロツク信号の位相を適当に
ずらすことにより、データ線のサンプリング周波
数を上げ、アクテイブマトリクス基板へのドライ
バー内蔵を実現することにある。
スピードで動作するデータ側駆動回路を複数系列
設け、それらの入力クロツク信号の位相を適当に
ずらすことにより、データ線のサンプリング周波
数を上げ、アクテイブマトリクス基板へのドライ
バー内蔵を実現することにある。
本発明の要旨は、複数系列設けたデータ側駆動
回路の入力クロツク信号の位相を適当にずらし、
また隣接したデータ線を別系列の駆動回路で駆動
するようにし、アクテイブマトリクス基板へのド
ライバー内蔵を実現した点にある。
回路の入力クロツク信号の位相を適当にずらし、
また隣接したデータ線を別系列の駆動回路で駆動
するようにし、アクテイブマトリクス基板へのド
ライバー内蔵を実現した点にある。
以下、実施例に基づいて本発明を詳細に説明す
る。
る。
第３図に本発明の実施例を示し、第４図に第３
図の駆動回路の各部の印加波形の一例を示す。第
３図において、３０１乃至３０５はゲート線、３
０６乃至３１５はデータ線、３１６乃至３１８等
は画素、３２０乃至３２９はアナログスイツチ、
３３０乃至３３２はデータ線に印加されるビデオ
信号の入力端子、３３３はゲート側駆動回路、３
３４はアナログスイツチ群３２０，３２２，３２
４，３２６，３２８等の開閉を制御するシフトレ
ジスタ、３３５はアナログスイツチ群３２１，３
２３，３２５，３２７，３２９等の開閉を制御す
るシフトレジスタであり、データ側駆動回路はア
ナログスイツチ群３２０乃至３２９及びシフトレ
ジスタ３３４，３３５とで構成されている。３４
０乃至３４４はシフトレジスタ３３４の出力端
子、３５０乃至３５４はシフトレジスタ３３５の
出力端子で、３００はこれら全てを内蔵した、シ
リコン薄膜等で形成されたアクテイブマトリクス
基板である。第４図は、２系列の駆動回路（シフ
トレジスタ）で全てのデータ線を駆動している例
である。第４図において、４００，４０１，４０
２はそれぞれシフトレジスタ３３４の出力端子３
４０，３４１，３４２の出力波形を示しており、
４１０，４１１，４１２はそれぞれシフトレジス
タ３３５の出力端子３５０，３５１，３５２の出
力波形を示している。４２０，４２１はそれぞれ
シフトレジスタ３３４，３３５の入力クロツク信
号である。ここでシフトレジスタ３３５の入力ク
ロツク信号４２１は、シフトレジスタ３３４に入
力するクロツク信号４２０と同周期で、位相を1/
４周期分遅らせている。３３２に入力されるビデ
オ信号は第４図の右乃至左の期間にアナログスイ
ツチ３２０によつてサンプリングされ、データ線
３０６を駆動する。３３１に入力されるビデオ信
号はt1乃至t3の期間にアナログスイツチ３２１に
よつてサンプリングされ、データ線３０７を駆動
する。３３０に入力されるビデオ信号はt2乃至t4
の期間にアナログスイツチ３２２によつてサンプ
リングされ、データ線３０８を駆動する。
図の駆動回路の各部の印加波形の一例を示す。第
３図において、３０１乃至３０５はゲート線、３
０６乃至３１５はデータ線、３１６乃至３１８等
は画素、３２０乃至３２９はアナログスイツチ、
３３０乃至３３２はデータ線に印加されるビデオ
信号の入力端子、３３３はゲート側駆動回路、３
３４はアナログスイツチ群３２０，３２２，３２
４，３２６，３２８等の開閉を制御するシフトレ
ジスタ、３３５はアナログスイツチ群３２１，３
２３，３２５，３２７，３２９等の開閉を制御す
るシフトレジスタであり、データ側駆動回路はア
ナログスイツチ群３２０乃至３２９及びシフトレ
ジスタ３３４，３３５とで構成されている。３４
０乃至３４４はシフトレジスタ３３４の出力端
子、３５０乃至３５４はシフトレジスタ３３５の
出力端子で、３００はこれら全てを内蔵した、シ
リコン薄膜等で形成されたアクテイブマトリクス
基板である。第４図は、２系列の駆動回路（シフ
トレジスタ）で全てのデータ線を駆動している例
である。第４図において、４００，４０１，４０
２はそれぞれシフトレジスタ３３４の出力端子３
４０，３４１，３４２の出力波形を示しており、
４１０，４１１，４１２はそれぞれシフトレジス
タ３３５の出力端子３５０，３５１，３５２の出
力波形を示している。４２０，４２１はそれぞれ
シフトレジスタ３３４，３３５の入力クロツク信
号である。ここでシフトレジスタ３３５の入力ク
ロツク信号４２１は、シフトレジスタ３３４に入
力するクロツク信号４２０と同周期で、位相を1/
４周期分遅らせている。３３２に入力されるビデ
オ信号は第４図の右乃至左の期間にアナログスイ
ツチ３２０によつてサンプリングされ、データ線
３０６を駆動する。３３１に入力されるビデオ信
号はt1乃至t3の期間にアナログスイツチ３２１に
よつてサンプリングされ、データ線３０７を駆動
する。３３０に入力されるビデオ信号はt2乃至t4
の期間にアナログスイツチ３２２によつてサンプ
リングされ、データ線３０８を駆動する。
以上述べたごとき動作の繰り返しによつて、デ
ータ線３０９，３１０，３１１、……は、期間t3
乃至t5，t4乃至t6，t5乃至t7、……に駆動される。
第４図及び第２図より、シフトレジスタを２系列
用いた場合、サンプリング周波数をシフトレジス
タ１系列のものと同じにするには、入力クロツク
周波数はシフトレジスタ１系列のものの1/2でよ
く、またサンプリング期間も２倍とれることがわ
かる。
ータ線３０９，３１０，３１１、……は、期間t3
乃至t5，t4乃至t6，t5乃至t7、……に駆動される。
第４図及び第２図より、シフトレジスタを２系列
用いた場合、サンプリング周波数をシフトレジス
タ１系列のものと同じにするには、入力クロツク
周波数はシフトレジスタ１系列のものの1/2でよ
く、またサンプリング期間も２倍とれることがわ
かる。
本発明の応用例を第５図及び第６図に示す。第
５図に示すドライバー内蔵アクテイブマトリクス
基板は、第３図において２系列あるデータ側シフ
トレジスタを３系列にしたものである。第５図に
おいて、第３図と同一の記号は第３図と同一のも
のを表わす。５０１はアナログスイツチ群３２
０，３２３，３２７等の開閉を制御するシフトレ
ジスタ、５０２はアナログスイツチ群３２１，３
２４，３２８等の開閉を制御するシフトレジス
タ、５０３はアナログスイツチ群３２２，３２
５，３２６，３２９等の開閉を制御するシフトレ
ジスタであり、５１０乃至５１２はシフトレジス
タ５０１の出力端子、５２０乃至５２２はシフト
レジスタ５０２の出力端子、５３０乃至５３３は
シフトレジスタ５０３の出力端子で、５００はこ
れら全てを内蔵したアクテイブマトリクス基板で
ある。第６図は各部の出力波形で、３系列の駆動
回路で全てのデータ線を駆動している例である。
第６図において６００，６０１はそれぞれシフト
レジスタ５０１の出力端子５１０，５１１の出力
波形、６１０，６１１はそれぞれシフトレジスタ
５０２の出力端子５２０，５２１の出力波形、６
２０，６２１はそれぞれシフトレジスタ５０３の
出力端子５３０，５３１の出力波形を示してい
る。６３０，６３１，６３２はそれぞれシフトレ
ジスタ５０１，５０２，５０３の入力クロツク信
号である。ここで、シフトレジスタ５０２の入力
クロツク信号６３１は、シフトレジスタ５０１に
入力するクロツク信号６３０と同周期で、位相を
１／６周期分遅らせていて、シフトレジスタ５０３
の入力クロツク信号６３２は、同周期で位相をさ
らに1/6周期分遅らせている。第６図及び第２図
より、シフトレジスタを３系列用いた場合、サン
プリング周波数をシフトレジスタ１系列のものと
同じにするには、入力クロツク周波数はシフトレ
ジスタ１系列のものの1/3でよく、また、サンプ
リング期間も３倍とれることがわかる。
５図に示すドライバー内蔵アクテイブマトリクス
基板は、第３図において２系列あるデータ側シフ
トレジスタを３系列にしたものである。第５図に
おいて、第３図と同一の記号は第３図と同一のも
のを表わす。５０１はアナログスイツチ群３２
０，３２３，３２７等の開閉を制御するシフトレ
ジスタ、５０２はアナログスイツチ群３２１，３
２４，３２８等の開閉を制御するシフトレジス
タ、５０３はアナログスイツチ群３２２，３２
５，３２６，３２９等の開閉を制御するシフトレ
ジスタであり、５１０乃至５１２はシフトレジス
タ５０１の出力端子、５２０乃至５２２はシフト
レジスタ５０２の出力端子、５３０乃至５３３は
シフトレジスタ５０３の出力端子で、５００はこ
れら全てを内蔵したアクテイブマトリクス基板で
ある。第６図は各部の出力波形で、３系列の駆動
回路で全てのデータ線を駆動している例である。
第６図において６００，６０１はそれぞれシフト
レジスタ５０１の出力端子５１０，５１１の出力
波形、６１０，６１１はそれぞれシフトレジスタ
５０２の出力端子５２０，５２１の出力波形、６
２０，６２１はそれぞれシフトレジスタ５０３の
出力端子５３０，５３１の出力波形を示してい
る。６３０，６３１，６３２はそれぞれシフトレ
ジスタ５０１，５０２，５０３の入力クロツク信
号である。ここで、シフトレジスタ５０２の入力
クロツク信号６３１は、シフトレジスタ５０１に
入力するクロツク信号６３０と同周期で、位相を
１／６周期分遅らせていて、シフトレジスタ５０３
の入力クロツク信号６３２は、同周期で位相をさ
らに1/6周期分遅らせている。第６図及び第２図
より、シフトレジスタを３系列用いた場合、サン
プリング周波数をシフトレジスタ１系列のものと
同じにするには、入力クロツク周波数はシフトレ
ジスタ１系列のものの1/3でよく、また、サンプ
リング期間も３倍とれることがわかる。
一般的に、系列数をＮとすれば、シフトレジス
タの動作周波数は系列数が１の場合のＮ分の１で
よい。またこの時のデータ側駆動回路の素子数は
シフトレジスタ１系列の時と全く同一である。さ
らに、サンプリング期間をＮ倍とれるため、十分
な書き込み時間がとれ表示品質もたいへん高度な
ものとなる。さらに、シフトレジスタの高速動作
化へのプロセス処理を特に行わなくてよいため、
従来のアクテイブマトリクス基板製造工程でドラ
イバー内蔵が可能となる。
タの動作周波数は系列数が１の場合のＮ分の１で
よい。またこの時のデータ側駆動回路の素子数は
シフトレジスタ１系列の時と全く同一である。さ
らに、サンプリング期間をＮ倍とれるため、十分
な書き込み時間がとれ表示品質もたいへん高度な
ものとなる。さらに、シフトレジスタの高速動作
化へのプロセス処理を特に行わなくてよいため、
従来のアクテイブマトリクス基板製造工程でドラ
イバー内蔵が可能となる。
以上述べたごとく、本発明を用いることによ
り、素子数を変えることなく、シフトレジスタの
低速動作を可能にしたアクテイブマトリクス基板
の駆動回路が実現され、製造工程を従来のものと
変えることなく該駆動回路のアクテイブマトリク
ス基板への内蔵が実現される。
り、素子数を変えることなく、シフトレジスタの
低速動作を可能にしたアクテイブマトリクス基板
の駆動回路が実現され、製造工程を従来のものと
変えることなく該駆動回路のアクテイブマトリク
ス基板への内蔵が実現される。
第１図及び第２図は従来のアクテイブマトリク
ス基板及びその駆動回路を説明するための図。第
３図及び第４図は本発明の実施例を説明するため
の図。第５図及び第６図は本発明の応用例を説明
するための図。
ス基板及びその駆動回路を説明するための図。第
３図及び第４図は本発明の実施例を説明するため
の図。第５図及び第６図は本発明の応用例を説明
するための図。
Claims (1)
- 【特許請求の範囲】 １ 一対の基板内に液晶が封入され、マトリクス
状に配置されたスイツチング素子と該スイツチン
グ素子を駆動する駆動回路部とが同一の該基板上
に形成されてなる液晶表示装置において、 該スイツチング素子または該駆動回路部のトラ
ンジスタは非単結晶シリコン薄膜トランジスタか
らなり、 該駆動回路部はＮ系列のシフトレジスタおよび
データ信号をサンプリングするサンプリング手段
からなり、 該サンプリング手段のアナログスイツチアレイ
はＮ個おきに同一系列のシフトレジスタに接続さ
れてなることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16074083A JPS6052892A (ja) | 1983-09-01 | 1983-09-01 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16074083A JPS6052892A (ja) | 1983-09-01 | 1983-09-01 | 液晶表示装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6095095A Division JPH06342272A (ja) | 1994-05-09 | 1994-05-09 | 液晶表示装置 |
| JP26058095A Division JPH08190366A (ja) | 1995-10-06 | 1995-10-06 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052892A JPS6052892A (ja) | 1985-03-26 |
| JPH0522917B2 true JPH0522917B2 (ja) | 1993-03-31 |
Family
ID=15721425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16074083A Granted JPS6052892A (ja) | 1983-09-01 | 1983-09-01 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052892A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787917B2 (ja) * | 1987-02-02 | 1998-08-20 | 旭硝子株式会社 | 画像表示装置 |
| CN100530332C (zh) | 1995-02-01 | 2009-08-19 | 精工爱普生株式会社 | 液晶显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540456A (en) * | 1978-09-14 | 1980-03-21 | Matsushita Electric Industrial Co Ltd | Sample holing device |
| JPS57132191A (en) * | 1981-02-10 | 1982-08-16 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5752088A (en) * | 1980-09-12 | 1982-03-27 | Tokyo Shibaura Electric Co | Display unit |
| JPS57207287A (en) * | 1981-06-16 | 1982-12-18 | Seiko Instr & Electronics | Display driving circuit |
| JPS58115850A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
| JPS58143375A (ja) * | 1982-02-19 | 1983-08-25 | セイコーエプソン株式会社 | 液晶表示パネル |
| JPS59160186A (ja) * | 1983-03-02 | 1984-09-10 | 松下電器産業株式会社 | 表示装置 |
| JPS6228476A (ja) * | 1985-07-24 | 1987-02-06 | ユニチカ株式会社 | 偏在吸水性布帛 |
-
1983
- 1983-09-01 JP JP16074083A patent/JPS6052892A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6052892A (ja) | 1985-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6396468B2 (en) | Liquid crystal display device | |
| US4822142A (en) | Planar display device | |
| CN108594554A (zh) | 一种阵列基板，其驱动方法及显示装置 | |
| WO1997022963A3 (en) | Matrix display devices | |
| JP3622559B2 (ja) | 液晶表示装置 | |
| EP0715753A1 (en) | Display device | |
| US5648792A (en) | Liquid crystal display device having a thin film | |
| KR970004242B1 (ko) | 표시장치의 구동회로 | |
| GB2134686A (en) | Driver circuit for matrix type display device | |
| US5903250A (en) | Sample and hold circuit for drivers of an active matrix display | |
| US6020871A (en) | Bidirectional scanning circuit | |
| JP4011715B2 (ja) | 表示装置 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JPH0522917B2 (ja) | ||
| JPH06342272A (ja) | 液晶表示装置 | |
| JPH0431371B2 (ja) | ||
| JP2787917B2 (ja) | 画像表示装置 | |
| JPS6373295A (ja) | 画像表示装置 | |
| JPH08190366A (ja) | アクティブマトリクス基板 | |
| JP3450105B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2752555B2 (ja) | 表示装置の駆動回路 | |
| JP2591299B2 (ja) | 走査回路およびその駆動方法 | |
| JPH09171374A (ja) | アクティブマトリクス基板 | |
| JP2002311912A (ja) | 表示装置 | |
| JPH07104659B2 (ja) | ドライバ−内蔵アクテイブマトリクスパネル |