JPH06342798A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06342798A JPH06342798A JP5130856A JP13085693A JPH06342798A JP H06342798 A JPH06342798 A JP H06342798A JP 5130856 A JP5130856 A JP 5130856A JP 13085693 A JP13085693 A JP 13085693A JP H06342798 A JPH06342798 A JP H06342798A
- Authority
- JP
- Japan
- Prior art keywords
- region
- photodiode
- channel stop
- semiconductor device
- gettering layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005247 gettering Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 11
- 239000013078 crystal Substances 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- 229910052796 boron Inorganic materials 0.000 description 18
- 238000003384 imaging method Methods 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000001444 catalytic combustion detection Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 1
- -1 carbon ions Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 ゲッタリング層による表面近傍の重金属のゲ
ッタリングによって起こる電気的特性の劣化を少なくす
るとともに、電気的活性領域に形成される結晶欠陥によ
る電気的特性の劣化も抑える。 【構成】 ｎ型Ｓｉ基板１０に第１のｐ型ウェル１１を
形成する。第１のｐ型ウェル１１内に形成されたフォト
ダイオード１３と垂直ＣＣＤ１４間の分離のためのチャ
ンネルストップ領域５よりも深い領域に、チャンネルス
トップ領域５を形成したレジストマスクを用い、イオン
注入によりゲッタリング層１７が形成されている。
ッタリングによって起こる電気的特性の劣化を少なくす
るとともに、電気的活性領域に形成される結晶欠陥によ
る電気的特性の劣化も抑える。 【構成】 ｎ型Ｓｉ基板１０に第１のｐ型ウェル１１を
形成する。第１のｐ型ウェル１１内に形成されたフォト
ダイオード１３と垂直ＣＣＤ１４間の分離のためのチャ
ンネルストップ領域５よりも深い領域に、チャンネルス
トップ領域５を形成したレジストマスクを用い、イオン
注入によりゲッタリング層１７が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法であり、特に半導体シリコン基板のゲッタリング
方法に関するものである。
造方法であり、特に半導体シリコン基板のゲッタリング
方法に関するものである。
【０００２】
【従来の技術】一般のシリコンＬＳＩの構造及び製造方
法を、ＬＯＣＯＳ膜を用いて分離領域を形成するＭＯＳ
構造を例にとり、図面を参照しながら説明する。図１
１，１２に従来のＭＯＳ構造の半導体装置の製造方法を
示す。
法を、ＬＯＣＯＳ膜を用いて分離領域を形成するＭＯＳ
構造を例にとり、図面を参照しながら説明する。図１
１，１２に従来のＭＯＳ構造の半導体装置の製造方法を
示す。
【０００３】最初に図１１に示すように、ｐ型シリコン
（以下、Ｓｉと記す）基板１上に酸化膜２を形成し、さ
らに前記酸化膜２の上に窒化膜３を減圧ＣＶＤ法を用い
て形成する。次に、レジストマスク４を用いて、分離領
域の窒化膜３をドライエッチング法によって除去し、レ
ジストマスク４を用いてチャンネルストップ領域５をボ
ロン注入によって形成する。
（以下、Ｓｉと記す）基板１上に酸化膜２を形成し、さ
らに前記酸化膜２の上に窒化膜３を減圧ＣＶＤ法を用い
て形成する。次に、レジストマスク４を用いて、分離領
域の窒化膜３をドライエッチング法によって除去し、レ
ジストマスク４を用いてチャンネルストップ領域５をボ
ロン注入によって形成する。
【０００４】次に図１２に示すように、レジストマスク
４を除去した後、窒化膜３を除去した領域の酸化を行
い、ＬＯＣＯＳ膜６を形成する。その後、窒化膜３及び
酸化膜２をウエットエッチング法により除去し、ゲート
酸化膜７を形成する。次にゲート酸化膜７の上にポリシ
リコン膜８を形成し、このポリシリコン膜８をドライエ
ッチング法を用いて電極形成をしたのち、ソース・ドレ
イン領域９を砒素注入によって形成する。
４を除去した後、窒化膜３を除去した領域の酸化を行
い、ＬＯＣＯＳ膜６を形成する。その後、窒化膜３及び
酸化膜２をウエットエッチング法により除去し、ゲート
酸化膜７を形成する。次にゲート酸化膜７の上にポリシ
リコン膜８を形成し、このポリシリコン膜８をドライエ
ッチング法を用いて電極形成をしたのち、ソース・ドレ
イン領域９を砒素注入によって形成する。
【０００５】このような方法を用いて製造された図１２
に示される半導体装置の構造が、従来のＭＯＳ構造を持
つ半導体装置の素子断面構造となる。
に示される半導体装置の構造が、従来のＭＯＳ構造を持
つ半導体装置の素子断面構造となる。
【０００６】次に、固体撮像装置の従来の構造及び製造
方法を以下、図面を参照しながら説明する。図１３〜１
５にフォトダイオードと垂直電荷転送部（以下垂直ＣＣ
Ｄ部と記す）の従来の製造方法の工程順断面図を示す。
方法を以下、図面を参照しながら説明する。図１３〜１
５にフォトダイオードと垂直電荷転送部（以下垂直ＣＣ
Ｄ部と記す）の従来の製造方法の工程順断面図を示す。
【０００７】最初に図１３に示すように、ｎ型Ｓｉ基板
１０に第１のｐ型ウェル１１をボロン注入を用いて行っ
た後、１１００℃以上の温度での熱処理を行うことによ
って形成する。その後、第２のｐ型ウェル１２をボロン
注入によって形成する。そしてフォトダイオード１３で
あるｎ型領域をリン注入によって形成する。フォトダイ
オード１３形成後、第２のｐ型ウェル１２の中に垂直Ｃ
ＣＤ１４を形成する。
１０に第１のｐ型ウェル１１をボロン注入を用いて行っ
た後、１１００℃以上の温度での熱処理を行うことによ
って形成する。その後、第２のｐ型ウェル１２をボロン
注入によって形成する。そしてフォトダイオード１３で
あるｎ型領域をリン注入によって形成する。フォトダイ
オード１３形成後、第２のｐ型ウェル１２の中に垂直Ｃ
ＣＤ１４を形成する。
【０００８】その後、図１４に示すように垂直ＣＣＤ１
４とフォトダイオード１３及び隣接するフォトダイオー
ド１３間を分離するためのチャンネルストップ領域５を
ボロン注入によって形成し、読み出し領域のしきい値電
圧（Ｖｔ）を制御するためのチャンネルドープ領域１５
をボロン注入によって形成する。
４とフォトダイオード１３及び隣接するフォトダイオー
ド１３間を分離するためのチャンネルストップ領域５を
ボロン注入によって形成し、読み出し領域のしきい値電
圧（Ｖｔ）を制御するためのチャンネルドープ領域１５
をボロン注入によって形成する。
【０００９】次に、図１５に示すようにゲート酸化膜７
を形成後、ゲート酸化膜７の上にポリシリコン膜８を形
成し、ポリシリコン膜８をドライエッチング法を用いて
電極形成をしてフォトダイオード１３の電荷を垂直ＣＣ
Ｄ部に読み出す構造にする。その後、暗電流対策のため
にフォトダイオード１３とゲート酸化膜７との界面に埋
め込みフォトダイオードｐ+層１６をボロン注入によっ
て形成する。
を形成後、ゲート酸化膜７の上にポリシリコン膜８を形
成し、ポリシリコン膜８をドライエッチング法を用いて
電極形成をしてフォトダイオード１３の電荷を垂直ＣＣ
Ｄ部に読み出す構造にする。その後、暗電流対策のため
にフォトダイオード１３とゲート酸化膜７との界面に埋
め込みフォトダイオードｐ+層１６をボロン注入によっ
て形成する。
【００１０】このような方法を用いて製造された図１５
に示される半導体装置の構造が、従来の固体撮像装置の
素子断面構造となる。
に示される半導体装置の構造が、従来の固体撮像装置の
素子断面構造となる。
【００１１】ここで、ゲッタリングを行なう方法として
は、平成３年春季応用物理学関連技術講演会３１ａ−Ｘ
−８で報告されているように、半導体基板に高エネルギ
ー注入を用いて全面にゲッタリング層を形成する方法が
あるが、このゲッタリング方法を従来のＭＯＳ構造や固
体撮像装置の製造方法にそのまま適用すると、重金属の
ゲッタリング能力は高まるものの、半導体装置の電気的
活性領域にも結晶欠陥によるゲッタリング層が形成され
るため、その結晶欠陥によりリーク電流（固体撮像装置
の場合、暗電流）が増加し、半導体装置の電気的特性を
劣化させてしまう。
は、平成３年春季応用物理学関連技術講演会３１ａ−Ｘ
−８で報告されているように、半導体基板に高エネルギ
ー注入を用いて全面にゲッタリング層を形成する方法が
あるが、このゲッタリング方法を従来のＭＯＳ構造や固
体撮像装置の製造方法にそのまま適用すると、重金属の
ゲッタリング能力は高まるものの、半導体装置の電気的
活性領域にも結晶欠陥によるゲッタリング層が形成され
るため、その結晶欠陥によりリーク電流（固体撮像装置
の場合、暗電流）が増加し、半導体装置の電気的特性を
劣化させてしまう。
【００１２】
【発明が解決しようとする課題】従来の方法では、ゲッ
タリング層は全面に形成され、電気的活性領域のゲッタ
リング層がかえって電気的特性を劣化させるという問題
点がある。
タリング層は全面に形成され、電気的活性領域のゲッタ
リング層がかえって電気的特性を劣化させるという問題
点がある。
【００１３】本発明は上記従来の問題点を解決するもの
で、表面近傍の重金属のゲッタリング層を電気的不活性
領域であるチャンネルストップ領域よりも深い領域に形
成することによって、ゲッタリング層による表面近傍の
重金属のゲッタリングによる電気的特性の劣化を少なく
した上で、電気的活性領域に形成される結晶欠陥による
電気的特性の劣化を排除した半導体装置を提供すること
を目的とする。
で、表面近傍の重金属のゲッタリング層を電気的不活性
領域であるチャンネルストップ領域よりも深い領域に形
成することによって、ゲッタリング層による表面近傍の
重金属のゲッタリングによる電気的特性の劣化を少なく
した上で、電気的活性領域に形成される結晶欠陥による
電気的特性の劣化を排除した半導体装置を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置は、半導体基板に形成された素
子分離領域と、前記素子分離領域直下に形成されたゲッ
タリング層を持つ。また、前記素子分離領域直下には電
気的活性領域が形成されており、前記電気的活性領域よ
り深い位置に前記ゲッタリング層が形成されている。
に、本発明の半導体装置は、半導体基板に形成された素
子分離領域と、前記素子分離領域直下に形成されたゲッ
タリング層を持つ。また、前記素子分離領域直下には電
気的活性領域が形成されており、前記電気的活性領域よ
り深い位置に前記ゲッタリング層が形成されている。
【００１５】また、この目的を達成するために、本発明
の半導体装置の製造方法は、半導体基板に複数個のフォ
トダイオード部と複数個の電荷転送部部とをアレイ状に
形成する工程と、前記電荷転送部と前記フォトダイオー
ド及び前記フォトダイオードとそれと隣合うフォトダイ
オードとの間にチャンネルストップ領域を形成する工程
と、前記チャンネルストップ領域よりさらに深い位置に
ゲッタリング層を形成する工程と、前記チャンネルスト
ップ領域に素子分離領域を形成する工程とを備えてい
る。また、前記チャンネルストップ領域と前記ゲッタリ
ング層を形成する工程において、それらの形成が同一の
レジストマスクでイオン注入によって行われる。
の半導体装置の製造方法は、半導体基板に複数個のフォ
トダイオード部と複数個の電荷転送部部とをアレイ状に
形成する工程と、前記電荷転送部と前記フォトダイオー
ド及び前記フォトダイオードとそれと隣合うフォトダイ
オードとの間にチャンネルストップ領域を形成する工程
と、前記チャンネルストップ領域よりさらに深い位置に
ゲッタリング層を形成する工程と、前記チャンネルスト
ップ領域に素子分離領域を形成する工程とを備えてい
る。また、前記チャンネルストップ領域と前記ゲッタリ
ング層を形成する工程において、それらの形成が同一の
レジストマスクでイオン注入によって行われる。
【００１６】また、フォトダイオードと電荷転送部とを
アレイ状に形成した後、前記電荷転送部と前記フォトダ
イオード及び前記フォトダイオードとそれと隣合うフォ
トダイオードとの間にレジストマスクを形成し、チャン
ネルストップ領域をイオン注入により形成し、前記レジ
ストマスクをマスクに連続して、前記チャンネルストッ
プ領域よりも深い領域にゲッタリング層を形成する。
アレイ状に形成した後、前記電荷転送部と前記フォトダ
イオード及び前記フォトダイオードとそれと隣合うフォ
トダイオードとの間にレジストマスクを形成し、チャン
ネルストップ領域をイオン注入により形成し、前記レジ
ストマスクをマスクに連続して、前記チャンネルストッ
プ領域よりも深い領域にゲッタリング層を形成する。
【００１７】
【作用】上記に示した構成によって、表面近傍の重金属
のゲッタリング層を電気的不活性領域であるチャンネル
ストップ領域よりも深い領域に形成することによって、
結晶欠陥による電気的特性の劣化を排除し、かつゲッタ
リング層による重金属ゲッタリングにより電気的特性の
劣化を抑えることができる。
のゲッタリング層を電気的不活性領域であるチャンネル
ストップ領域よりも深い領域に形成することによって、
結晶欠陥による電気的特性の劣化を排除し、かつゲッタ
リング層による重金属ゲッタリングにより電気的特性の
劣化を抑えることができる。
【００１８】
【実施例】図１は本発明を適用したＭＯＳ構造の半導体
装置の構造の素子断面図である。ｐ型Ｓｉ基板１上に酸
化膜２を形成し、さらに前記酸化膜２の上に窒化膜３を
減圧ＣＶＤ法を用いて形成する。次に、レジストマスク
４を用いて、分離領域の窒化膜３をドライエッチング法
によって除去し、レジストマスク４を用いてチャンネル
ストップ領域５を、加速エネルギー５０〜１００ｋｅ
Ｖ、注入量約１０13ｃｍ-2程度のボロン注入によって形
成する。次に、レジストマスク４を除去した後、窒化膜
３を除去した領域の酸化を行い、ＬＯＣＯＳ膜６を形成
する。その後、窒化膜３及び酸化膜２をウエットエッチ
ング法により除去し、ゲート酸化膜７を形成する。次に
ゲート酸化膜７の上にポリシリコン膜８を形成し、ポリ
シリコン膜８をドライエッチング法を用いて電極形成を
したのち、ソース・ドレイン領域９を加速エネルギー１
０〜５０ｋｅＶ、注入量約１０15ｃｍ-2程度の砒素注入
によって形成してある。さらに、ゲッタリング層１７
は、ＬＯＣＯＳ膜６の下に位置する素子分離のためのチ
ャンネルストップ領域５直下に位置し、ＭＯＳのゲート
（ポリシリコン膜８の下）やソース・ドレイン領域９の
下には形成されない。この構造のためゲッタリング層１
７中の注入欠陥は電気的不活性領域に位置し、注入欠陥
によるリーク電流の発生を抑えることができる。
装置の構造の素子断面図である。ｐ型Ｓｉ基板１上に酸
化膜２を形成し、さらに前記酸化膜２の上に窒化膜３を
減圧ＣＶＤ法を用いて形成する。次に、レジストマスク
４を用いて、分離領域の窒化膜３をドライエッチング法
によって除去し、レジストマスク４を用いてチャンネル
ストップ領域５を、加速エネルギー５０〜１００ｋｅ
Ｖ、注入量約１０13ｃｍ-2程度のボロン注入によって形
成する。次に、レジストマスク４を除去した後、窒化膜
３を除去した領域の酸化を行い、ＬＯＣＯＳ膜６を形成
する。その後、窒化膜３及び酸化膜２をウエットエッチ
ング法により除去し、ゲート酸化膜７を形成する。次に
ゲート酸化膜７の上にポリシリコン膜８を形成し、ポリ
シリコン膜８をドライエッチング法を用いて電極形成を
したのち、ソース・ドレイン領域９を加速エネルギー１
０〜５０ｋｅＶ、注入量約１０15ｃｍ-2程度の砒素注入
によって形成してある。さらに、ゲッタリング層１７
は、ＬＯＣＯＳ膜６の下に位置する素子分離のためのチ
ャンネルストップ領域５直下に位置し、ＭＯＳのゲート
（ポリシリコン膜８の下）やソース・ドレイン領域９の
下には形成されない。この構造のためゲッタリング層１
７中の注入欠陥は電気的不活性領域に位置し、注入欠陥
によるリーク電流の発生を抑えることができる。
【００１９】次に、図１に示すような構造を持つ半導体
装置の製造方法を、図面を参照しながら説明する。
装置の製造方法を、図面を参照しながら説明する。
【００２０】図２〜４は本発明の実施例におけるＭＯＳ
構造の半導体装置の製造方法の工程順断面図である。
構造の半導体装置の製造方法の工程順断面図である。
【００２１】最初に図２に示すように、ｐ型Ｓｉ基板１
上に酸化膜２を形成し、さらに酸化膜２の上に窒化膜３
を減圧ＣＶＤ法を用いて形成する。次に、レジストマス
ク４を用いて、分離領域の窒化膜３をドライエッチング
法によって除去し、レジストマスク４を用いてチャンネ
ルストップ領域５を、加速エネルギー５０〜１００ｋｅ
Ｖ、注入量約１０13ｃｍ-2程度のボロン注入によって形
成する。
上に酸化膜２を形成し、さらに酸化膜２の上に窒化膜３
を減圧ＣＶＤ法を用いて形成する。次に、レジストマス
ク４を用いて、分離領域の窒化膜３をドライエッチング
法によって除去し、レジストマスク４を用いてチャンネ
ルストップ領域５を、加速エネルギー５０〜１００ｋｅ
Ｖ、注入量約１０13ｃｍ-2程度のボロン注入によって形
成する。
【００２２】次に図３に示すように、チャンネルストッ
プ領域５を形成したレジストマスク４をそのまま用い
て、分離のための注入の加速エネルギーよりも高い１０
０〜５００ｋｅＶの加速エネルギーを用い、チャンネル
ストップ領域５よりも深い領域に、イオン注入を用いて
ゲッタリング層１７を形成する。このとき、ボロンを注
入してゲッタリング層１７を形成する場合には、ゲッタ
リング効果を高めるために注入量を２×１０14ｃｍ-2以
上にすると、ゲッタリング能力は飛躍的に向上する。ま
た、レジストマスク４の膜厚は、高加速ボロン注入が突
き抜けないように約３.５μｍ以上にしなければならな
い。
プ領域５を形成したレジストマスク４をそのまま用い
て、分離のための注入の加速エネルギーよりも高い１０
０〜５００ｋｅＶの加速エネルギーを用い、チャンネル
ストップ領域５よりも深い領域に、イオン注入を用いて
ゲッタリング層１７を形成する。このとき、ボロンを注
入してゲッタリング層１７を形成する場合には、ゲッタ
リング効果を高めるために注入量を２×１０14ｃｍ-2以
上にすると、ゲッタリング能力は飛躍的に向上する。ま
た、レジストマスク４の膜厚は、高加速ボロン注入が突
き抜けないように約３.５μｍ以上にしなければならな
い。
【００２３】以下の工程は通常のＭＯＳ構造の半導体装
置の製造方法と同様の処理を行なう。ゲッタリング層を
有したＭＯＳ構造の半導体装置の構造を図４に示す。
置の製造方法と同様の処理を行なう。ゲッタリング層を
有したＭＯＳ構造の半導体装置の構造を図４に示す。
【００２４】チャンネルストップ領域５よりも深い領域
にイオン注入によって形成されたゲッタリング層１７
は、表面近傍の重金属のゲッタリング能力が高く、重金
属汚染によって発生するリーク電流を低減させることが
できる。
にイオン注入によって形成されたゲッタリング層１７
は、表面近傍の重金属のゲッタリング能力が高く、重金
属汚染によって発生するリーク電流を低減させることが
できる。
【００２５】また、ゲッタリング層１７は電気的活性領
域に入らないため他の基本特性には変化を与えず、リー
ク電流のみを抑えることができる。
域に入らないため他の基本特性には変化を与えず、リー
ク電流のみを抑えることができる。
【００２６】次に本発明を適用した固体撮像装置の構造
の素子断面図を示す。図５は本発明を適用した固体撮像
装置の構造の素子断面図である。
の素子断面図を示す。図５は本発明を適用した固体撮像
装置の構造の素子断面図である。
【００２７】図５に示すように、ゲッタリング層１７
は、垂直ＣＣＤ１４とフォトダイオード１３及び隣接す
るフォトダイオード１３間を分離するためのチャンネル
ストップ領域５直下に位置し、その他フォトダイオード
部や垂直ＣＣＤ部には形成されていない。この構造のた
めゲッタリング層１７中の注入欠陥は電気的不活性領域
に位置し、注入欠陥による暗電流及び注入欠陥による白
キズの発生を抑制することができる。
は、垂直ＣＣＤ１４とフォトダイオード１３及び隣接す
るフォトダイオード１３間を分離するためのチャンネル
ストップ領域５直下に位置し、その他フォトダイオード
部や垂直ＣＣＤ部には形成されていない。この構造のた
めゲッタリング層１７中の注入欠陥は電気的不活性領域
に位置し、注入欠陥による暗電流及び注入欠陥による白
キズの発生を抑制することができる。
【００２８】次に本発明を固体撮像装置の製造方法に適
用した場合の実施例を示す。図６〜１０は本発明の実施
例における固体撮像装置の製造方法の工程順断面図であ
る。
用した場合の実施例を示す。図６〜１０は本発明の実施
例における固体撮像装置の製造方法の工程順断面図であ
る。
【００２９】最初に図６に示すように、ｎ型Ｓｉ基板１
０に第１のｐ型ウェル１１を加速エネルギー１００ｋｅ
Ｖ〜２ＭｅＶ、注入量約１０11ｃｍ-2のボロン注入を行
った後、１１００℃以上の熱処理を行うことによって形
成する。その後、第２のｐ型ウェル１２を加速エネルギ
ー１００ｋｅＶ〜３００ｋｅＶ、注入量約１０12ｃｍ -2
のボロン注入によって形成する。そしてフォトダイオー
ド部のｎ型領域であるフォトダイオード１３を加速エネ
ルギー２００ｋｅＶ〜１ＭｅＶ、注入量約１０ 12ｃｍ-2
のリン注入によって形成する。フォトダイオード１３形
成後、第２のｐ型ウェル１２の中に垂直ＣＣＤ１４を形
成する。その後、図７に示すように垂直ＣＣＤ１４とフ
ォトダイオード１３及び隣接するフォトダイオード１３
間を分離するためのチャンネルストップ領域５を、加速
エネルギー５０〜２００ｋｅＶ、注入量約１０13ｃｍ-2
程度のボロン注入によって形成する。
０に第１のｐ型ウェル１１を加速エネルギー１００ｋｅ
Ｖ〜２ＭｅＶ、注入量約１０11ｃｍ-2のボロン注入を行
った後、１１００℃以上の熱処理を行うことによって形
成する。その後、第２のｐ型ウェル１２を加速エネルギ
ー１００ｋｅＶ〜３００ｋｅＶ、注入量約１０12ｃｍ -2
のボロン注入によって形成する。そしてフォトダイオー
ド部のｎ型領域であるフォトダイオード１３を加速エネ
ルギー２００ｋｅＶ〜１ＭｅＶ、注入量約１０ 12ｃｍ-2
のリン注入によって形成する。フォトダイオード１３形
成後、第２のｐ型ウェル１２の中に垂直ＣＣＤ１４を形
成する。その後、図７に示すように垂直ＣＣＤ１４とフ
ォトダイオード１３及び隣接するフォトダイオード１３
間を分離するためのチャンネルストップ領域５を、加速
エネルギー５０〜２００ｋｅＶ、注入量約１０13ｃｍ-2
程度のボロン注入によって形成する。
【００３０】次に図８に示すように、このチャンネルス
トップ領域５を形成したレジストマスク４をそのまま用
いて、分離のための注入の加速エネルギーよりも高い１
００〜５００ｋｅＶの加速エネルギーを用い、チャンネ
ルストップ領域５よりも深い領域にイオン注入を用いて
ゲッタリング層１７を形成する。このとき、ボロンを注
入してゲッタリング層１７を形成する場合は、ゲッタリ
ング効果を高めるために注入量を２×１０14ｃｍ-2以上
にすると、ゲッタリング能力は飛躍的に向上する。ま
た、レジストマスク４の膜厚は、高加速ボロン注入が突
き抜けないように約３.５μｍ以上にしなければならな
い。
トップ領域５を形成したレジストマスク４をそのまま用
いて、分離のための注入の加速エネルギーよりも高い１
００〜５００ｋｅＶの加速エネルギーを用い、チャンネ
ルストップ領域５よりも深い領域にイオン注入を用いて
ゲッタリング層１７を形成する。このとき、ボロンを注
入してゲッタリング層１７を形成する場合は、ゲッタリ
ング効果を高めるために注入量を２×１０14ｃｍ-2以上
にすると、ゲッタリング能力は飛躍的に向上する。ま
た、レジストマスク４の膜厚は、高加速ボロン注入が突
き抜けないように約３.５μｍ以上にしなければならな
い。
【００３１】その後図９に示すように、レジストマスク
４の除去後、読み出し領域のしきい値電圧（Ｖｔ）を制
御するためのチャンネルドープ領域１５を加速エネルギ
ー５０〜２００ｋｅＶ、注入量１０11〜１０12ｃｍ-2程
度のボロン注入によって形成する。
４の除去後、読み出し領域のしきい値電圧（Ｖｔ）を制
御するためのチャンネルドープ領域１５を加速エネルギ
ー５０〜２００ｋｅＶ、注入量１０11〜１０12ｃｍ-2程
度のボロン注入によって形成する。
【００３２】次に、図１０に示すようにゲート酸化膜７
の形成後、ゲート酸化膜７の上にポリシリコン膜８を形
成し、ポリシリコン膜８をドライエッチング法を用いて
電極形成をしてフォトダイオード部の電荷を垂直ＣＣＤ
部に読み出す構造にする。その後、暗電流対策のために
フォトダイオード１３とゲート酸化膜７の界面に埋め込
みフォトダイオードｐ+層１６をボロンを加速エネルギ
ー１０〜５０ｋｅＶ、注入量１０14ｃｍ-2程度のボロン
注入によって形成する。
の形成後、ゲート酸化膜７の上にポリシリコン膜８を形
成し、ポリシリコン膜８をドライエッチング法を用いて
電極形成をしてフォトダイオード部の電荷を垂直ＣＣＤ
部に読み出す構造にする。その後、暗電流対策のために
フォトダイオード１３とゲート酸化膜７の界面に埋め込
みフォトダイオードｐ+層１６をボロンを加速エネルギ
ー１０〜５０ｋｅＶ、注入量１０14ｃｍ-2程度のボロン
注入によって形成する。
【００３３】垂直ＣＣＤ１４とフォトダイオード１３及
び隣接するフォトダイオード１３間を分離するためのチ
ャンネルストップ領域５よりも深い領域にイオン注入に
よって形成されたゲッタリング層１７は、表面近傍の重
金属のゲッタリング能力が高く、重金属汚染によって発
生するフォトダイオード部及びＣＣＤ部の暗電流を低減
させることができ、また白キズの発生も抑えることがで
きる。
び隣接するフォトダイオード１３間を分離するためのチ
ャンネルストップ領域５よりも深い領域にイオン注入に
よって形成されたゲッタリング層１７は、表面近傍の重
金属のゲッタリング能力が高く、重金属汚染によって発
生するフォトダイオード部及びＣＣＤ部の暗電流を低減
させることができ、また白キズの発生も抑えることがで
きる。
【００３４】このときこのゲッタリング層１７は、ＣＣ
Ｄ動作時には電気的活性領域に入らないため、他の読み
だし特性などの基本特性には変化を与えず、暗電流など
の特性を向上させることができる。
Ｄ動作時には電気的活性領域に入らないため、他の読み
だし特性などの基本特性には変化を与えず、暗電流など
の特性を向上させることができる。
【００３５】また、電気的に中性であり、重金属のゲッ
タリング能力の高い炭素イオンを用いて同様のゲッタリ
ング層１７を形成すると、ボロンの場合よりも低い１０
12ｃｍ-2程度の注入量によって同等の暗電流低減効果を
得ることができる。
タリング能力の高い炭素イオンを用いて同様のゲッタリ
ング層１７を形成すると、ボロンの場合よりも低い１０
12ｃｍ-2程度の注入量によって同等の暗電流低減効果を
得ることができる。
【００３６】
【発明の効果】本発明は、表面近傍の重金属のゲッタリ
ング層を電気的不活性領域であるチャンネルストップ領
域よりも深い領域に形成することにより、わずか１工程
を追加しただけで、ゲッタリング層による表面近傍の重
金属のゲッタリングによる電気的特性の劣化を少なくし
た上で、電気的活性領域に形成される結晶欠陥による電
気的特性の劣化を排除した半導体装置を実現するもので
ある。
ング層を電気的不活性領域であるチャンネルストップ領
域よりも深い領域に形成することにより、わずか１工程
を追加しただけで、ゲッタリング層による表面近傍の重
金属のゲッタリングによる電気的特性の劣化を少なくし
た上で、電気的活性領域に形成される結晶欠陥による電
気的特性の劣化を排除した半導体装置を実現するもので
ある。
【図１】本発明の半導体装置の構造の一実施例を示す素
子構造断面図
子構造断面図
【図２】本発明の半導体装置の製造方法の一実施例を示
す工程断面図
す工程断面図
【図３】本発明の半導体装置の製造方法の一実施例を示
す工程断面図
す工程断面図
【図４】本発明の半導体装置の製造方法の一実施例を示
す工程断面図
す工程断面図
【図５】本発明の固体撮像装置の構造の一実施例を示す
素子構造断面図
素子構造断面図
【図６】本発明の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図７】本発明の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図８】本発明の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図９】本発明の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図１０】本発明の固体撮像装置の製造方法の一実施例
を示す工程断面図
を示す工程断面図
【図１１】従来の半導体装置の製造方法の一実施例を示
す素子断面図
す素子断面図
【図１２】従来の半導体装置の製造方法の一実施例を示
す工程断面図
す工程断面図
【図１３】従来の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図１４】従来の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【図１５】従来の固体撮像装置の製造方法の一実施例を
示す工程断面図
示す工程断面図
【符号の説明】 １ Ｓｉ基板 ２ 酸化膜 ３ 窒化膜 ４ レジストマスク ５ チャンネルストップ領域 ６ ＬＯＣＯＳ膜 ７ ゲート酸化膜 ８ ポリシリコン膜 ９ ソース・ドレイン領域 １０ ｎ型Ｓｉ基板 １１ 第１のｐ型ウェル １２ 第２のｐ型ウェル １３ フォトダイオード １４ 垂直ＣＣＤ １５ チャンネルドープ領域 １６ フォトダイオードｐ+層 １７ ゲッタリング層
フロントページの続き (72)発明者 岡田 裕幸 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (5)
- 【請求項１】半導体基板に形成された素子分離領域と、
前記素子分離領域直下に形成されたゲッタリング層を持
つことを特徴とする半導体装置。 - 【請求項２】前記素子分離領域直下には電気的活性領域
が形成されており、前記電気的活性領域より深い位置に
前記ゲッタリング層が形成されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】半導体基板に複数個のフォトダイオード部
と複数個の電荷転送部部とをアレイ状に形成する工程
と、前記電荷転送部と前記フォトダイオード及び前記フ
ォトダイオードとそれと隣合うフォトダイオードとの間
にチャンネルストップ領域を形成する工程と、前記チャ
ンネルストップ領域よりさらに深い位置にゲッタリング
層を形成する工程と、前記チャンネルストップ領域に素
子分離領域を形成する工程とを備えたことを特徴とする
半導体装置の製造方法。 - 【請求項４】前記チャンネルストップ領域と前記ゲッタ
リング層を形成する工程において、それらの形成が同一
のレジストマスクでイオン注入によって行われることを
特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】フォトダイオードと電荷転送部とをアレイ
状に形成した後、前記電荷転送部と前記フォトダイオー
ド及び前記フォトダイオードとそれと隣合うフォトダイ
オードとの間にレジストマスクを形成し、チャンネルス
トップ領域をイオン注入により形成し、前記レジストマ
スクをマスクに連続して、前記チャンネルストップ領域
よりも深い領域にゲッタリング層を形成することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130856A JPH06342798A (ja) | 1993-06-01 | 1993-06-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5130856A JPH06342798A (ja) | 1993-06-01 | 1993-06-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06342798A true JPH06342798A (ja) | 1994-12-13 |
Family
ID=15044300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5130856A Pending JPH06342798A (ja) | 1993-06-01 | 1993-06-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06342798A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004012A1 (ja) * | 2002-06-26 | 2004-01-08 | Nikon Corporation | 固体撮像装置 |
| KR100494132B1 (ko) * | 2000-12-30 | 2005-06-13 | 매그나칩 반도체 유한회사 | 이미지센서의 단위 화소 |
| JP2006261452A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7470944B2 (en) | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
| US8093089B2 (en) | 2009-04-21 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods of manufacturing image sensors including gettering regions |
| JP2014007316A (ja) * | 2012-06-26 | 2014-01-16 | Renesas Electronics Corp | 半導体装置 |
| US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
-
1993
- 1993-06-01 JP JP5130856A patent/JPH06342798A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494132B1 (ko) * | 2000-12-30 | 2005-06-13 | 매그나칩 반도체 유한회사 | 이미지센서의 단위 화소 |
| WO2004004012A1 (ja) * | 2002-06-26 | 2004-01-08 | Nikon Corporation | 固体撮像装置 |
| JP2004031677A (ja) * | 2002-06-26 | 2004-01-29 | Nikon Corp | 固体撮像装置 |
| EP1533847A4 (en) * | 2002-06-26 | 2007-02-21 | Nikon Corp | FESTK RPERA TRAINING DEVICE |
| US7470944B2 (en) | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
| CN100463197C (zh) * | 2002-06-26 | 2009-02-18 | 株式会社尼康 | 固体摄像器件 |
| JP2006261452A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8093089B2 (en) | 2009-04-21 | 2012-01-10 | Samsung Electronics Co., Ltd. | Methods of manufacturing image sensors including gettering regions |
| JP2014007316A (ja) * | 2012-06-26 | 2014-01-16 | Renesas Electronics Corp | 半導体装置 |
| US10340400B2 (en) | 2016-12-08 | 2019-07-02 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing the same, and camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06342798A (ja) | 半導体装置及びその製造方法 | |
| KR100690984B1 (ko) | 이미지 센서 제조 방법 | |
| JP3105781B2 (ja) | 固体撮像装置 | |
| JP2993784B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000077647A (ja) | 固体撮像装置及びその製造方法 | |
| JPH06140410A (ja) | 半導体装置の製造方法 | |
| JPH04179238A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JPH06163971A (ja) | 固体撮像装置の製造方法 | |
| JP2526512B2 (ja) | 固体撮像装置の製造方法 | |
| KR100468611B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100256824B1 (ko) | 반도체소자의 제조방법 | |
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| JP3026834B2 (ja) | 固体撮像装置 | |
| JPH098047A (ja) | 半導体装置 | |
| JPH06244401A (ja) | 固体撮像装置およびその製造方法 | |
| KR20030056324A (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| JPH06338605A (ja) | 固体撮像装置およびその製造方法 | |
| JPH04167469A (ja) | 固体撮像装置の製造方法 | |
| JP2925936B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0758313A (ja) | 電荷転送素子とその製造方法 | |
| JPH0695550B2 (ja) | 半導体装置 |