JPH06342803A - トランジスタ - Google Patents

トランジスタ

Info

Publication number
JPH06342803A
JPH06342803A JP5127334A JP12733493A JPH06342803A JP H06342803 A JPH06342803 A JP H06342803A JP 5127334 A JP5127334 A JP 5127334A JP 12733493 A JP12733493 A JP 12733493A JP H06342803 A JPH06342803 A JP H06342803A
Authority
JP
Japan
Prior art keywords
transistor
emitter
finger
active regions
fingers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5127334A
Other languages
English (en)
Inventor
William U-C Liu
ウェイ − チュング リウ ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06342803A publication Critical patent/JPH06342803A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484—Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 電力用トランジスタの能動領域に亘って本質
的に一様な温度分布を実現する。 【構成】 複数個の能動領域を有するトランジスタであ
って、能動領域に亘って本質的に一様な温度分布を得る
ために、各々の能動領域の熱放散を考慮しての非一様な
間隔を持たせた配置、あるいは各々の能動領域での電力
消費を制御するための非一様に整形された形状を有する
エミッタ２０及び２２、あるいはゲートを含む複数個の
能動領域を含むトランジスタの作製方法が開示されてい
る。本発明の１つの特長はトランジスタ電流と温度との
間の熱暴走条件の発生が一般的に回避されるということ
である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に熱的一様性を有
するトランジスタに関するものである。
【０００２】
【従来の技術】本発明の範囲を限定することなく、一例
としてヘテロ接合バイポーラトランジスタ（ＨＢＴ）を
取り上げて、本発明の背景について説明する。
【０００３】従来、この分野において、ヘテロ接合バイ
ポーラトランジスタは大電力条件下で動作させた場合
に、特性の劣化や破局的な故障を起こすことが知られて
いる。これらの問題は一般的にトランジスタの電流と温
度との間の正帰還的な関係に帰せられる。典型的な電力
用ＨＢＴは複数個のエミッタフィンガを有しており、そ
れによってより大きい電流を取り扱えるようになってい
る。各エミッタフィンガは付随するベースとコレクタの
各電極を有し、従って多重フィンガトランジスタはいく
つかの能動領域あるいは個別トランジスタが並列に接続
されたものとみなすこともできる。正帰還の問題はエミ
ッタフィンガの１個において局部的な加熱が生じ、”ホ
ットスポット”を形成することによって発生する。この
ホットスポットの近傍の接合温度が上昇するとそれに伴
ってフィンガ中のコレクタ電流が増大する。電流が増大
することで接合温度は更に上昇し、従って更に大きい電
流が流れることになる。ついには多重フィンガトランジ
スタ中の全電流は単一のホットなフィンガ中を流れよう
とし、こうして熱暴走すなわち破局的な故障が発生す
る。この問題に対する従来の解決法は各エミッタフィン
ガに直列に接続した抵抗に依存したものであった。接合
温度が上昇することによってフィンガを流れる電流が増
大すると、その同じ増大する電流がエミッタ及び”安
定”抵抗を通って流れるわけであるから、抵抗の両端に
は増大する電圧降下がもたらされる。外部から供給され
るバイアス電圧は一定であるから、ベースとエミッタ接
合間に掛かる利用可能な電圧は減少し、それによってそ
のエミッタフィンガを流れるエミッタ−コレクタ電流は
制限されることになる。
【０００４】
【発明の概要】ヘテロ接合バイポーラトランジスタ中
の”ホットスポット”の問題に対する従来の解決法が注
目したのは、並列につながれて多重フィンガ電力用トラ
ンジスタを構成している個別トランジスタのエミッタ同
士の間でいかに安定抵抗値を分散させるかということで
あった。しかし、この問題に対してそれ以外の解決法が
存在することをここに認識しなければならない。個々の
トランジスタ間で、更に詳細にはエミッタフィンガ間
で、温度が変動するようなトランジスタ構造の設計は望
ましくないとされている。過去のＨＢＴには一様に配置
された同一のエミッタフィンガを有するエミッタ構造が
採用されていた。デバイスの最も外側のフィンガは内部
のフィンガよりもずっと容易に放熱することができるこ
とから、今やフィンガ同士間で温度変化があるのは避け
られないことが明かである。すなわち、外側のフィンガ
からの放熱は内側のフィンガよりも小さい熱抵抗を有す
るということである。従って、”ホットスポット”は外
側よりも内側のフィンガで、より頻繁に発生する。この
ことが本発明が克服しようとする１つの望ましくない状
態である。
【０００５】一般的に、そして本発明の１つの形態とし
て、非一様に間隔を配して、あるいは非一様に能動領域
の形状を整形することによって、トランジスタの能動領
域に亘って一定の温度を実現するようにされた複数個の
能動領域を有するトランジスタを作製するための方法が
開示されている。本発明の１つの特長はトランジスタ電
流と温度との間の熱暴走条件の成立が一般的に回避され
ることである。
【０００６】このように、従来の方法がトランジスタの
フィンガ中の電流を等しくしようとしたのに対して、こ
こではある場合には電流を違えるようにすることによっ
て温度を等しくしようとしている。
【０００７】それぞれの図面において、特に断らない限
り対応する部品には同じ符号を付してある。
【０００８】
【実施例】電力用増幅器は合計の電力出力を増大させる
ために、しばしば多重フィンガ構造を採用する。シリコ
ンバイポーラトランジスタやヘテロ接合バイポーラトラ
ンジスタのようなバイポーラデバイスでは、そのような
フィンガは一般的にエミッタ構造に採用されている。シ
リコンＭＯＳＦＥＴ及びＧａＡｓＭＥＳＦＥＴやＧａＡ
ｓＭＯＤＦＥＴのような電界効果トランジスタではその
ようなフィンガ構造はゲート構造に採用されている。本
発明の概念に関する以下の説明はバイポーラトランジス
タへの応用に関連して行われる。ここに述べられる本発
明の概念は電界効果デバイスに対しても、第２の好適実
施例の説明において議論されるエミッタ構造の幅の勾配
を電界効果トランジスタのゲート構造の場合には逆にす
べきではあるが、同様に有効であることを指摘してお
く。各フィンガが一定量の電流を運ぶように設計された
バイポーラトランジスタのエミッタフィンガが図１ａ及
び図１ｂの従来技術の構造に典型的に示されている。図
１ａにおいて、エミッタフィンガ１０は、このトランジ
スタがそれの一部であるところの増幅器を構成する回路
へつながる共通エミッタ給電構造１２へつながってい
る。同様に、ベースフィンガ１４は各エミッタフィンガ
１０の両側に沿って走り、共通ベース給電構造１６へつ
ながっている。点線で示したコレクタコンタクト１８は
典型的にはベースとエミッタフィンガとの間にまたがる
空中架橋（エアブリッジ）（図示されていない）によっ
て互いに接続されている。このエミッタ及びベース領域
のメサ構造の断面図が図１ｂに示されている。このデバ
イス全体は互いに接続された数多くのサブデバイスから
構成されると考えることができる。トランジスタ動作中
は、電力はフィンガ１０近傍で熱エネルギーとして消費
され、各フィンガにおいて温度が上昇する。ウエハの端
からそれぞれ２００μｍ、２１５μｍ、２３０μｍ、２
４５μｍ、そして２６０μｍ離れた位置にフィンガを有
する５フィンガのデバイスについて典型的な温度分布が
図２に示されている。この温度分布はデバイスの全電流
値の関数としてプロットされている。図２に示されたよ
うに、温度は、特に電流が大きい時、中心のフィンガで
最も高く、最も外側のフィンガで最も低くなっている。
フィンガ同士間で温度が変化するこのような温度分布は
望ましいものではない。フィンガの温度が十分高くなっ
て、特定のフィンガ中で（電流ホギングのような）熱に
関連した故障機構が作動するまでに到達した時には、そ
のトランジスタ全体が破壊する。従って、より望ましい
温度分布はすべてのフィンガについて温度がほぼ同じで
あるようなものである。
【０００９】再び図２を参照すると、外側のフィンガで
発生した熱はデバイスの外側の比較的広いエリアを通し
て容易に取り除かれるために、外側のフィンガが必然的
に最も冷たくなることは明かである。これに対して、中
心のフィンガは他のフィンガによって取り囲まれ、その
熱は外側のフィンガのようには容易に放散しない。言い
替えれば、外側のフィンガは中心のフィンガよりも小さ
い熱抵抗を有する。このことから、一定の電力消費量が
与えられた時、最も外側のフィンガの温度は中心のフィ
ンガのそれよりも低くなる。図３ａ及び図３ｂに示した
第１の好適実施例のエミッタ構造では、非一様なフィン
ガ間隔が採用され、中心のフィンガ間隔が最も大きく、
外になるほど小さくなっている。中心のフィンガ２０は
必然的により熱くなるので、中心のフィンガの周りに設
けたより広い熱放散エリアが熱のより効率的な放散を助
け、そうすることで中心フィンガの温度を下げるように
している。外側のフィンガは必然的に低い温度になり、
熱放散のために広いエリアが不要なので、外側のフィン
ガ２２になるほど間隔を狭めてある。従って、全体の温
度分布は図４に示すように、より一様になり、特定のフ
ィンガが他のものよりもより熱くなることがない。
【００１０】別の方法は中心のフィンガへの電力入力を
削減するものである。すなわち、もし中心のフィンガで
消費される電力を他のフィンガで消費される電力よりも
小さくすれば、それの熱抵抗は大きいものの、温度は他
のフィンガの温度以上にならないようにできるであろ
う。図５ａ及び図５ｂに示す第２の好適実施例のエミッ
タ構造はそのような概念を示している。バイポーラデバ
イスではエミッタ電流はエミッタフィンガを直接通って
流れる。従って、図５ａ及び図５ｂの中心フィンガ２４
に示したように狭い幅のフィンガは幅の広いフィンガよ
りも高いインピーダンスを有し、幅広い外側のフィンガ
２６よりもエミッタ電流の流れ込みを制限するであろ
う。この実施例ではフィンガ間隔は一様に保たれている
ことに注意されたい。電流の、従って熱放散の勾配はエ
ミッタフィンガの幅の勾配によって実現されている。
【００１１】第２の好適実施例が第１のそれと異なる点
は、それが構造全体の温度を一様に保つために各フィン
ガでの電力消費を調節しようとすることで、それに対し
て第１の実施例のフィンガは各フィンガで利用できるヒ
ートシンクの差異を非一様な間隔で補償して、熱放散を
一様にしようとしている。第２の好適実施例に関する温
度分布は図６に示してある。
【００１２】中心のフィンガでの電力消費を削減するた
めには、図７ａ及び図７ｂに示すような別のフィンガ配
置が可能である。この方法では中央部のフィンガ２８の
長さを短くし、外側のフィンガ３０の長さを長くしてい
る。中央部フィンガ２８の短いエミッタまたはゲート長
はより少ない電流を流すように働き、従ってこのデバイ
スは中央部での電力消費が外側フィンガよりも少なくな
る。フィンガ長は内側から外側へ向かって勾配を持たせ
て設定され、エミッタ構造中でのフィンガ同士間で比較
的一様な温度分布を保持するようになされている。
【００１３】図９ａないし図９ｇを参照しながら、本発
明の好適実施例を作製するための方法について以下に説
明する。
【００１４】（ａ）この方法で用いる基板材料が図９ａ
に示されている。図面で縦方向は、分かり易くするため
誇張して示されていることを指摘しておく。基板は半絶
縁性半導体材料４０（例えば、ＧａＡｓ）でできてい
る。
【００１５】（ｂ）例えばｎ形ＧａＡｓのサブコレクタ
層４２が、適当なプロセス（例えば、分子線エピタキシ
ー（ＭＢＥ）や有機金属ＣＶＤ（ＭＯＣＶＤ））によっ
て基板４０上へ１μｍの厚さにエピタキシャル成長さ
れ、約５×１０18／ｃｍ3 の濃度にシリコンをドープさ
れる。
【００１６】（ｃ）サブコレクタ層４２の上へ望ましく
はＧａＡｓを含むコレクタ層４４が約１×１０16／ｃｍ
3 の濃度にドープされて１μｍの厚さにエピタキシャル
成長される。
【００１７】（ｄ）例えばＧａＡｓのベースエピ層４６
がコレクタ層４４上へ０．０８μｍの厚さに堆積され、
例えばＣを約≧３×１０19／ｃｍ3 の濃度にドープされ
る。
【００１８】（ｅ）ｎ形Ａｌx Ｇａ1-x Ａｓ（x ＝０．
３）のエミッタ層４８が次にベース層４６上へ０．２μ
ｍの厚さにエピタキシーによって堆積される。
【００１９】（ｆ）約１００オングストロームの厚さで
約５×１０18／ｃｍ3 の濃度にドープされたｎ形ＧａＡ
ｓのＧａＡｓバッファ層５０がエミッタ層４８上へ成長
される。
【００２０】（ｇ）次に約＞１×１０19／ｃｍ3 の濃度
にドープされたＩｎＧａＡｓ上部エミッタコンタクト層
５２がバッファ層５０上へ成長される。
【００２１】（ｈ）次にエミッタコンタクト層５２上へ
ＷＳｉ層５４がスパッタ堆積される。
【００２２】（ｉ）フォトレジスト層（図示されていな
い）がスピン塗布されてトランジスタのエミッタが定義
される。例えばそれぞれ３００／２５０／３０００オン
グストロームの厚さのＴｉ／Ｐｔ／Ａｕのエミッタ金属
層５６が堆積され、次にリフトオフされて図９ｂの構造
が得られる。
【００２３】（ｊ）次にエミッタコンタクト金属５６を
自然マスクとして用いて、引き続くＣＦ4 ／Ｏ2 プラズ
マ反応性イオンエッチングを用いたＷＳｉ除去が行わ
れ、その結果、図９ｃの構造が得られる。
【００２４】（ｋ）例えば体積比で１：８：１６０のＨ
2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの液が次に用いられてベー
スエピ層４６までエッチされる。
【００２５】（ｌ）次にシリコン窒化物絶縁層５８が堆
積されて図９ｄの構造が得られる。この層は次に反応性
イオンエッチングを用いてエッチされるが、この方法の
方向性のために、露出した絶縁体はすべて除去されるも
のの、図９ｅに示すように絶縁体側壁５８は残存する。
【００２６】（ｍ）再びフォトレジスト（図示されてい
ない）がスピン塗布され、パターン化されて、ベースコ
ンタクト６０及びエミッタコンタクト６２の位置が定義
される；このフォトレジストはベースエピ層４６の一部
に加えて側壁５８とエミッタ島４８を露出するものであ
る。フォトレジスト上及び露出したエリア上へ、例えば
それぞれ５００、２５０、及び１５００オングストロー
ムの厚さにＴｉ／Ｐｔ／Ａｕが順次蒸着される。はみ出
した側壁５８がエミッタ４８に隣接するベースエピ層４
６の部分を隠し、そのため蒸着された金属はエミッタ４
８に接触しない。次にフォトレジストが除去され、それ
と共にベースエピ層４６の上の部分６０及びエミッタ島
４８と側壁５８の上の部分６２とを除いて、金属がリフ
トオフされる。結果の構造が図９ｆに示されている。
【００２７】（ｎ）次にフォトレジスト（図示されてい
ない）が堆積され、パターン化されて、サブコレクタ層
４２への接続が定義される。層４６及び４４が次に例え
ば体積比で１：８：１６０のＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ
2 Ｏの液を用いてエッチされる。その後、このウエハ上
へＡｕＧｅ／Ｎｉ／Ａｕが例えば５００／１４０／２０
００オングストロームの厚さに蒸着されて、コレクタコ
ンタクト６４が形成される。次にフォトレジスト層が剥
離されて、それと共にすべての剰余金属がリフトオフさ
れ、図９ｇの構造が得られる。残る金属は次に例えば４
３０℃、１分間の熱処理で合金化される。
【００２８】これまで数件の好適実施例について詳細に
説明してきた。本発明の範囲は、ここに述べたものとは
異なるが本発明の範囲には含まれるというその他の実施
例を包含するものであることは理解されたい。
【００２９】内部及び外部の接続はオーミックなもので
もよいし、容量性のものでもよい。また直接的であって
もよいし、仲介の回路その他を経由しての間接的なもの
であってもよい。本発明の組み込みは単体の部品として
も可能であり、あるいは完全な集積化を行って、シリコ
ン、ガリウム砒素、その他の電子材料群中に組み込むこ
とはもちろんのこと、光学的なあるいはその他の技術に
ベ基盤を置いた形態及び実施例として実施することも可
能である。
【００３０】本発明について、例示実施例に関連して説
明してきたが、この説明は限定的な意図のものではな
い。例示実施例の各種の組み合わせや修正が本発明のそ
の他の実施例と共に、本明細書を参照することによって
当業者には明かであろう。従って、本発明の特許請求の
範囲はそれらの修正や組み合わせのすべてを包含すると
解釈すべきである。
【００３１】以上の説明に関して更に以下の項を開示す
る。 （１）複数個の能動領域を有するトランジスタの作製方
法であって、前記能動領域の間隔及び形状が前記トラン
ジスタの能動領域に亘って本質的に一定の温度を実現す
るように非一様に設けられており、それによってトラン
ジスタ電流と温度との間の熱暴走条件の発生が一般的に
回避される方法。
【００３２】（２）第１項記載の方法であって、前記ト
ランジスタの前記能動領域が、ヒートシンクの目的のた
めに互いに異なる取りまきエリアを有するようにされた
複数個の能動領域を含んでいる方法。
【００３３】（３）第１項記載の方法であって、前記ト
ランジスタの前記能動領域が複数個の能動領域を含み、
前記複数個の能動領域の各々が隣接する個別トランジス
タのものとは異なるように整形された制御構造を有し、
それによって前記個別トランジスタからの熱放散を制御
するようになっている方法。
【００３４】（４）第３項記載の方法であって、前記ト
ランジスタがバイポーラトランジスタであり、前記制御
構造がエミッタである方法。
【００３５】（５）第３項記載の方法であって、前記ト
ランジスタが電界効果トランジスタであり、前記制御構
造がゲートである方法。
【００３６】（６）トランジスタであって：前記トラン
ジスタの能動領域に亘って本質的に一定の温度を実現す
るように、非一様に間隔を配置され、あるいは非一様な
形状に整形され、それによってトランジスタ電流と温度
との間の熱暴走条件の発生が一般的に回避されるように
なった複数個の能動領域、を含むトランジスタ。
【００３７】（７）第６項記載のトランジスタであっ
て、前記トランジスタがバイポーラトランジスタである
トランジスタ。
【００３８】（８）第７項記載のバイポーラトランジス
タであって、前記バイポーラトランジスタが複数個の能
動領域を含み、前記能動領域の各々が他の前記能動領域
のエミッタへつながれたエミッタを有し、また前記能動
領域の各々がそれに隣接する能動領域との間に、他の前
記能動領域の場合とは異なる間隔を配置されているバイ
ポーラトランジスタ。
【００３９】（９）第８項記載のバイポーラトランジス
タであって、前記能動領域がヘテロ接合バイポーラトラ
ンジスタであるバイポーラトランジスタ。
【００４０】（１０）第９項記載のバイポーラトランジ
スタであって、前記ヘテロ接合バイポーラトランジスタ
がＧａＡｓとＡｌＧａＡｓの層を含んでいるバイポーラ
トランジスタ。
【００４１】（１１）第７項記載のトランジスタであっ
て、前記バイポーラトランジスタが複数個の能動領域を
含み、前記能動領域の各々が他の前記能動領域のエミッ
タへつながれたエミッタを有し、また前記能動領域の各
々の前記エミッタがそれに隣接する前記能動領域の前記
エミッタと幅を異にしているトランジスタ。
【００４２】（１２）第１１項記載のバイポーラトラン
ジスタであって、前記能動領域がヘテロ接合バイポーラ
トランジスタであるバイポーラトランジスタ。
【００４３】（１３）第１２項記載のバイポーラトラン
ジスタであって、前記ヘテロ接合バイポーラトランジス
タがＧａＡｓとＡｌＧａＡｓの層を含んでいるバイポー
ラトランジスタ。
【００４４】（１４）第７項記載のトランジスタであっ
て、前記バイポーラトランジスタが複数個の能動領域を
含み、前記能動領域の各々が他の前記能動領域のエミッ
タへつながれたエミッタを有し、また前記能動領域の各
々の前記エミッタがそれに隣接する前記能動領域の前記
エミッタと長さを異にしているトランジスタ。
【００４５】（１５）第１４項記載のバイポーラトラン
ジスタであって、前記能動領域がヘテロ接合バイポーラ
トランジスタであるバイポーラトランジスタ。
【００４６】（１６）第１５項記載のバイポーラトラン
ジスタであって、前記ヘテロ接合バイポーラトランジス
タがＧａＡｓとＡｌＧａＡｓの層を含んでいるバイポー
ラトランジスタ。
【００４７】（１７）第６項記載のトランジスタであっ
て、前記トランジスタが電界効果トランジスタであるト
ランジスタ。
【００４８】（１８）第１７項記載の電界効果トランジ
スタであって、前記電界効果トランジスタが複数個の能
動領域を含み、前記能動領域の各々が他の前記能動領域
のゲートへつながれたゲートを有し、また前記能動領域
の各々がそれに隣接する能動領域との間に、他の前記能
動領域の場合とは異なる間隔を配置されている電界効果
トランジスタ。
【００４９】（１９）第１８項記載の電界効果トランジ
スタであって、前記能動領域がＧａＡｓを含んでいる電
界効果トランジスタ。
【００５０】（２０）第１７項記載の電界効果トランジ
スタであって、前記電界効果トランジスタが複数個の能
動領域を含み、前記能動領域の各々が他の前記能動領域
のゲートへつながれたゲートを有し、また前記能動領域
の各々の前記ゲートがそれに隣接する前記能動領域の前
記ゲートと幅を異にしている電界効果トランジスタ。
【００５１】（２１）第２０項記載の電界効果トランジ
スタであって、前記個別電界効果トランジスタがＧａＡ
ｓを含んでいる電界効果トランジスタ。
【００５２】（２２）第１７項記載の電界効果トランジ
スタであって、前記電界効果トランジスタが複数個の能
動領域を含み、前記能動領域の各々が他の前記能動領域
のゲートへつながれたゲートを有し、また前記能動領域
の各々の前記ゲートがそれに隣接する前記能動領域の前
記ゲートと長さを異にしている電界効果トランジスタ。
【００５３】（２３）第２２項記載の電界効果トランジ
スタであって、前記個別電界効果トランジスタがＧａＡ
ｓを含んでいる電界効果トランジスタ。
【００５４】（２４）一般的に、そして本発明の１つの
形態として、複数個の能動領域を有するトランジスタで
あって、前記トランジスタの能動領域に亙って本質的に
一定の温度を実現するために、非一様な間隔を持たせて
配置され、あるいは形状を非一様に整形されたエミッタ
２０及び２２、あるいはゲートを含む複数個の能動領域
を含むトランジスタの作製方法が開示されている。本発
明の１つの特長はトランジスタ電流と温度との間の熱暴
走条件の発生が一般的に回避されるということである。
【００５５】注意 （Ｃ）著作権、＊Ｍ＊テキサスインスツルメンツ社１９
９２年。本特許ドキュメントの開示の一部分は著作権及
びマスクワーク保護の対象となる。本件の著作権及びマ
スクワーク権の権利保有者は、特許及び商標事務所の特
許ファイルまたは記録に用いられるために本特許開示ま
たは特許ドキュメントの複写が行われることに対して異
議を唱えるものではないが、その他いかなる場合におい
ても著作権及びマスクワーク権を保有する。
【図面の簡単な説明】
【図１】ａは典型的な従来技術のバイポーラトランジス
タのエミッタ及びベースの給電構造の平面図。ｂは図１
ａの断面図。
【図２】典型的な従来技術のバイポーラトランジスタの
温度分布。
【図３】ａは第１の好適実施例のエミッタ及びベースの
給電構造の平面図。ｂは図３ａの断面図。
【図４】第１の好適実施例の構造の温度分布。
【図５】ａは第２の好適実施例のエミッタ及びベースの
給電構造の平面図。ｂは図５ａの断面図。
【図６】第２の好適実施例の構造の温度分布。
【図７】ａは第３の好適実施例のエミッタ及びベースの
給電構造の平面図。ｂは 図７ａの断面図。
【図８】第３の好適実施例の構造の温度分布。
【図９】エミッタフィンガの製造工程の各段階での断面
図。
【符号の説明】
１０ エミッタフィンガ １２ 共通エミッタ給電構造 １４ ベースフィンガ １６ 共通ベース給電構造 １８ コレクタコンタクト ２０ 中心のフィンガ ２２ 外側のフィンガ ２４ 中心のフィンガ ２６ 外側のフィンガ ２８ 中央部のフィンガ ３０ 外側のフィンガ ４０ 半絶縁性半導体材料 ４２ サブコレクタ層 ４４ コレクタ層 ４６ ベースエピ層 ４８ エミッタ層 ５０ ＧａＡｓバッファ層 ５２ ＩｎＧａＡｓ上部エミッタコンタクト層 ５４ ＷＳｉ層 ５６ エミッタ金属層 ５８ シリコン窒化物絶縁層 ６０ ベースコンタクト ６２ エミッタコンタクト ６４ コレクタコンタクト

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数個の能動領域を有するトランジスタ
    の作製方法であって、前記能動領域の間隔及び形状が前
    記トランジスタの能動領域に亘って本質的に一定の温度
    を実現するように非一様に設定されており、それによっ
    てトランジスタ電流と温度との間の熱暴走条件の発生が
    一般的に回避される方法。
  2. 【請求項２】 トランジスタであって：前記トランジス
    タの能動領域に亘って本質的に一定の温度を実現するよ
    うに非一様に間隔を配置され、あるいは非一様な形状に
    整形され、それによってトランジスタ電流と温度との間
    の熱暴走条件の発生が一般的に回避されるようになった
    複数個の能動領域、を含むトランジスタ。
JP5127334A 1992-05-29 1993-05-28 トランジスタ Pending JPH06342803A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US89131592A 1992-05-29 1992-05-29
US891315 1992-05-29

Publications (1)

Publication Number Publication Date
JPH06342803A true JPH06342803A (ja) 1994-12-13

Family

ID=25397967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5127334A Pending JPH06342803A (ja) 1992-05-29 1993-05-28 トランジスタ

Country Status (2)

Country Link
US (2) US5850099A (ja)
JP (1) JPH06342803A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897230A (ja) * 1994-09-22 1996-04-12 Nec Corp バイポーラトランジスタ
JP2005509295A (ja) * 2001-11-02 2005-04-07 ノースロップ グラマン コーポレーション 熱均衡パワートランジスタ
JP2005353843A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体装置
JP2005353936A (ja) * 2004-06-14 2005-12-22 Sharp Corp 半導体装置
JP2006186159A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置およびそれを用いた無線通信機器
JP2006216802A (ja) * 2005-02-04 2006-08-17 Hitachi Ulsi Systems Co Ltd 半導体装置
JP2008544548A (ja) * 2005-06-21 2008-12-04 クリー インコーポレイテッド 非均一なゲートピッチを可能にするために変動する電極幅を有する半導体デバイス及びその製造方法
US7566920B2 (en) 2005-07-13 2009-07-28 Panasonic Corporation Bipolar transistor and power amplifier
US8018006B2 (en) 2005-02-04 2011-09-13 Hitachi Ulsi Systems Co., Ltd. Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation
JP2012089868A (ja) * 2011-12-08 2012-05-10 Renesas Electronics Corp 半導体装置およびそれを用いた無線通信機器
US10403620B2 (en) 2016-02-24 2019-09-03 Hitachi Automotive Systems, Ltd. Semiconductor device
US10763845B2 (en) 2016-09-01 2020-09-01 Hitachi Automotive Systems, Ltd. Semiconductor device
US11004762B2 (en) 2015-09-04 2021-05-11 Hitachi Automotive Systems, Ltd. Semiconductor device, vehicle-mounted semiconductor device, and vehicle-mounted control device
WO2022202004A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置及び半導体モジュール

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930636A (en) * 1996-05-13 1999-07-27 Trw Inc. Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes
US5939739A (en) * 1996-05-31 1999-08-17 The Whitaker Corporation Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors
US6529063B1 (en) 1997-06-06 2003-03-04 The United States Of America As Represented By The Secretary Of The Navy Thermally stable cascode
JP3147048B2 (ja) * 1997-09-12 2001-03-19 日本電気株式会社 半導体装置
US6034383A (en) * 1997-11-13 2000-03-07 Northrop Grumman Corporation High power density microwave HBT with uniform signal distribution
JP3509682B2 (ja) * 2000-01-31 2004-03-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置
DE10133362A1 (de) * 2001-07-10 2003-01-30 Infineon Technologies Ag Transistorzelle
US6946720B2 (en) * 2003-02-13 2005-09-20 Intersil Americas Inc. Bipolar transistor for an integrated circuit having variable value emitter ballast resistors
WO2005052997A2 (en) * 2003-11-21 2005-06-09 Wisconsin Alumni Resarch Foundation Solid-state high power device and method
DE102004046630A1 (de) * 2004-09-25 2006-03-30 Robert Bosch Gmbh Integrierte Schaltung für gepulste Leistungsströme
KR100929628B1 (ko) * 2006-11-16 2009-12-03 주식회사 하이닉스반도체 상변환 기억 소자
US7678632B2 (en) * 2006-11-17 2010-03-16 Infineon Technologies Ag MuGFET with increased thermal mass
US20080150022A1 (en) * 2006-12-20 2008-06-26 Freescale Semiconductor, Inc. Power transistor featuring a variable topology layout
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
EP2871673A1 (en) 2013-11-06 2015-05-13 Nxp B.V. Semiconductor device
EP2871672B1 (en) 2013-11-06 2018-09-26 Nxp B.V. Semiconductor device
US10411693B2 (en) * 2014-10-28 2019-09-10 Infineon Technologies Ag Methods and circuits for improved reliability of power devices operating under repetitive thermal stress
US9728603B2 (en) * 2015-06-22 2017-08-08 Globalfoundries Inc. Bipolar junction transistors with double-tapered emitter fingers
US20160372396A1 (en) * 2015-06-22 2016-12-22 Globalfoundries Inc. Chip packages with reduced temperature variation
JP6555082B2 (ja) * 2015-10-30 2019-08-07 富士通株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3309585A (en) * 1963-11-29 1967-03-14 Westinghouse Electric Corp Junction transistor structure with interdigitated configuration having features to minimize localized heating
US3704398A (en) * 1970-02-14 1972-11-28 Nippon Electric Co Multi-emitter power transistor having emitter region arrangement for achieving substantially uniform emitter-base junction temperatures
US4939562A (en) * 1989-04-07 1990-07-03 Raytheon Company Heterojunction bipolar transistors and method of manufacture
US5057882A (en) * 1989-06-30 1991-10-15 Texas Instruments Incorporated Thermally optimized interdigitated transistor

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897230A (ja) * 1994-09-22 1996-04-12 Nec Corp バイポーラトランジスタ
JP2005509295A (ja) * 2001-11-02 2005-04-07 ノースロップ グラマン コーポレーション 熱均衡パワートランジスタ
JP2005353843A (ja) * 2004-06-10 2005-12-22 Sharp Corp 半導体装置
JP2005353936A (ja) * 2004-06-14 2005-12-22 Sharp Corp 半導体装置
JP2006186159A (ja) * 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置およびそれを用いた無線通信機器
US8018006B2 (en) 2005-02-04 2011-09-13 Hitachi Ulsi Systems Co., Ltd. Semiconductor device having an enlarged space area surrounding an isolation trench for reducing thermal resistance and improving heat dissipation
JP2006216802A (ja) * 2005-02-04 2006-08-17 Hitachi Ulsi Systems Co Ltd 半導体装置
JP2008544548A (ja) * 2005-06-21 2008-12-04 クリー インコーポレイテッド 非均一なゲートピッチを可能にするために変動する電極幅を有する半導体デバイス及びその製造方法
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7566920B2 (en) 2005-07-13 2009-07-28 Panasonic Corporation Bipolar transistor and power amplifier
JP2012089868A (ja) * 2011-12-08 2012-05-10 Renesas Electronics Corp 半導体装置およびそれを用いた無線通信機器
US11004762B2 (en) 2015-09-04 2021-05-11 Hitachi Automotive Systems, Ltd. Semiconductor device, vehicle-mounted semiconductor device, and vehicle-mounted control device
US10403620B2 (en) 2016-02-24 2019-09-03 Hitachi Automotive Systems, Ltd. Semiconductor device
DE112017000174B4 (de) 2016-02-24 2022-08-04 Hitachi Astemo, Ltd. Halbleitervorrichtung
US10763845B2 (en) 2016-09-01 2020-09-01 Hitachi Automotive Systems, Ltd. Semiconductor device
WO2022202004A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 半導体装置及び半導体モジュール

Also Published As

Publication number Publication date
US5850099A (en) 1998-12-15
US5616950A (en) 1997-04-01

Similar Documents

Publication Publication Date Title
JPH06342803A (ja) トランジスタ
JP5797082B2 (ja) 熱スペーサを有する半導体デバイス
US5389554A (en) Method for fabricating microwave heterojunction bipolar transistors with emitters designed for high power applications
US5760457A (en) Bipolar transistor circuit element having base ballasting resistor
US5378922A (en) HBT with semiconductor ballasting
US5485025A (en) Depleted extrinsic emitter of collector-up heterojunction bipolar transistor
US3358197A (en) Semiconductor device
US6403991B1 (en) Semiconductor device and method for fabricating the same
US5155561A (en) Permeable base transistor having an electrode configuration for heat dissipation
TW503576B (en) Single supply HFET with temperature compensation
JPH08213409A (ja) 半導体装置
US20020014670A1 (en) Power transistors for radio frequencies
GB2341974A (en) Semiconductor device incorporating a superlattice structure
US6376867B1 (en) Heterojunction bipolar transistor with reduced thermal resistance
JP2001093914A (ja) 半導体能動素子及び半導体集積回路
US20050127399A1 (en) Non-uniform gate pitch semiconductor devices
JPH05190563A (ja) 縦型構造トランジスタ
JPH08111618A (ja) マイクロ波半導体装置
JP2000012559A (ja) 半導体装置
CN119603998A (zh) 包括SiC半导体主体的垂直功率半导体装置
JP2006278541A (ja) 化合物半導体装置およびその製造方法
JPH0810704B2 (ja) 半導体装置の製造方法
JP2004103685A (ja) 半導体装置及びその製造方法
JPH08115922A (ja) バイポーラトランジスタ及びその製造方法
JPH08288298A (ja) バラスト抵抗及びヘテロ接合バイポーラトランジスタ