JPH06342985A

JPH06342985A - 多層回路基板

Info

Publication number: JPH06342985A
Application number: JP10993A
Authority: JP
Inventors: Hisaharu Shiromizu; 久晴白水; Asao Morikawa; 朝男森川; Tsuneyuki Sukegawa; 恒之助川; Kazuo Kondo; 和夫近藤
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 1993-01-04
Filing date: 1993-01-04
Publication date: 1994-12-13
Anticipated expiration: 2010-04-10
Also published as: JPH0732312B2

Abstract

(57)【要約】【目的】基板形成後に研磨工程を必要としない多層回
路基板を提供することを目的とする。【構成】焼成体からなる基板内部に導電材からなる導
体路を有し、基板表面に導電層を形成してなる多層回路
基板であって、上記焼成体としてガラス−セラミック複
合体を用いるとともに、周期律表の４Ａ族、５Ａ族及び
６Ａ族に属する金属及び／又はそれら化合物を用いた薄
膜法によって、上記導電層を薄膜に形成したことを特徴
とする多層回路基板。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、実装密度の高いＬＳＩ
用の多層回路用基板に関するものであって、特に研磨工
程を必要としない多層回路基板に関するものである。

【０００２】

【従来の技術】従来より、ＬＳＩ用基板は、一般に、ア
ルミナを主体とするセラミックをシート状に成形し、こ
れに配線パターンを形成した後、多層化し焼結して製造
されている。また最近では、特に情報処理分野において
は、装置の小型化に対する要請が強く、ＬＳＩ素子を１
個のセラミック基板上に多数個搭載して実装密度を向上
させることが意図されている。ＬＳＩ集積度が低い場合
には、配線パターンは基板表面のみに形成すれば足り
る。したがって配線材料として、金、銀、又は銅のよう
な電気抵抗の低い金属を用いることができる。

【０００３】これに対して、ＬＳＩ集積度を高くするた
め多数のＬＳＩ素子を１個の基板に搭載しようとする場
合には、基板配線相互間の交絡を回避するため、必然的
に、基板を構成する各セラミックシートに配線パターン
を形成し、これを積層して三次元的配線即ち多層配線を
行わなければならない。

【０００４】ところがＬＳＩ用基板としてセラミックを
用いる従来の方法では、基板の焼成を高温（アルミナセ
ラミックでは１４５０ー１６００℃）で行なう必要があ
るために、金、銀、銅等の低融点金属は表面張力で断線
してしまい、使用することができない。そのためタング
ステンやモリブデン等の高融点金属を用いて基板内部の
導体路を形成する必要があった。

【０００５】しかし、このタングステンやモリブデン
は、金、銀、銅等と比較して電気抵抗が非常に大きい
（固有抵抗値で約３倍、焼結した場合には５〜１０倍）
のでＬＳＩ用基板の多層化が進むほど基板全体の電気抵
抗の増大を招来することになる。このことは、結局信号
伝達速度の遅延につながり、高速情報処理装置における
大きな問題となっている。

【０００６】この問題を解決するために、例えば特開昭
５７ー６２５７号では、基板材料としてガラスを用いる
ことによって基板の低温焼結を実現し、基板内部の導体
路として、金、銀、銅等を用いることを提案している。

【０００７】

【発明が解決しようとする課題】しかしながら、特開昭
５７ー６２５７号では、基板内部に気泡を取り込まない
ようにするために真空中で焼結を行なう必要がある。ま
た、多層基板表面には、搭載されるＬＳＩチップ間及び
ＬＳＩチップと基板内部の導体路とを結ぶ回路を設ける
必要があるが、これらは、真空蒸着、スパッタリング、
スクリーン印刷などの方法により導電層が形成され、回
路化されるので、その表面の平滑度（ミクロの凹凸）、
平坦度（マクロの凹凸）が回路の精度を保つために厳し
く要求されるにもかかわらず、上記特開昭５７ー６２５
７号においては十分な検討を加えていない。

【０００８】本発明は、上記課題を解決するためになさ
れ、基板形成後に研磨工程を必要としない多層回路基板
を提供することを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
の請求項１の発明は、焼成体からなる基板内部に導電材
からなる導体路を有し、基板表面に導電層を形成してな
る多層回路基板であって、上記焼成体としてガラス−セ
ラミック複合体を用いるとともに、周期律表の４Ａ族、
５Ａ族及び６Ａ族に属する金属及び／又はそれら化合物
を用いた薄膜法によって、上記導電層を薄膜に形成した
ことを特徴とする多層回路基板を要旨とする。

【００１０】また、請求項２の発明は、上記ガラス−セ
ラミック複合体が、熱膨張係数が５〜４５×１０^-7のガ
ラス又は結晶化ガラス中に、表面にＳｉＯ ₂被膜を持た
せたセラミック粒子を５〜６０容量％分散させたガラス
−セラミック複合体である上記請求項１記載の多層回路
基板を要旨とする。

【００１１】これによって、本発明では、焼成中に基板
内に気泡を取り込まず、かつ焼成の工程の後に研磨しな
くとも、基板表面の平滑度、平坦度が薄膜法によるメタ
ライズに必要な精度が得られる。また、基板内部の導体
路として、金、銀、銅等の低融点金属が使用できる温度
で焼成が可能である。

【００１２】本発明における上記ガラス−セラミック複
合体は、特開昭５９ー６４５４５号に記載されているも
のを使用できる。これらはいずれも、通常行われるグリ
ーンシート法あるいは金型プレス法等によって成形後焼
成するだけで、研磨工程を省くに足るだけの基板の平坦
度、平滑度を持つものであり、又、誘電率が低く、熱膨
張率がＳｉチップと同程度であるという電気的、機械
的、熱的にも優れた性質を持っている。

【００１３】更に、これらの材料はアルミナよりずっと
低い温度で焼結できるため、基板内部の導体路として
金、銀、銅等の低融点金属を使用することができる。基
板内部の導体路としては、電気抵抗の低い金、銀、銅、
パラジウム、白金及びそれらの混合物等の金属が好まし
く、前述のように低融点金属でも差し支えない。これら
の基板内部の導体路は、通常の方法で基板上に導体路を
形成し、その複数枚を積層一体化して形成される。

【００１４】真空蒸着、スパッタリング等の薄膜法で基
板表面に形成される導電層は、基板との密着性が良好で
あることが必要であり、４Ａ族（Ｔｉ、Ｚｒ、Ｈｆ）、
５Ａ族（Ｖ、Ｎｂ、Ｔａ）及び６Ａ族（Ｃｒ、Ｍｏ、
Ｗ）の金属及びそれらの化合物を用いる。例えば化合物
としては、ＴａＮ、ＣｒＮｉ、ＴａＡｌ、ＴａＡｌＮ、
ＴａＳｉ、Ｃｒ−ＳｉＯ等を用いることができる。

【００１５】本発明の多層回路基板の製造は、基本的に
アルミナ等のセラミックを用いた従来の多層回路基板の
製造と同一である。即ち、基板材料であるガラス−セラミック複合体材料の粉
末に、粘結剤、可塑剤、分散剤等の添加剤を加えて混練
後、ドクターブレード法等によってグリーンシートを形
成する。グリーンシートを所定の大きさに打ち抜き、必要部
分にスルーホールをあける。まずスルーホールに導電体ペーストを充填し、次い
で内部導体路用の導体パターンをスクリーン印刷等によ
って形成する。基板内部用の導体路が形成されたグリーンシートを
積層圧着する。積層圧着された基板を、まず基板内のバインダーを
除去するために３００〜５００℃で焼成し、次いで材料
によって定まっている所定温度で焼結する。焼成体表面に、スパッタリング等の薄膜法で導電層
を形成する。

【００１６】上記の工程でに用いられる導電体ペース
トは、通常アルミナ基板等に用いられるものをそのまま
用いることができる。尚、導電体として銅等の酸化し易
い金属を選んだ場合には、の工程は還元性雰囲気で行
う必要がある。

【００１７】

【作用】本発明で用いるガラス−セラミック複合体は、
従来のグリーンシート法、金型プレス法により成形し焼
成した後に研磨しなくとも、薄膜法によるメタライズに
十分な表面平滑度及び平坦度を有する。そのために多層
回路基板の製造において、研磨工程を省くこともでき
る。

【００１８】また、本発明で用いるガラス−セラミック
複合体は、焼結温度が低いので基板内部の導体路として
金、銀、銅等の低融点ではあるが電気抵抗の低い金属を
用いることができる。更に、導電層の材料を上記の所定
のものとすることによって、導電層と基板との密着性を
向上させることが可能である。また、薄膜法によって導
電層を形成するので、導電層を極めて薄膜にすることが
でき、よって基板全体を薄くできる。更に、この薄膜法
によって、基板上に形成する配線パターンを微細化する
ことが可能である

【００１９】

【実施例】表１に示す組成の試料を、ドクターブレード
法によってグリーンシートとし、スクリーン印刷によっ
て金ペーストを用いて所定の内部導体路を形成後、積層
圧着して形成された基板を９００〜１０００℃で焼成し
た。そして、基板内部の導体路の断線を調べた。

【００２０】その後、同じ試料を用いて表面粗度の測定
を行った。表面粗度は、測定長さ４mm、カットオフ値
０．８mmの条件下でＪＩＳＢ０６１０に基づいて中心
線平均粗さ（Ｒａ）として測定した。次いで、各試料表
面に、Ｔｉ、Ｍｏ、Ｎｉを高周波スパッタリング法によ
って厚膜１００〜２０００Ａである２mm角の金属層を形
成し、金属層と基板の密着度を、半田付け（Ｓｎ６０
％、Ｐｂ４０％の半田使用）した金属線（０．６mmφＳ
ｎメッキＣｕ線）の接着部のピール強度として測定し
た。

【００２１】比較のため、同じ試料にＡｕ又はＣｕを高
周波スパッタリングによって施し、同様の試験を行っ
た。更に、アルミナによる従来の多層回路基板を基板内
部の導体路に金ペーストを用いて製造し、同様の試験を
行った。尚、アルミナによる多層回路基板の焼成は、１
５００℃で行った。

【００２２】また、各試料の熱膨張率についても記し
た。Ｓｉの熱膨張率は２４×１０^-7である。

【００２３】

【表１】

【００２４】以上の実験より、本発明の実施例の多層回
路基板は、十分焼成された状態でも基板内部の導体路の
断線はなく、又無研磨状態でも、表面研磨したアルミナ
基板とほぼ同程度の表面粗度であることが分かった。ま
た、金属層との密着性は、ガラス−セラミック複合体に
形成されたＴｉ、Ｍｏ、Ｎｉ薄膜では十分であるが、Ａ
ｕやＣｕ薄膜やアルミナに形成されたＴｉ、Ｍｏ、Ｎｉ
薄膜では劣っていた。

【００２５】尚、本発明は、上記実施例に何等限定され
ず、本発明の要旨の範囲内において各種の態様で実施で
きることは勿論である。

【００２６】

【発明の効果】本発明を用いることにより、基板内部の
導体路の電気抵抗の低い多層回路基板を得ることがで
き、信号伝達速度の遅延を解決したＬＳＩ、超ＬＳＩを
製造することができる。また、基板内部の導体路の電気
抵抗が低いので発熱量を小さく抑えることができ、それ
によって使用時に冷却のために用いるエネルギーを減ら
すことができる。

【００２７】また、本発明は、上述したガラス−セラミ
ック複合体を用いるので、形成された多層回路基板の平
滑度が極めて高く、よって、研磨工程をへない焼成後の
多層回路基板に直接薄膜法によって回路又は素子を形成
でき、工程を簡素化できる。更に、本発明では、極めて
平滑度が高いので、精密なＬＳＩのパターン等の形成が
可能である。しかも、金属線等を接合した場合でも剥離
等が生じにくいという利点がある。

【００２８】その上、上記ガラス−セラミック複合体か
らなる多層回路基板は、その熱膨張率がＳｉからなるＬ
ＳＩチップとほぼ同程度であり、かつ誘電率がアルミナ
基板より低いので好適である。また、本発明の材料の導
電層を採用することにより、導電層と基板との密着性が
高くなるという利点がある。その上、この薄膜法によっ
て、基板上に形成する配線パターンを微細化することが
できるという特長がある。

───────────────────────────────────────────────────── フロントページの続き (72)発明者近藤和夫愛知県名古屋市瑞穂区高辻町14番18号日本特殊陶業株式会社内

Claims

【特許請求の範囲】

【請求項１】焼成体からなる基板内部に導電材からな
る導体路を有し、基板表面に導電層を形成してなる多層
回路基板であって、上記焼成体としてガラス−セラミック複合体を用いると
ともに、周期律表の４Ａ族、５Ａ族及び６Ａ族に属する金属及び
／又はそれら化合物を用いた薄膜法によって、上記導電
層を薄膜に形成したことを特徴とする多層回路基板。
【請求項２】上記ガラス−セラミック複合体が、熱膨張係数が５〜４５×１０^-7のガラス又は結晶化ガラ
ス中に、表面にＳｉＯ ₂被膜を持たせたセラミック粒子
を５〜６０容量％分散させたガラス−セラミック複合体
である上記請求項１記載の多層回路基板。