JPH0634449B2 - 多層プリント回路板 - Google Patents
多層プリント回路板Info
- Publication number
- JPH0634449B2 JPH0634449B2 JP1004555A JP455589A JPH0634449B2 JP H0634449 B2 JPH0634449 B2 JP H0634449B2 JP 1004555 A JP1004555 A JP 1004555A JP 455589 A JP455589 A JP 455589A JP H0634449 B2 JPH0634449 B2 JP H0634449B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- multilayer printed
- layer
- aramid fiber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 62
- 239000002131 composite material Substances 0.000 claims description 39
- 229920006231 aramid fiber Polymers 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 23
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 239000010949 copper Substances 0.000 claims description 23
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 239000002356 single layer Substances 0.000 claims description 6
- 239000004760 aramid Substances 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910002804 graphite Inorganic materials 0.000 description 7
- 239000010439 graphite Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 239000000835 fiber Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920000271 Kevlar® Polymers 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004761 kevlar Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、多層のプリント回路板に係り、より
詳細には、取り付けられる電子部品にほゞ等しい熱膨張
係数を有する多層のプリント回路板に係る。
詳細には、取り付けられる電子部品にほゞ等しい熱膨張
係数を有する多層のプリント回路板に係る。
従来の技術 多層のプリント回路板は、多数の集積回路(IC)チッ
プを相互接続するために広く利用されている。ICチッ
プは、通常、酸化アルミニウムのようなセラミック材料
で形成された個々のチップキャリアにハーメチックシー
ルされる。各ICチップからチップキャリアのエッジへ
ボンディングリードが引き出され、次いで、チップキャ
リアが回路板に直接半田付けされる。この構造の主たる
利点は、回路の密度が著しく高く、速度及びインピーダ
ンス特性が改善され、そして実装コストが実質的に減少
されることである。
プを相互接続するために広く利用されている。ICチッ
プは、通常、酸化アルミニウムのようなセラミック材料
で形成された個々のチップキャリアにハーメチックシー
ルされる。各ICチップからチップキャリアのエッジへ
ボンディングリードが引き出され、次いで、チップキャ
リアが回路板に直接半田付けされる。この構造の主たる
利点は、回路の密度が著しく高く、速度及びインピーダ
ンス特性が改善され、そして実装コストが実質的に減少
されることである。
セラミックチップキャリアを用いる場合の主たる欠点
は、酸化アルミニウムの熱膨張係数が多層プリント回路
板の製造に一般に用いられるガラス/エポキシ積層体の
熱膨張係数の約半分に過ぎないことである(酸化アルミ
ニウムは5.5〜6×10-6in/in/℃であるのに対し、
ガラス/エポキシは12〜15×10-6in/in/℃であ
る)。これにより得られた構造体が著しい範囲の温度に
曝されたときには、構造体の熱サイクルによって半田接
合部にクラックが生じ、回路が不作動になる。この問題
に対する1つの解決策は、チップキャリアと回路板との
間に中間部材を使用することである。この中間部材はベ
ビーボードと称され、一方、回路板はマザーボードと称
されることがある。又、中間部材は、ハイブリッドパッ
ケージの形態をとることもあり、その上にチップキャリ
アが取り付けられる。
は、酸化アルミニウムの熱膨張係数が多層プリント回路
板の製造に一般に用いられるガラス/エポキシ積層体の
熱膨張係数の約半分に過ぎないことである(酸化アルミ
ニウムは5.5〜6×10-6in/in/℃であるのに対し、
ガラス/エポキシは12〜15×10-6in/in/℃であ
る)。これにより得られた構造体が著しい範囲の温度に
曝されたときには、構造体の熱サイクルによって半田接
合部にクラックが生じ、回路が不作動になる。この問題
に対する1つの解決策は、チップキャリアと回路板との
間に中間部材を使用することである。この中間部材はベ
ビーボードと称され、一方、回路板はマザーボードと称
されることがある。又、中間部材は、ハイブリッドパッ
ケージの形態をとることもあり、その上にチップキャリ
アが取り付けられる。
セラミックチップキャリアと多層プリント回路板との間
の熱的な不一致に対する別の解決策は、回路板の熱膨張
係数をチップキャリアの熱膨張係数に対して調整するこ
とである。2つの熱膨張係数を一致させる1つの技術
は、ジャンセン氏の米国特許第4,318,954号及
びジャンセン氏等の米国特許第4,609,586号に
開示されたように、回路板をグラファイト支持部材の表
面に接合することである。このグラファイト支持部材の
熱膨張係数はほゞゼロであり、通常の回路板がこの支持
部材に接合されたときには、回路板の熱膨張係数がほゞ
セラミックチップキャリアの熱膨張係数まで減少され
る。
の熱的な不一致に対する別の解決策は、回路板の熱膨張
係数をチップキャリアの熱膨張係数に対して調整するこ
とである。2つの熱膨張係数を一致させる1つの技術
は、ジャンセン氏の米国特許第4,318,954号及
びジャンセン氏等の米国特許第4,609,586号に
開示されたように、回路板をグラファイト支持部材の表
面に接合することである。このグラファイト支持部材の
熱膨張係数はほゞゼロであり、通常の回路板がこの支持
部材に接合されたときには、回路板の熱膨張係数がほゞ
セラミックチップキャリアの熱膨張係数まで減少され
る。
セラミックチップキャリアの熱膨張係数を多層プリント
回路板の熱膨張係数に一致させる更に別の技術は、本発
明者の米国特許第4,591,659号に開示されたよ
うに、誘電体材料の多数の層の間にグラファイトの多数
の層を各々さし挟んだものから多層回路板を製造するこ
とである。誘電体材料の幾つかの層は銅が被覆された層
であってICチップを電気的に相互接続するためのエッ
チングされた電気パターンを有している。グラファイト
の層は、銅のパターン及び誘電体材料の熱膨張係数を減
少させ、そしてグラファイトの層は、温度変化の間の回
路板の曲がりを最小にするように回路板にわたって対称
的に分布される。グラファイト層の幾つかは、ICチッ
プから伝導によって熱を除去するために銅被覆の誘電体
材料の層に接近して配置される。
回路板の熱膨張係数に一致させる更に別の技術は、本発
明者の米国特許第4,591,659号に開示されたよ
うに、誘電体材料の多数の層の間にグラファイトの多数
の層を各々さし挟んだものから多層回路板を製造するこ
とである。誘電体材料の幾つかの層は銅が被覆された層
であってICチップを電気的に相互接続するためのエッ
チングされた電気パターンを有している。グラファイト
の層は、銅のパターン及び誘電体材料の熱膨張係数を減
少させ、そしてグラファイトの層は、温度変化の間の回
路板の曲がりを最小にするように回路板にわたって対称
的に分布される。グラファイト層の幾つかは、ICチッ
プから伝導によって熱を除去するために銅被覆の誘電体
材料の層に接近して配置される。
熱膨張係数を一致させる同様の技術は、本発明者の米国
特許第4,513,055号に開示されたように、多数
の銅層の間に複合材料の多数の層がさし挟まれたものか
ら多層回路板を製造することである。複合材料は、樹脂
マトリクスで埋設された編まれた織物から作られる。こ
の織物は、2つの別々の材料のヤーンから編まれる。そ
の一方の材料は負の熱膨張係数を有しそしてその他方は
正の熱膨張係数を有する。これら2つの材料の割合は、
所望の熱膨張係数を有する回路板を形成するように選択
される。オルセン氏の米国特許第4,414,264号
には、編まれた織物の複合材料より成る多数の層を用い
た別の多層回路板が開示されている。
特許第4,513,055号に開示されたように、多数
の銅層の間に複合材料の多数の層がさし挟まれたものか
ら多層回路板を製造することである。複合材料は、樹脂
マトリクスで埋設された編まれた織物から作られる。こ
の織物は、2つの別々の材料のヤーンから編まれる。そ
の一方の材料は負の熱膨張係数を有しそしてその他方は
正の熱膨張係数を有する。これら2つの材料の割合は、
所望の熱膨張係数を有する回路板を形成するように選択
される。オルセン氏の米国特許第4,414,264号
には、編まれた織物の複合材料より成る多数の層を用い
た別の多層回路板が開示されている。
発明が解決しようとする課題 多層プリント回路板の熱膨張係数をセラミックチップキ
ャリアの熱膨張係数に調整するこれらの全ての技術は、
グラファイトのような導電性金属によるか又は編まれた
織物の複合材料によって回路板の熱膨張係数を減少する
ものである。然し乍ら、これらの技術は、いずれも、幾
つかの欠点を有している。そこで、セラミックチップキ
ャリアのための改良された多層プリント回路板が依然と
して要望されている。本発明は、このような要望を明ら
かに満たすものである。
ャリアの熱膨張係数に調整するこれらの全ての技術は、
グラファイトのような導電性金属によるか又は編まれた
織物の複合材料によって回路板の熱膨張係数を減少する
ものである。然し乍ら、これらの技術は、いずれも、幾
つかの欠点を有している。そこで、セラミックチップキ
ャリアのための改良された多層プリント回路板が依然と
して要望されている。本発明は、このような要望を明ら
かに満たすものである。
課題を解決するための手段 本発明は、アラミドファイバテープの積層によって形成
された複合材料の多数の層を用いて、所望の熱膨張係数
を有する回路板が形成されるようにした多層プリント回
路板にある。より詳細には、複合層が銅被覆の層であ
り、銅は、回路板に取り付けられる電気部品によって決
まるように適当にパターン化される。複合層は適当な絶
縁接着層と共に互いに接合され、種々の銅トレース間の
電気的接続は回路板のスルーホールによってなされる。
された複合材料の多数の層を用いて、所望の熱膨張係数
を有する回路板が形成されるようにした多層プリント回
路板にある。より詳細には、複合層が銅被覆の層であ
り、銅は、回路板に取り付けられる電気部品によって決
まるように適当にパターン化される。複合層は適当な絶
縁接着層と共に互いに接合され、種々の銅トレース間の
電気的接続は回路板のスルーホールによってなされる。
各々の複合層は、アラミドファイバテープの2つの外部
層と2つの内部層を含んでいる。アラミドファイバテー
プは外部層においてはX方向に配向されそして内部層に
おいてはY方向に配向されて、X及びYの両方向に低い
熱膨張係数を有した複合層を形成する。内部層及び外部
層は、温度変化の間に複合層が曲がらないようにするた
めに複合層の中心線に対して対称的に配置される。
層と2つの内部層を含んでいる。アラミドファイバテー
プは外部層においてはX方向に配向されそして内部層に
おいてはY方向に配向されて、X及びYの両方向に低い
熱膨張係数を有した複合層を形成する。内部層及び外部
層は、温度変化の間に複合層が曲がらないようにするた
めに複合層の中心線に対して対称的に配置される。
アラミドファイバテープは、アラミドファイバの単一層
を平行に配列してファイバストリップを形成することに
より製造される。これらのストリップはいかなる巾のも
のでもよいが、製造を容易にするためにはできるだけ巾
の広いものにしなければならない。次いで、ストリップ
には樹脂が被覆され、半硬化即ち「B」段階まで加熱さ
れ、アラミドファイバテープが形成される。次いで、ア
ラミドファイバテープは一度に1層づつ所望のファイバ
配向に敷設され、複合層が形成される。この複合層に
は、銅のホイルによるか又は銅バス及び通常の無電解工
程を用いることにより銅が被覆され、次いで、この銅が
被覆された複合層をエッチングして所望の電気パターン
が形成される。複合層は、その後、積層されそして硬化
される。
を平行に配列してファイバストリップを形成することに
より製造される。これらのストリップはいかなる巾のも
のでもよいが、製造を容易にするためにはできるだけ巾
の広いものにしなければならない。次いで、ストリップ
には樹脂が被覆され、半硬化即ち「B」段階まで加熱さ
れ、アラミドファイバテープが形成される。次いで、ア
ラミドファイバテープは一度に1層づつ所望のファイバ
配向に敷設され、複合層が形成される。この複合層に
は、銅のホイルによるか又は銅バス及び通常の無電解工
程を用いることにより銅が被覆され、次いで、この銅が
被覆された複合層をエッチングして所望の電気パターン
が形成される。複合層は、その後、積層されそして硬化
される。
アラミドファイバテープ積層により、編まれたアラミド
ファイバから作られた複合層よりも熱膨張係数の低い複
合層が形成される。例えば、エポキシ樹脂が含浸された
アラミドファイバに関する1つのテストにおいては、テ
ープ積層体についての熱膨張係数が1.4〜2.3×1
0-6in/in/℃であるのに対して、編まれた形態の同じ材
料に対する熱膨張係数が4〜7×10-6in/in/℃である
という結果が示されている。編まれたファイバの過大及
び過少特性によって生じる引っ張り弾性係数の低下もこ
のテープ積層体によって排除され、これにより、優れた
機械的強度を有する回路板が形成される。更に、テープ
積層体により、回路板を形成するに必要な樹脂の量が回
路板の約60%から約40%の範囲で減少され、回路板
の厚みが減少される。更に、テープ積層体により、アラ
ミドファイバをねじってヤーンを形成しそしてヤーンを
編むという必要性が排除され、回路板のコストが低減さ
れる。
ファイバから作られた複合層よりも熱膨張係数の低い複
合層が形成される。例えば、エポキシ樹脂が含浸された
アラミドファイバに関する1つのテストにおいては、テ
ープ積層体についての熱膨張係数が1.4〜2.3×1
0-6in/in/℃であるのに対して、編まれた形態の同じ材
料に対する熱膨張係数が4〜7×10-6in/in/℃である
という結果が示されている。編まれたファイバの過大及
び過少特性によって生じる引っ張り弾性係数の低下もこ
のテープ積層体によって排除され、これにより、優れた
機械的強度を有する回路板が形成される。更に、テープ
積層体により、回路板を形成するに必要な樹脂の量が回
路板の約60%から約40%の範囲で減少され、回路板
の厚みが減少される。更に、テープ積層体により、アラ
ミドファイバをねじってヤーンを形成しそしてヤーンを
編むという必要性が排除され、回路板のコストが低減さ
れる。
以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、セラミックキャリアチップに正確に一致するこ
とのできる熱膨張係数を有した回路板を提供する。更
に、この回路板は、優れた機械的強度と、低い誘電率
と、良好な熱伝導率とを有している。本発明の他の特徴
及び効果は、添付図面を参照した以下の詳細な説明より
明らかとなろう。
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、セラミックキャリアチップに正確に一致するこ
とのできる熱膨張係数を有した回路板を提供する。更
に、この回路板は、優れた機械的強度と、低い誘電率
と、良好な熱伝導率とを有している。本発明の他の特徴
及び効果は、添付図面を参照した以下の詳細な説明より
明らかとなろう。
実施例 説明のための添付図面に示されたように、本発明は、主
として、多層プリント回路板に関する。特に、セラミッ
クチップキャリアを支持するのに用いられるような回路
板には4つの望ましい特性がある。先ず第1に、回路板
は、比較的長い距離にわたって信号を容易に伝達できる
ようにするために誘電率が比較的低くなければならな
い。第2に、回路板の熱伝達係数をセラミックチップキ
ャリアの熱膨張係数に合致させるべく広範囲に制御でき
ねばならない。第3に、セラミックチップキャリアによ
って発生した熱を消散するために回路板が良好な熱伝導
体でなければならない。最後に、良好な機械的強度を得
るために回路板が高い引っ張り弾性係数を有していなけ
ればならない。不都合なことに、単一の材料ではこれら
全ての所望の特性を得ることができない。
として、多層プリント回路板に関する。特に、セラミッ
クチップキャリアを支持するのに用いられるような回路
板には4つの望ましい特性がある。先ず第1に、回路板
は、比較的長い距離にわたって信号を容易に伝達できる
ようにするために誘電率が比較的低くなければならな
い。第2に、回路板の熱伝達係数をセラミックチップキ
ャリアの熱膨張係数に合致させるべく広範囲に制御でき
ねばならない。第3に、セラミックチップキャリアによ
って発生した熱を消散するために回路板が良好な熱伝導
体でなければならない。最後に、良好な機械的強度を得
るために回路板が高い引っ張り弾性係数を有していなけ
ればならない。不都合なことに、単一の材料ではこれら
全ての所望の特性を得ることができない。
第1図は、リードなしの4個のセラミックチップキャリ
ア12を支持するのに用いる多層回路板10を示してい
る。各チップキャリア12は、ICチップを収容しそし
てその底面の周囲に接点パッドを有しており、ICチッ
プ内の種々の回路の入力/出力リードがこれらの接点パ
ッドに接続される。これら接点パッドは、回路板10の
上面に設けられた各接点パッド14へ再流半田工程によ
って取り付けられる。チップキャリア12の熱膨張係数
と回路板10の熱膨張係数とが一致しないと、これらの
電気的接続に損傷が及ぶことになる。
ア12を支持するのに用いる多層回路板10を示してい
る。各チップキャリア12は、ICチップを収容しそし
てその底面の周囲に接点パッドを有しており、ICチッ
プ内の種々の回路の入力/出力リードがこれらの接点パ
ッドに接続される。これら接点パッドは、回路板10の
上面に設けられた各接点パッド14へ再流半田工程によ
って取り付けられる。チップキャリア12の熱膨張係数
と回路板10の熱膨張係数とが一致しないと、これらの
電気的接続に損傷が及ぶことになる。
第2図に示す本発明の好ましい実施例によれば、回路板
10は、アラミドファイバテープの積層によって形成さ
れた複合材料の複数の層16を備えている。これらの複
合層16は、参照番号18で示すように銅被覆層であ
り、銅は、回路板10に取り付けられるICチップ12
の設計によって決まるように適当にパターン化される。
複合層16は適当な絶縁接着層20と共に接合され、種
々の銅トレース間の電気的接続は回路板10のスルーホ
ールによってなされる。
10は、アラミドファイバテープの積層によって形成さ
れた複合材料の複数の層16を備えている。これらの複
合層16は、参照番号18で示すように銅被覆層であ
り、銅は、回路板10に取り付けられるICチップ12
の設計によって決まるように適当にパターン化される。
複合層16は適当な絶縁接着層20と共に接合され、種
々の銅トレース間の電気的接続は回路板10のスルーホ
ールによってなされる。
第3図に示すように、各々の複合層16は、アラミドフ
ァイバテープ30の2つの外部層22、24と、2つの
内部層26、28とを含んでいる。アラミドファイバテ
ープ30は、外部層22、24においてはX方向に配向
されそして内部層26、28においてはY方向に配向さ
れ、X及びYの両方向に低い熱膨張係数を有する複合層
16が形成される。上記層22、24、26、28は、
温度変化の間に複合層が曲がらないようにするために複
合層16の中心線に対して対称的に配置される。
ァイバテープ30の2つの外部層22、24と、2つの
内部層26、28とを含んでいる。アラミドファイバテ
ープ30は、外部層22、24においてはX方向に配向
されそして内部層26、28においてはY方向に配向さ
れ、X及びYの両方向に低い熱膨張係数を有する複合層
16が形成される。上記層22、24、26、28は、
温度変化の間に複合層が曲がらないようにするために複
合層16の中心線に対して対称的に配置される。
アラミドファイバテープ30は、アラミドファイバ32
の単一層を平行に配列してファイバストリップを形成す
ることによって製造される。これらストリップはいかな
る巾のものでもよいが、製造を容易にするためにはでき
るだけ巾が広くなければならない。これらのストリップ
には次いで樹脂が被覆されそして半硬化即ち「B」段階
へと加熱されてアラミドファイバテープ30が形成され
る。アラミドファイバテープ30は、次いで、一度に1
層づつ第3図に示すファイバ配向で敷設され、複合層1
6が形成される。この複合層は、銅のホイルによるか又
は銅バス及び通常の無電解工程を用いることによって銅
が被覆され、銅の被覆された複合層は、次いで、所望の
電気パターンを形成するようにエッチングされる。その
後、複合層16は、第2図に示すように積層されそして
硬化される。
の単一層を平行に配列してファイバストリップを形成す
ることによって製造される。これらストリップはいかな
る巾のものでもよいが、製造を容易にするためにはでき
るだけ巾が広くなければならない。これらのストリップ
には次いで樹脂が被覆されそして半硬化即ち「B」段階
へと加熱されてアラミドファイバテープ30が形成され
る。アラミドファイバテープ30は、次いで、一度に1
層づつ第3図に示すファイバ配向で敷設され、複合層1
6が形成される。この複合層は、銅のホイルによるか又
は銅バス及び通常の無電解工程を用いることによって銅
が被覆され、銅の被覆された複合層は、次いで、所望の
電気パターンを形成するようにエッチングされる。その
後、複合層16は、第2図に示すように積層されそして
硬化される。
本発明のここに示す好ましい実施例では、アラミドファ
イバ32は、E.I.デュポン社によって製造されて
「Kevlar 108」という商標で販売されているアラミドフ
ァイバであるのが好ましい。樹脂は、エポキシ樹脂又は
ポリイミド樹脂である。絶縁接着層20は、樹脂が含浸
されたアラミドファイバの単一層で、例えば、上記層2
2、24、26、28の1つであってもよいし、或いは
接着層20は、樹脂が含浸された編まれたアラミドファ
イバの単一層であってもよい。
イバ32は、E.I.デュポン社によって製造されて
「Kevlar 108」という商標で販売されているアラミドフ
ァイバであるのが好ましい。樹脂は、エポキシ樹脂又は
ポリイミド樹脂である。絶縁接着層20は、樹脂が含浸
されたアラミドファイバの単一層で、例えば、上記層2
2、24、26、28の1つであってもよいし、或いは
接着層20は、樹脂が含浸された編まれたアラミドファ
イバの単一層であってもよい。
アラミドファイバ32のテープ積層により、編まれたア
ラミドファイバから形成された複合層よりも熱膨張係数
の低い複合層16が形成される。例えば、エポキシ樹脂
が含浸された「Kevlar 108」ヤーンに関する1つのテス
トにおいては、テープ積層の場合に熱膨張係数が1.4
〜2.3×10-6in/in/℃であるのに対して、編まれた
形態の同じ材料の場合には熱膨張率が4〜7×10-6in
/in/℃であるという結果が示されている。編まれた織物
の過大及び過少特性によって生じる引っ張り弾性係数の
低下もこのテープ積層によって排除され、従って、良好
な機械的強度を有する回路板が形成される。更に、テー
プ積層体により、回路板を製造するのに必要な樹脂の量
が回路板の約60%ないし約40%の範囲で減少され、
基板の厚みが減少される。最後に、テープ積層により、
アラミドファイバをねじってヤーンを形成しそしてヤー
ンを編む必要性が排除され、回路板のコストが低減され
る。
ラミドファイバから形成された複合層よりも熱膨張係数
の低い複合層16が形成される。例えば、エポキシ樹脂
が含浸された「Kevlar 108」ヤーンに関する1つのテス
トにおいては、テープ積層の場合に熱膨張係数が1.4
〜2.3×10-6in/in/℃であるのに対して、編まれた
形態の同じ材料の場合には熱膨張率が4〜7×10-6in
/in/℃であるという結果が示されている。編まれた織物
の過大及び過少特性によって生じる引っ張り弾性係数の
低下もこのテープ積層によって排除され、従って、良好
な機械的強度を有する回路板が形成される。更に、テー
プ積層体により、回路板を製造するのに必要な樹脂の量
が回路板の約60%ないし約40%の範囲で減少され、
基板の厚みが減少される。最後に、テープ積層により、
アラミドファイバをねじってヤーンを形成しそしてヤー
ンを編む必要性が排除され、回路板のコストが低減され
る。
以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、熱膨張係数をセラミックチップキャリアの熱膨
張係数に正確に合致させることのできる回路板を提供す
る。更に、この回路板は、優れた機械的強度と、低い誘
電率と、良好な熱伝導率とを有している。本発明の好ま
しい実施例を詳細に説明したが、本発明の精神及び範囲
から逸脱することなく種々の変更がなされ得る。例え
ば、本発明の複合層は、アラミドファイバから製造され
るものとして説明したが、低い又は負の熱膨張係数を有
する非導電性材料のファイバを用いることもできる。こ
の非導電性材料は、複合材料が銅のパターン(回路に取
り付けられる電気部品よりも熱膨張係数が大きい)と合
成されたときに回路板の熱膨張係数を電気部品に一致で
きるように、電気部品より小さな熱膨張係数を有してい
なければならない。更に、銅に代わっていかなる導電性
金属を用いることもできる。従って、本発明は、特許請
求の範囲のみによって限定されるものとする。
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、熱膨張係数をセラミックチップキャリアの熱膨
張係数に正確に合致させることのできる回路板を提供す
る。更に、この回路板は、優れた機械的強度と、低い誘
電率と、良好な熱伝導率とを有している。本発明の好ま
しい実施例を詳細に説明したが、本発明の精神及び範囲
から逸脱することなく種々の変更がなされ得る。例え
ば、本発明の複合層は、アラミドファイバから製造され
るものとして説明したが、低い又は負の熱膨張係数を有
する非導電性材料のファイバを用いることもできる。こ
の非導電性材料は、複合材料が銅のパターン(回路に取
り付けられる電気部品よりも熱膨張係数が大きい)と合
成されたときに回路板の熱膨張係数を電気部品に一致で
きるように、電気部品より小さな熱膨張係数を有してい
なければならない。更に、銅に代わっていかなる導電性
金属を用いることもできる。従って、本発明は、特許請
求の範囲のみによって限定されるものとする。
第1図は、多層のプリント回路板に取り付けられた4つ
のチップキャリアを示す簡単な斜視図、 第2図は、本発明による多層回路板を形成する複合層の
部分断面図、そして 第3図は、複合層の1つを示す部分断面図である。 10……多層回路板 12……チップキャリア 14……接点パッド 16……複合材料の複数の層 18……銅被覆層 20……絶縁接着層 22、24……外部層 26、28……内部層 30……アラミドファイバテープ 32……アラミドファイバ
のチップキャリアを示す簡単な斜視図、 第2図は、本発明による多層回路板を形成する複合層の
部分断面図、そして 第3図は、複合層の1つを示す部分断面図である。 10……多層回路板 12……チップキャリア 14……接点パッド 16……複合材料の複数の層 18……銅被覆層 20……絶縁接着層 22、24……外部層 26、28……内部層 30……アラミドファイバテープ 32……アラミドファイバ
Claims (8)
- 【請求項1】X方向に配向されたアラミドファイバテー
プの内部層とY方向に配向されたアラミドファイバテー
プからなる外部層とから構成されるサンドウィッチ構造
を形成するアラミドファィバからなる複合材料の複数の
層、および 回路板に取り付けられる電気部品間に接続を確立するの
に用いられる複数の銅層とを具備し、前記複合材料の層
は、前記回路板に取り付けられる前記電気部品の熱膨張
係数と適合する熱膨張係数を有する多層プリント回路板
を形成するように互いに接合されることを特徴とする多
層プリント回路板。 - 【請求項2】上記アラミドファイバテープは、樹脂が被
覆されて半硬化段階へと加熱されたアラミドファイバの
単一層である請求項1に記載の多層プリント回路板。 - 【請求項3】上記層は、絶縁接着層と共に接合される請
求項1に記載の多層プリント回路板。 - 【請求項4】上記絶縁接着層の各々は、アラミドファイ
バテープの単一層である請求項3に記載の多層プリント
回路板。 - 【請求項5】上記絶縁接着層の各々は、樹脂が含浸され
た編まれたアラミドファイバの単一層である請求項3に
記載の多層プリント回路板。 - 【請求項6】上記樹脂はエポキシ樹脂である請求項2に
記載の多層プリント回路板。 - 【請求項7】上記樹脂はポリイミド樹脂である請求項2
に記載の多層プリント回路板。 - 【請求項8】多層プリント回路板の製造方法において、 アラミドファイバテープの積層により複合材料の複数の
層を形成し、 幾つかの複合層の少なくとも片面に銅の層をメッキし、 上記銅の層に所定の回路パターンをエッチングし、そし
て 上記複合層に絶縁接着層を積層して、所望の熱膨張係数
を有するプリント回路板を形成することを特徴とする方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004555A JPH0634449B2 (ja) | 1989-01-11 | 1989-01-11 | 多層プリント回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004555A JPH0634449B2 (ja) | 1989-01-11 | 1989-01-11 | 多層プリント回路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206196A JPH02206196A (ja) | 1990-08-15 |
| JPH0634449B2 true JPH0634449B2 (ja) | 1994-05-02 |
Family
ID=11587295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1004555A Expired - Lifetime JPH0634449B2 (ja) | 1989-01-11 | 1989-01-11 | 多層プリント回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634449B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (ja) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | 多層プリント基板のボンディング用棚形成方法 |
| JP4869007B2 (ja) * | 2006-09-28 | 2012-02-01 | 京セラ株式会社 | プリント配線板 |
| JP2009021470A (ja) * | 2007-07-13 | 2009-01-29 | Fujitsu Ltd | 回路基板 |
-
1989
- 1989-01-11 JP JP1004555A patent/JPH0634449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02206196A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814945A (en) | Multilayer printed circuit board for ceramic chip carriers | |
| US4812792A (en) | High-frequency multilayer printed circuit board | |
| CA1230182A (en) | Multilayer printed circuit board structure | |
| US4689110A (en) | Method of fabricating multilayer printed circuit board structure | |
| US6222740B1 (en) | Multilayer circuit board having at least one core substrate arranged therein | |
| JP2875076B2 (ja) | フレキシブル配線基板 | |
| US4496793A (en) | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion | |
| KR100338908B1 (ko) | 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 | |
| US4513055A (en) | Controlled thermal expansion composite and printed circuit board embodying same | |
| US20040212075A1 (en) | Semiconductor device including a wiring board with a three-dimensional wiring pattern | |
| US4875282A (en) | Method of making multilayer printed circuit board | |
| US7956293B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH04212494A (ja) | 剛性/可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板 | |
| KR20000006037A (ko) | 저열팽창회로보드및다층회로보드 | |
| JP2001111218A (ja) | 多層プリント回路基板および電子装置 | |
| JPH0634449B2 (ja) | 多層プリント回路板 | |
| JP2630293B2 (ja) | 多層配線基板 | |
| US6228470B1 (en) | Composite substrate for electronic components | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH06181268A (ja) | 半導体装置 | |
| JPS60236278A (ja) | 配線用板 | |
| JPH03285382A (ja) | プリント配線基板 | |
| JP2532486Y2 (ja) | 半導体装置 | |
| JP2833375B2 (ja) | 多層プリント配線板の製造法 | |
| JPS60136400A (ja) | 多層配線基板 |