JPH063448Y2

JPH063448Y2 - レギュレータ回路

Info

Publication number: JPH063448Y2
Application number: JP1988122926U
Authority: JP
Inventors: 和久石黒; 泰範佐藤; 豊関口
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-09-20
Filing date: 1988-09-20
Publication date: 1994-01-26
Anticipated expiration: 2003-09-20
Also published as: JPH02130009U

Description

【考案の詳細な説明】 (イ)産業上の利用分野本考案は、安定化された電圧を発生し得るレギュレータ
回路に関するもので、特に前記レギュレータ回路及び該
レギュレータ回路に基準電圧を印加する基準電源の起動
不良を防止したレギュレータ回路に関する。

(ロ)従来の技術親機と子機とを備え、無線により前記両機間の交信を行
なうコードレス電話システム等の移動体通信機が公知で
ある。前記通信機の子機は、携帯性が重視されることか
ら、電源として乾電池を使用するとともに、内部回路を
ＩＣ（集積回路）で構成している。しかして、電池はそ
の使用量に応じて電圧が大幅に変化する為、直接前記Ｉ
Ｃの電源として用いることは好ましくなく、通常定電圧
を発生するレギュレータ回路を介して前記ＩＣの電源ラ
インに接続される。

第３図は、前記レギュレータ回路を示す回路図で、(1)
は電池電源に基づき基準電圧Ｖrを発生する基準電源、
(2)は第１定電圧Ｖ_１を発生する第１レギュレータ部、
及び(3)は第２定電圧Ｖ_２を発生する第２レギュレータ
部である。第１レギュレータ部(2)は、正入力端子に前
記基準電圧Ｖrが印加される初段差動増幅部(4)と該差動
増幅部(4)の出力電圧を増幅する中段増幅部(5)と出力電
圧を発生する終段増幅部(6)とを備え、第２レギュレー
タ部(3)も同様に初段差動増幅部(4′）、中段増幅部
(5′）及び終段増幅部(6′）を備える。しかして、終段
増幅部(6)の出力端に得られる出力電圧Ｖoは、抵抗(7)
及び(8)で分割された後初段差動増幅部(4)の負入力端子
に負帰還されている為、出力電圧Ｖoは基準電圧Ｖrに応
じた定電圧となる。

第３図の回路を移動体通信機の電源として用いる場合、
パワーセーブ信号に応じて開閉するスイッチ(9)が電源
ラインに挿入され、第１レギュレータ部(2)への通電は
前記スイッチ(9)により制御される。ここで、パワーセ
ーブとは、電池の消耗を避ける為、不使用時に回路への
通電を停止することであり、第３図の場合、第１定電圧
Ｖ_１は検波回路等パワーセーブの対象となる回路の電源
として使用され、第２定電圧Ｖ_２はマイクロコンピュー
タ等パワーセーブの対象とならない回路の電源として使
用される。尚、移動体通信機の１つであるコードレス電
話システムについては、雑誌「エレクトロニクスＥ」１
９８７年１２月号第６頁乃至第２６頁に詳述されてい
る。

ところで、第３図の初段差動増幅部(4)として、第４図
の如きＩＣ化された差動増幅回路を用いると、起動不良
を生じるという問題がある。第４図において、第１入力
端子(10)には基準電圧Ｖrが印加され、第２入力端子(1
1)には負帰還電圧が印加される。そして、両電圧の差電
圧が第１及び第２トランジスタ(12)及び(13)で増幅さ
れ、出力端子(14)に所定の出力が発生する。この差動増
幅回路は、ディスクリート素子で構成する場合何ら問題
がない。

(ハ)考案が解決しようとする課題しかしながら、前記差動増幅回路をＩＣで構成したと
き、電源投入時に起動不良を起すという大きな欠点があ
った。すなわち、起動時においては、負帰還電圧が零で
あり、その状態で基準電圧Ｖrが印加されると、第１ト
ランジスタ(12)がオン、第２トランジスタ(13)がオフと
なる。また、第２トランジスタ(13)がオフになる為、電
流ミラー回路(15)を構成するダイオード接続型の第３ト
ランジスタ(16)がオフとなり、それに応じて第４トラン
ジスタ(17)もオフになる。その為、第１トランジスタ(1
2)のコレクタ電流が供給されず、前記第１トランジスタ
(12)が飽和する。前記第１トランジスタ(12)が飽和する
と、該第１トランジスタ(12)のコレクタをベース、ベー
スをエミッタ及びＩＣの分離層をコレクタとする寄生Ｐ
ＮＰトランジスタがオン状態になり、前記第１トランジ
スタ(12)のベース電流を側路する。その結果、第４図の
差動増幅回路は起動しない。

(ニ)課題を解決するための手段本考案は、上述の点に鑑み成されたもので、差動接続さ
れた第１及び第２トランジスタのコレクタ間にバイアス
手段を挿入し、前記第１トランジスタが飽和するのを防
止したことを特徴とする。また、複数のレギュレータ部
を使用する場合、第１レギュレータ部の少くとも初段差
動増幅部を直接電源に接続するとともに、後段増幅部を
電源にスイッチを介して接続したことを特徴とする。

(ホ)作用本考案に依れば、起動不良防止用のバイアス手段が挿入
されている為、第１トランジスタのベースに基準電圧が
印加されたとき、前記バイアス手段を介して前記第１ト
ランジスタのコレクタに電流が流れる。その為、前記第
１トランジスタが飽和せず、起動不良が生じない。ま
た、複数のレギュレータ部を基準電源に接続した場合に
も、第１レギュレータ部の初段差動増幅部が正常に動作
するので、基準電源及び他のレギュレータ部に悪影響を
及ぼさない。

(ヘ)実施例第１図は、本考案の一実施例を示す回路図で、(18)は基
準電圧源、(19)及び(20)は差動接続された第１及び第２
トランジスタ、(21)は該第１及び第２トランジスタ(19)
及び(20)のコレクタ間に接続され、ダイオード型の第３
のトランジスタ(22)と該第３トランジスタ(22)にベース
及びエミッタが共通接続された第４トランジスタ(23)と
から成る電流ミラー回路、(24)乃至(26)は前記第１トラ
ンジスタ(19)のコレクタに得られる出力を順次増幅する
第５乃至第７トランジスタ、(27)及び(28)は前記第７ト
ランジスタ、(26)のコレクタに得られる出力電圧を分圧
して前記第２トランジスタ(20)のベースに帰還する第１
及び第２帰還抵抗、及び(29)はアノードが前記第２トラ
ンジスタ(20)のコレクタに、カソードが前記第１トラン
ジスタ(19)のコレクタにそれぞれ接続されたバイアス手
段として動作するダイオードである。尚、バイアス手段
としては、起動時に第１トランジスタ(19)に電流を供給
し、定常時に回路動作に悪影響を与えない様々な手段が
利用可能である。

電源投入時においては、電源時定数に応じて電源電圧(+
Ｖcc)が立上り、基準電圧源(18)の出力電圧Ｖrも前記電
源電圧に応じて所定値となる。しかして、基準電圧Ｖr
が立上り、その出力電圧Ｖrが第１トランジスタ(19)の
ベースに印加されると、該第１トランジスタ(19)がオン
になり、そのコレクタ電流は第３トランジスタ(22)及び
ダイオード(29)を介して供給される。その為、前記第１
トランジスタ(19)が飽和せず、ＩＣ内に寄生トランジス
タが形成されるのを防止し得る。第１トランジスタ(19)
のオンに応じて第３トランジスタ(22)がオンすると、電
流ミラー接続された第４トランジスタ(23)もオンし、第
５乃至第７トランジスタ(24)乃至(26)も順次オンして出
力端子(30)に出力電圧Ｖoが発生する。この出力電圧Ｖo
は、第１及び第２抵抗(27)及び(28)で分圧された後第２
トランジスタ(20)のベースに負帰還されるので、前記第
２トランジスタ(20)がオンになり、前記負帰還により前
記第２トランジスタ(20)のベース電圧がＶrになる。

回路が定常状態に達すると、第１及び第２トランジスタ
(19)及び(20)のベース電圧が等しくＶrになり、そのコ
レクタ電流及びコレクタ電圧も等しい値となる。従っ
て、ダイオード(29)のアノード電圧及びカソード電圧が
等しくなり、前記ダイオード(29)は回路動作に何ら影響
を与えなくなる。そして、出力電圧Ｖｏが上昇（下降）
し、第１トランジスタ(19)のベース電圧Ｖrに対して、
第２トランジスタ(20)のベース電圧が上昇（下降）すれ
ば、第２トランジスタ(20)のコレクタ電流、第３及び第
４トランジスタ(22)及び(23)のコレクタ電流が増大（減
少）するとともに、第１トランジスタ(19)のコレクタ電
流が減少（増大）するので、第５トランジスタ(24)のエ
ミッタ電流の増大（減少）、第６トランジスタ(25)のエ
ミッタ電流及び第７トランジスタ(26)のコレクタ電流の
減少（増大）、第２トランジスタ(20)のベース電圧の下
降（上昇）という負帰還動作により、出力電圧Ｖoが一
定の値に保たれる。

従って、第１図のレギュレータ回路を用いれば、確実な
起動を行ない得るとともに、出力電圧を安定に保つこと
が出来る。

ところで、基準電圧源(18)として、第２図に示す如く、
定電流源(31)と、コレクタが抵抗(32)を介して前記定電
流源(31)に接続されたダイオード接続型の第８トランジ
スタ(33)と、該第８トランジスタ(33)と電流ミラー接続
されるとともにエミッタに抵抗が接続された第９トラン
ジスタ(34)と、ベースが該第９トランジスタ(34)のコレ
クタに接続された第１０トランジスタ(35)とから成るバ
ンドギャップ型の定電圧回路を用いる場合、第１トラン
ジスタ(19)の飽和に起因する寄生ＰＮＰトランジスタ
が、定電流源(31)の出力電流をすべて吸引してしまい、
第８乃至第１０トランジスタ(33)乃至(35)がオフとな
り、出力端子(36)に定電圧Ｖrを発生出来なくなる。本
考案に係るレギュレータ回路は、特に第２図の如きバン
ドギャップ型の定電圧回路を基準電圧源(18)として用い
る場合に有効であり、基準定電圧Ｖrを正しく発生させ
得るので、前記基準電圧源(18)を複数の回路に利用する
場合にも何ら問題はない。

第５図は、第１図のレギュレータ回路の応用例を示すも
ので、(37)及び(38)は基準電圧源(39)から得られる基準
電圧Ｖrに応じて、第１及び第２定電圧Ｖ_１及びＶ_２を
発生する第１及び第２レギュレータ部である。しかし
て、第１レギュレータ部(37)は、それぞれ第１図の第１
乃至第４トランジスタ(19)乃至(23)及びダイオード(29)
に該当する初段増幅部(40)と、第５乃至第７トランジス
タ(24)乃至(26)に該当する後段増幅部(41)，(42)を備
え、前記初段増幅部(40)には電源電圧(+Ｖcc)が直接印
加され、後段増幅部(41)，(42)には電源電圧がスイッチ
(43)を介して印加されている。また、第２レギュレータ
部(38)は、第１レギュレータ部(37)と同一の構成を有
し、その各部には電源電圧が直接印加されている。尚、
スイッチ(43)は、パワーセーブの為に配置されており、
該スイッチ(43)をオフすると、後段増幅部(41)，(42)に
電流が流れず、電池の消耗を防止出来る。

スイッチ(43)をオフした状態で電源を投入すると、第１
図と同様の動作が行なわれ、第１及び第２レギュレータ
部(37)及び(38)の初段増幅部(40)及び(40′）が立上
る。その為、第２出力端子(44)には定電圧Ｖ_２が直ちに
発生するが、スイッチ(43)がオフしている為、第１出力
端子(45)には出力電圧が発生しない。パワーセーブ状態
が解除され、スイッチ(43)がオンとすると、第１レギュ
レータ部(37)の後段増幅部(41)，(42)が動作状態にな
り、第１出力端子(45)に定電圧Ｖ_１が発生する。しかし
て、第５図の基準電圧源(39)として、第２図の如きバン
ドギャップ型の定電圧回路を用いる場合、第１レギュレ
ータ部(37)の電源をスイッチ(43)を介して接続すると、
パワーセーブ状態において初段増幅部(40)の電源がオフ
となり、第１図の回路を使用しても、第１トランジスタ
(19)のベース電圧が印加され続けるので、第２図で説明
した場合と同様、第１トランジスタ(19)の飽和に起因す
る寄生ＰＮＰトランジスタが発生し、第２レギュレータ
部(38)への基準定電圧の印加が出来なくなる。その為、
第５図の回路においては、第１レギュレータ部(37)の初
段増幅部(40)を直接電源に接続し、誤動作防止を計って
いる。

(ト)考案の効果以上述べた如く、本考案に依れば、差動増幅部を構成す
るトランジスタが電源投入時に飽和するのを防止出来る
ので、寄生ＰＮＰトランジスタの発生を防止出来、その
結果起動不良を防止出来る。従って、本考案に係るレギ
ュレータ回路は、ＩＣ化レギュレータに用いて好適であ
る。

また、１つの基準電圧源に複数のレギュレータ部に利用
するに際し、実施例の如く、初段増幅部を本考案に係る
レギュレータ回路によって構成するとともに、電源を直
接印加する様にすれば、他の回路への悪影響を防止し得
る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第２図はそ
の基準電圧源の具体例を示す回路図、第３図は従来のレ
ギュレータ回路を示す回路図、第４図はその初段差動増
幅部を示す回路図、及び第５図は本考案の別の実施例を
示す回路図である。 (18)…基準電圧源、(19)(20)…第１，第２トランジス
タ、(21)…電流ミラー回路、(27),(28)…帰還抵抗、(2
9)…ダイオード。

Claims

【実用新案登録請求の範囲】

【請求項１】基準電圧源と該基準電圧源の出力電圧が印
加される第１トランジスタ及び該第１トランジスタとエ
ミッタが共通接続された第２トランジスタとを含む差動
増幅部と、該差動増幅部の負荷として配置され、入力端
が前記第２トランジスタのコレクタに、出力端が前記第
１トランジスタのコレクタにそれぞれ接続された電流ミ
ラー回路と、前記差動増幅部の出力を増幅する出力増幅
部と、該出力増幅部から得られる出力電圧を前記差動増
幅部の第２トランジスタに帰還する帰還回路とを備える
レギュレータ回路において、アノードが前記電流ミラー
回路の入力端に、カソードが前記電流ミラー回路の出力
端に接続されたダイオードを設け、起動時に前記ダイオ
ードを導通させることにより、前記第１トランジスタの
飽和に起因する起動不良を防止したことを特徴とするレ
ギュレータ回路。
【請求項２】基準電源と、該基準電源の出力電圧が印加
される複数のレギュレータ部とを備え、前記複数のレギ
ュレータ部からそれぞれ安定化された電圧を取り出すレ
ギュレータ回路において、少なくとも第１レギュレータ
部の初段を、一対のトランジスタを有する差動増幅部で
構成し、該差動増幅部の負荷として電流ミラー回路を配
置するとともに、前記一対のトランジスタのコレクタ間
に起動不良を防止するダイオードを配置し、前記ダイオ
ードのアノードを前記電流ミラー回路の入力端に、カソ
ードを前記電流ミラー回路の出力端に接続したことを特
徴とするレギュレータ回路。
【請求項３】前記第１のレギュレータ部は、前記初段差
動増幅部と該初段差動増幅部の出力を増幅する後段増幅
部とを備え、少くとも前記初段増幅部を直接電源に接続
するとともに、前記後段増幅部をスイッチを介して電源
に接続することを特徴とする請求項第２項記載のレギュ
レータ回路。