JPH062337Y2 - Ａｌｃ回路 - Google Patents
Ａｌｃ回路Info
- Publication number
- JPH062337Y2 JPH062337Y2 JP1986072359U JP7235986U JPH062337Y2 JP H062337 Y2 JPH062337 Y2 JP H062337Y2 JP 1986072359 U JP1986072359 U JP 1986072359U JP 7235986 U JP7235986 U JP 7235986U JP H062337 Y2 JPH062337 Y2 JP H062337Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- differential amplifier
- amplifier circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Picture Signal Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はＡＧＣ回路に関し、特にＡＬＣ回路に関する。
第２図は、ＡＬＣ回路の従来例の回路図である。
ＮＰＮトランジスタ１は、ベースが入力端101に、コレ
クタが最高電位端102にそれぞれ接続され、さらにエミ
ッタがＮＰＮトランジスタ２のベースに接続され、ＮＰ
Ｎトランジスタ１，２はダーリントン接続されている。
同様に、ＮＰＮトランジスタ４は、コレクタが最高電位
端102に、エミッタがＮＰＮトランジスタ３のベースに
接続されてＮＰＮトランジスタ４，３はダーリントン接
続されている。トランジスタ２のエミッタとトランジス
タ３のエミッタは定電流回路13の一端に接続され、定電
流回路13の他端は最低電位端103に接続されている。ト
ランジスタ１，２とトランジスタ３，４と定電流回路13
とによってトランジスタ１，４のベースをそれぞれ入力
端101、反転入力端105とする差動増幅回路14が構成され
ている。ＰＮＰトランジスタ７は、エミッタが最高電位
端102に接続され、ベースとコレクタが接続され、ＰＮ
Ｐトランジスタ８は、エミッタが最高電位端102に接続
され、ベースがＰＮＰトランジスタ７のベースに接続さ
れて、ＰＮＰトランジスタ７とＰＮＰトランジスタ８と
によってカレントミラー回路15が構成されている。差動
増幅回路14の反転出力端（ＮＰＮトランジスタ２のコレ
クタ）はカレントミラー回路15の入力端（ＰＮＰトラン
ジスタ７のコレクタ・ベース接続点）に接続され、差動
増幅回路14の非反転出力端（ＮＰＮトランジスタ３のコ
レクタ）はカレントミラー回路15の出力端（ＰＮＰトラ
ンジスタ８のコレクタ）に接続されている。また、抵抗
12と容量10は並列に接続され、その並列接続の一端は抵
抗11と接続されて、その接続点を出力端104とする平滑
回路16が構成されており、その並列接続の他端は最低電
位端103に接続されている。ＮＰＮトランジスタ６のベ
ースは差動増幅回路14の非反転出力端に、コレクタは最
高電位端102にそれぞれ接続され、エミッタは平滑回路1
6の入力端（平滑回路16の最低電位端と反対側の一端）
に接続され、その接続点は差動増幅回路14の反転入力端
105に接続される。
クタが最高電位端102にそれぞれ接続され、さらにエミ
ッタがＮＰＮトランジスタ２のベースに接続され、ＮＰ
Ｎトランジスタ１，２はダーリントン接続されている。
同様に、ＮＰＮトランジスタ４は、コレクタが最高電位
端102に、エミッタがＮＰＮトランジスタ３のベースに
接続されてＮＰＮトランジスタ４，３はダーリントン接
続されている。トランジスタ２のエミッタとトランジス
タ３のエミッタは定電流回路13の一端に接続され、定電
流回路13の他端は最低電位端103に接続されている。ト
ランジスタ１，２とトランジスタ３，４と定電流回路13
とによってトランジスタ１，４のベースをそれぞれ入力
端101、反転入力端105とする差動増幅回路14が構成され
ている。ＰＮＰトランジスタ７は、エミッタが最高電位
端102に接続され、ベースとコレクタが接続され、ＰＮ
Ｐトランジスタ８は、エミッタが最高電位端102に接続
され、ベースがＰＮＰトランジスタ７のベースに接続さ
れて、ＰＮＰトランジスタ７とＰＮＰトランジスタ８と
によってカレントミラー回路15が構成されている。差動
増幅回路14の反転出力端（ＮＰＮトランジスタ２のコレ
クタ）はカレントミラー回路15の入力端（ＰＮＰトラン
ジスタ７のコレクタ・ベース接続点）に接続され、差動
増幅回路14の非反転出力端（ＮＰＮトランジスタ３のコ
レクタ）はカレントミラー回路15の出力端（ＰＮＰトラ
ンジスタ８のコレクタ）に接続されている。また、抵抗
12と容量10は並列に接続され、その並列接続の一端は抵
抗11と接続されて、その接続点を出力端104とする平滑
回路16が構成されており、その並列接続の他端は最低電
位端103に接続されている。ＮＰＮトランジスタ６のベ
ースは差動増幅回路14の非反転出力端に、コレクタは最
高電位端102にそれぞれ接続され、エミッタは平滑回路1
6の入力端（平滑回路16の最低電位端と反対側の一端）
に接続され、その接続点は差動増幅回路14の反転入力端
105に接続される。
次に、この従来例の動作について説明する。
入力端101に整流されたバースト信号が入力されてその
入力信号のピーク値（第２図の入力信号の状態Ａにおけ
る電位）が反転入力端子105の電位より高い場合には、
ＮＰＮトランジスタ３は非導通になり、ＮＰＮトランジ
スタ２は導通してそのエミッタから一定値の電流が定電
流回路13に出力される。ＮＰＮトランジスタ２のコレク
タ電流が流れるとカレントミラー回路15を構成するＰＮ
Ｐトランジスタ８が導通し、ＮＰＮトランジスタ６のベ
ース電流が流れて、ＮＰＮトランジスタ６のエミッタ電
流は抵抗11を介して容量10を充電する。
入力信号のピーク値（第２図の入力信号の状態Ａにおけ
る電位）が反転入力端子105の電位より高い場合には、
ＮＰＮトランジスタ３は非導通になり、ＮＰＮトランジ
スタ２は導通してそのエミッタから一定値の電流が定電
流回路13に出力される。ＮＰＮトランジスタ２のコレク
タ電流が流れるとカレントミラー回路15を構成するＰＮ
Ｐトランジスタ８が導通し、ＮＰＮトランジスタ６のベ
ース電流が流れて、ＮＰＮトランジスタ６のエミッタ電
流は抵抗11を介して容量10を充電する。
次に、入力信号が状態Ａから状態Ｂになったとき、ＮＰ
Ｎトランジスタ１および２は非導通になり、その結果Ｐ
ＮＰトランジスタ８が非導通になり、そのためＮＰＮト
ランジスタ６のベースバイアス電流が供給できず、ＮＰ
Ｎトランジスタ６も動作しなくなる。ここで定電流回路
13によって引かれる定電流分はＮＰＮトランジスタ３お
よびＮＰＮトランジスタ４が供給しようとするが、ＮＰ
Ｎトランジスタ６が動作していないため、平滑回路16か
らＮＰＮトランジスタ４のベース電流を引くことにな
る。ＮＰＮトランジスタ４によってＮＰＮトランジスタ
３のベース電流が供給されるが、ＰＮＰトランジスタ８
が非導通のため、ＮＰＮトランジスタ３のコレクタ電流
が供給されず、ＮＰＮトランジスタ３は飽和しhfeが低
下してＮＰＮトランジスタ３のベースバイアス電流が増
加する。このため、トランジスタ４のベースドライブ電
流も同様に増加することによって平滑回路16の放電時定
数が多大の影響を受ける。
Ｎトランジスタ１および２は非導通になり、その結果Ｐ
ＮＰトランジスタ８が非導通になり、そのためＮＰＮト
ランジスタ６のベースバイアス電流が供給できず、ＮＰ
Ｎトランジスタ６も動作しなくなる。ここで定電流回路
13によって引かれる定電流分はＮＰＮトランジスタ３お
よびＮＰＮトランジスタ４が供給しようとするが、ＮＰ
Ｎトランジスタ６が動作していないため、平滑回路16か
らＮＰＮトランジスタ４のベース電流を引くことにな
る。ＮＰＮトランジスタ４によってＮＰＮトランジスタ
３のベース電流が供給されるが、ＰＮＰトランジスタ８
が非導通のため、ＮＰＮトランジスタ３のコレクタ電流
が供給されず、ＮＰＮトランジスタ３は飽和しhfeが低
下してＮＰＮトランジスタ３のベースバイアス電流が増
加する。このため、トランジスタ４のベースドライブ電
流も同様に増加することによって平滑回路16の放電時定
数が多大の影響を受ける。
上述した従来のＡＬＣ回路は、バースト信号を入力した
場合、ＮＰＮトランジスタ３が飽和しベースドライブ電
流が増加して、平滑回路16の放電時定数が変化を受ける
ため、平滑回路16の安定した動作が妨げられるという欠
点がある。
場合、ＮＰＮトランジスタ３が飽和しベースドライブ電
流が増加して、平滑回路16の放電時定数が変化を受ける
ため、平滑回路16の安定した動作が妨げられるという欠
点がある。
本考案の目的は、出力回路を改良して平滑回路の動作を
安定させたＡＬＣ回路を提供することにある。
安定させたＡＬＣ回路を提供することにある。
前記目的を達成するため、本考案に係るＡＬＣ回路は、
差動増幅回路と、カレントミラー回路と、平滑回路と、
出力トランジスタと、バイパストランジスタとを有する
ＡＬＣ回路であって、 差動増幅回路は、整流されたバースト信号と平滑回路の
信号電位との大小に応じて出力信号を出力するものであ
り、ダーリントン接続された第１及び第２トランジスタ
と第３及び第４トランジスタとの対と、定電流回路とを
有し、 前記第１トランジスタのベースは差動増幅回路の入力端
であり、前記第３トランジスタのベースは差動増幅回路
の反転入力端であり、前記第２トランジスタのコレクタ
は差動増幅回路の反転出力端であり、前記第４トランジ
スタのコレクタは差動増幅回路の非反転出力端であり、
前記第１及び第３トランジスタのコレクタは最高電位端
に接続され、 前記定電流回路は、一端が前記第２及び第４トランジス
タのエミッタに接続され、他端が最低電位端に接続さ
れ、 カレントミラー回路は、差動増幅回路の出力に対応して
出力トランジスタに制御指令を出力するものであり、ベ
ース同士が互いに接続された第５及び第６トランジスタ
の対を有し、 前記第５及び第６トランジスタは、エミッタが最高電位
端に接続され、前記第５トランジスタは、コレクタが前
記差動増幅回路の反転出力端（第２トランジスタのコレ
クタ）に接続され、前記第６トランジスタは、コレクタ
が前記差動増幅回路の非反転出力端（第４トランジスタ
のコレクタ）に接続され、 平滑回路は、一端が前記差動増幅回路の反転入力端（第
３トランジスタのベース）に接続され、他端が最低電位
端に接続され、差動増幅回路の出力を平滑するものであ
り、 出力トランジスタは、ベースが前記差動増幅回路の非反
転出力端に接続され、コレクタが最高電位端に接続さ
れ、エミッタが前記平滑回路の一端に接続され、カレン
トミラー回路の制御指令に基づいて平滑回路の容量を充
電するものであり、 バイパストランジスタは、コレクタが最高電位端に接続
され、エミッタが前記差動増幅回路の非反転出力端に接
続され、ベースが前記平滑回路の一端に接続され、出力
トランジスタの停止時に前記差動増幅回路の第４トラン
ジスタの飽和を阻止するものである。
差動増幅回路と、カレントミラー回路と、平滑回路と、
出力トランジスタと、バイパストランジスタとを有する
ＡＬＣ回路であって、 差動増幅回路は、整流されたバースト信号と平滑回路の
信号電位との大小に応じて出力信号を出力するものであ
り、ダーリントン接続された第１及び第２トランジスタ
と第３及び第４トランジスタとの対と、定電流回路とを
有し、 前記第１トランジスタのベースは差動増幅回路の入力端
であり、前記第３トランジスタのベースは差動増幅回路
の反転入力端であり、前記第２トランジスタのコレクタ
は差動増幅回路の反転出力端であり、前記第４トランジ
スタのコレクタは差動増幅回路の非反転出力端であり、
前記第１及び第３トランジスタのコレクタは最高電位端
に接続され、 前記定電流回路は、一端が前記第２及び第４トランジス
タのエミッタに接続され、他端が最低電位端に接続さ
れ、 カレントミラー回路は、差動増幅回路の出力に対応して
出力トランジスタに制御指令を出力するものであり、ベ
ース同士が互いに接続された第５及び第６トランジスタ
の対を有し、 前記第５及び第６トランジスタは、エミッタが最高電位
端に接続され、前記第５トランジスタは、コレクタが前
記差動増幅回路の反転出力端（第２トランジスタのコレ
クタ）に接続され、前記第６トランジスタは、コレクタ
が前記差動増幅回路の非反転出力端（第４トランジスタ
のコレクタ）に接続され、 平滑回路は、一端が前記差動増幅回路の反転入力端（第
３トランジスタのベース）に接続され、他端が最低電位
端に接続され、差動増幅回路の出力を平滑するものであ
り、 出力トランジスタは、ベースが前記差動増幅回路の非反
転出力端に接続され、コレクタが最高電位端に接続さ
れ、エミッタが前記平滑回路の一端に接続され、カレン
トミラー回路の制御指令に基づいて平滑回路の容量を充
電するものであり、 バイパストランジスタは、コレクタが最高電位端に接続
され、エミッタが前記差動増幅回路の非反転出力端に接
続され、ベースが前記平滑回路の一端に接続され、出力
トランジスタの停止時に前記差動増幅回路の第４トラン
ジスタの飽和を阻止するものである。
このように、従来のＡＬＣ回路のカレントミラー回路の
出力トランジスタに並列に新たなトランジスタ回路を設
けて、カレントミラー回路の出力がない場合でも、前記
新たなトランジスタ回路によって差動増幅回路の反転入
力トランジスタにコレクタ電流を供給することにより、
該トランジスタの飽和によって平滑回路の放電時定数が
影響されることを防ぐことができる。
出力トランジスタに並列に新たなトランジスタ回路を設
けて、カレントミラー回路の出力がない場合でも、前記
新たなトランジスタ回路によって差動増幅回路の反転入
力トランジスタにコレクタ電流を供給することにより、
該トランジスタの飽和によって平滑回路の放電時定数が
影響されることを防ぐことができる。
次に、本考案の実施例について図面を参照して説明す
る。
る。
第１図は本考案のＡＬＣ回路の一実施例の回路図であ
る。図中、第２図と同一構成部分には同一の符号を付し
てその構成並びに動作の説明を省略する。
る。図中、第２図と同一構成部分には同一の符号を付し
てその構成並びに動作の説明を省略する。
第１図において、本考案は、差動増幅回路１４とカレン
トミラー回路１５と平滑回路１６に加えて、ＮＰＮトラ
ンジスタ６とＮＰＮトランジスタ５とを有している。
トミラー回路１５と平滑回路１６に加えて、ＮＰＮトラ
ンジスタ６とＮＰＮトランジスタ５とを有している。
次に差動増幅回路１４、カレントミラー回路１５、平滑
回路１６、ＮＰＮトランジスタ６、ＮＰＮトランジスタ
５との接続関係について説明する。
回路１６、ＮＰＮトランジスタ６、ＮＰＮトランジスタ
５との接続関係について説明する。
差動増幅回路１４は第１図に示すように、整流されたバ
ースト信号と平滑回路の信号電位との大小に応じて出力
信号を出力するものであり、ダーリントン接続された第
１及び第２（ＮＰＮ）トランジスタ１，２と第３及び第
４（ＮＰＮ）トランジスタ４，３の対と、定電流回路１
３とを有している。
ースト信号と平滑回路の信号電位との大小に応じて出力
信号を出力するものであり、ダーリントン接続された第
１及び第２（ＮＰＮ）トランジスタ１，２と第３及び第
４（ＮＰＮ）トランジスタ４，３の対と、定電流回路１
３とを有している。
第１トランジスタ１のベースは差動増幅回路１４の入力
端１０１であり、第３トランジスタ４のベースは差動増
幅回路１４の反転入力端で１０５ある。また、第２トラ
ンジスタ３のコレクタは差動増幅回路１４の反転出力端
であり、第４トランジスタ３のコレクタは差動増幅回路
１４の非反転出力端である。また、第１及び第３トラン
ジスタ１，４のコレクタは最高電位端１０２に接続され
ている。電流回路１３は、一端が第２及び第４トランジ
スタ２，３のエミッタに接続され、他端が最低電位端１
０３に接続されている。
端１０１であり、第３トランジスタ４のベースは差動増
幅回路１４の反転入力端で１０５ある。また、第２トラ
ンジスタ３のコレクタは差動増幅回路１４の反転出力端
であり、第４トランジスタ３のコレクタは差動増幅回路
１４の非反転出力端である。また、第１及び第３トラン
ジスタ１，４のコレクタは最高電位端１０２に接続され
ている。電流回路１３は、一端が第２及び第４トランジ
スタ２，３のエミッタに接続され、他端が最低電位端１
０３に接続されている。
カレントミラー回路１５は、差動増幅回路１４の出力に
対応して出力トランジスタ６に制御指令を出力するもの
であって、ベース同士が互いに接続された第５及び第６
（ＮＰＮ）トランジスタ７，８の対を有している。第５
及び第６トランジスタ７，８は、エミッタが最高電位端
１０２に接続され、第５トランジスタ７は、コレクタが
差動増幅回路１４の反転出力端（第２トランジスタ２の
コレクタ）に接続され、第６トランジスタ８は、コレク
タが差動増幅回路１４の非反転出力端（第４トランジス
タ３のコレクタ）に接続されている。
対応して出力トランジスタ６に制御指令を出力するもの
であって、ベース同士が互いに接続された第５及び第６
（ＮＰＮ）トランジスタ７，８の対を有している。第５
及び第６トランジスタ７，８は、エミッタが最高電位端
１０２に接続され、第５トランジスタ７は、コレクタが
差動増幅回路１４の反転出力端（第２トランジスタ２の
コレクタ）に接続され、第６トランジスタ８は、コレク
タが差動増幅回路１４の非反転出力端（第４トランジス
タ３のコレクタ）に接続されている。
平滑回路１６は、一端が差動増幅回路１４の反転入力端
（第３トランジスタ４のベース）１０５に接続され、他
端が最低電位端１０３に接続され、差動増幅回路１５の
出力を平滑し、出力端子１０４に出力する。
（第３トランジスタ４のベース）１０５に接続され、他
端が最低電位端１０３に接続され、差動増幅回路１５の
出力を平滑し、出力端子１０４に出力する。
ＮＰＮトランジスタ５は、ベースが差動増幅回路１４の
非反転出力端に接続され、コレクタが最高電位端１０２
に接続され、エミッタが平滑回路１６の一端に接続され
ている。
非反転出力端に接続され、コレクタが最高電位端１０２
に接続され、エミッタが平滑回路１６の一端に接続され
ている。
ＮＰＮトランジスタ６は、コレクタが最高電位端１０２
に接続され、エミッタが差動増幅回路１４の非反転出力
端に接続され、ベースが平滑回路１６の一端に接続され
ている。
に接続され、エミッタが差動増幅回路１４の非反転出力
端に接続され、ベースが平滑回路１６の一端に接続され
ている。
ＮＰＮトランジスタ４のベース電位が入力バースト信号
のピーク値よりも低い場合において、入力信号が状態Ａ
になると、ＮＰＮトランジスタ３が非導通になるためＮ
ＰＮトランジスタ５は動作せず、したがって、このとき
の動作は、従来例と同様であるが、入力信号が状態Ｂに
なったときは従来例と異なる。すなわち、このときには
ＮＰＮトランジスタ４およびＮＰＮトランジスタ５のベ
ースバイアス電流が、容量10の放電によって供給され、
ＮＰＮトランジスタ５は導通状態にあり、ＮＰＮトラン
ジスタ３のコレクタに定電流源13によって引かれる電流
を供給する。したがって、ＮＰＮトランジスタ５はＮＰ
Ｎトランジスタ３の飽和を防ぎ、差増増幅回路14がバラ
ンスするまで電流を供給する。したがって、ＮＰＮトラ
ンジスタ５は、機能的に入力信号がＢ状態になったとき
に、カレントミラー回路１５によらず、出力トランジス
タとしてのＮＰＮトランジスタ６に代わり、トランジス
タ３を動作させる点で、カレントミラー回路１５に対す
るバイパス用のトランジスタとして作用する。その結果
トランジスタ３が飽和せず、hfeも低下せず、したがっ
て大きなベースドライブ電流を供給せずにすむため、抵
抗11,12および容量10からなる平滑回路16の放電時定数
が回路の動作の影響を受けない。
のピーク値よりも低い場合において、入力信号が状態Ａ
になると、ＮＰＮトランジスタ３が非導通になるためＮ
ＰＮトランジスタ５は動作せず、したがって、このとき
の動作は、従来例と同様であるが、入力信号が状態Ｂに
なったときは従来例と異なる。すなわち、このときには
ＮＰＮトランジスタ４およびＮＰＮトランジスタ５のベ
ースバイアス電流が、容量10の放電によって供給され、
ＮＰＮトランジスタ５は導通状態にあり、ＮＰＮトラン
ジスタ３のコレクタに定電流源13によって引かれる電流
を供給する。したがって、ＮＰＮトランジスタ５はＮＰ
Ｎトランジスタ３の飽和を防ぎ、差増増幅回路14がバラ
ンスするまで電流を供給する。したがって、ＮＰＮトラ
ンジスタ５は、機能的に入力信号がＢ状態になったとき
に、カレントミラー回路１５によらず、出力トランジス
タとしてのＮＰＮトランジスタ６に代わり、トランジス
タ３を動作させる点で、カレントミラー回路１５に対す
るバイパス用のトランジスタとして作用する。その結果
トランジスタ３が飽和せず、hfeも低下せず、したがっ
て大きなベースドライブ電流を供給せずにすむため、抵
抗11,12および容量10からなる平滑回路16の放電時定数
が回路の動作の影響を受けない。
以上説明したように本考案は、差動増幅回路の出力回路
に並列にトランジスタを追加して接続することにより、
従来のＡＬＣ回路における差動増幅回路のトランジスタ
の飽和を防ぎ、平滑回路の時定数を安定させる効果があ
る。
に並列にトランジスタを追加して接続することにより、
従来のＡＬＣ回路における差動増幅回路のトランジスタ
の飽和を防ぎ、平滑回路の時定数を安定させる効果があ
る。
第１図は本考案のＡＬＣ回路の一実施例の回路図、第２
図はＡＬＣ回路の従来例の回路図である。 101…入力端、102…最高電位端、 103…最低電位端、104…出力端、 105…反転入力端、 １，２，３，４…ＮＰＮトランジスタ ５…ＮＰＮ（バイパス）トランジスタ ６…ＮＰＮ（出力）トランジスタ ７，８…ＰＮＰトランジスタ、 10…容量、11〜12…抵抗、 13…定電流回路、14…差動増幅回路、 15…カレントミラー回路、16…平滑回路。
図はＡＬＣ回路の従来例の回路図である。 101…入力端、102…最高電位端、 103…最低電位端、104…出力端、 105…反転入力端、 １，２，３，４…ＮＰＮトランジスタ ５…ＮＰＮ（バイパス）トランジスタ ６…ＮＰＮ（出力）トランジスタ ７，８…ＰＮＰトランジスタ、 10…容量、11〜12…抵抗、 13…定電流回路、14…差動増幅回路、 15…カレントミラー回路、16…平滑回路。
Claims (1)
- 【請求項１】差動増幅回路と、カレントミラー回路と、
平滑回路と、出力トランジスタと、バイパストランジス
タとを有するＡＬＣ回路であって、 差動増幅回路は、整流されたバースト信号と平滑回路の
信号電位との大小に応じて出力信号を出力するものであ
り、ダーリントン接続された第１及び第２トランジスタ
と第３及び第４トランジスタとの対と、定電流回路とを
有し、 前記第１トランジスタのベースは差動増幅回路の入力端
であり、前記第３トランジスタのベースは差動増幅回路
の反転入力端子であり、前記第２トランジスタのコレク
タは差動増幅回路の反転出力端であり、前記第４トラン
ジスタのコレクタは差動増幅回路の非反転出力端であ
り、前記第１及び第３トランジスタのコレクタは最高電
位端に接続され、 前記定電流回路は、一端が前記第２及び第４トランジス
タのエミッタに接続され、他端が最低電位端に接続さ
れ、 カレントミラー回路は、差動増幅回路の出力に対応して
出力トランジスタに制御指令を出力するものであり、ベ
ース同士が互いに接続された第５及び第６トランジスタ
の対を有し、 前記第５及び第６トランジスタは、エミッタが最高電位
端に接続され、前記第５トランジスタは、コレクタが前
記差動増幅回路の反転出力端（第２トランジスタのコレ
クタ）に接続され、前記第６トランジスタは、コレクタ
が前記差動増幅回路の非反転出力端（第４トランジスタ
のコレクタ）に接続され、 平滑回路は、一端が前記差動増幅回路の反転入力端（第
３トランジスタのベース）に接続され、他端が最低電位
端に接続され、差動増幅回路の出力を平滑するものであ
り、 出力トランジスタは、ベースが前記差動増幅回路の非反
転出力端に接続され、コレクタが最高電位端に接続さ
れ、エミッタが前記平滑回路の一端に接続され、カレン
トミラー回路の制御指令に基づいて平滑回路の容量を充
電するものであり、 バイパストランジスタは、コレクタが最高電位端に接続
され、エミッタが前記差動増幅回路の非反転出力端に接
続され、ベースが前記平滑回路の一端に接続され、出力
トランジスタの停止時に前記差動増幅回路の第４トラン
ジスタの飽和を阻止するものであることを特徴とするＡ
ＬＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986072359U JPH062337Y2 (ja) | 1986-05-13 | 1986-05-13 | Ａｌｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986072359U JPH062337Y2 (ja) | 1986-05-13 | 1986-05-13 | Ａｌｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62183419U JPS62183419U (ja) | 1987-11-20 |
| JPH062337Y2 true JPH062337Y2 (ja) | 1994-01-19 |
Family
ID=30915740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986072359U Expired - Lifetime JPH062337Y2 (ja) | 1986-05-13 | 1986-05-13 | Ａｌｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH062337Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207716A (ja) * | 1983-05-10 | 1984-11-24 | Sanyo Electric Co Ltd | 自動レベル制御回路 |
-
1986
- 1986-05-13 JP JP1986072359U patent/JPH062337Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62183419U (ja) | 1987-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3648154A (en) | Power supply start circuit and amplifier circuit | |
| JPS61230411A (ja) | 電気回路 | |
| US4463319A (en) | Operational amplifier circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH04135307A (ja) | 折れ線特性回路 | |
| JPH02254805A (ja) | 飽和検出器付増幅器装置 | |
| JPS6228887B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH021608Y2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPH0326670Y2 (ja) | ||
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS6325769Y2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH0332097Y2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPH04278611A (ja) | 定電流回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPH0462606B2 (ja) |