JPH063460Y2 - Key input device - Google Patents

Key input device

Info

Publication number
JPH063460Y2
JPH063460Y2 JP1987038002U JP3800287U JPH063460Y2 JP H063460 Y2 JPH063460 Y2 JP H063460Y2 JP 1987038002 U JP1987038002 U JP 1987038002U JP 3800287 U JP3800287 U JP 3800287U JP H063460 Y2 JPH063460 Y2 JP H063460Y2
Authority
JP
Japan
Prior art keywords
key
conductors
input
level
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987038002U
Other languages
Japanese (ja)
Other versions
JPS63147731U (en
Inventor
隆昭 油井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1987038002U priority Critical patent/JPH063460Y2/en
Publication of JPS63147731U publication Critical patent/JPS63147731U/ja
Application granted granted Critical
Publication of JPH063460Y2 publication Critical patent/JPH063460Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Position Input By Displaying (AREA)

Description

【考案の詳細な説明】 [考案の技術分野] この考案は透明タッチキーボードなどに用いられるキー
入力装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a key input device used for a transparent touch keyboard or the like.

[従来技術とその問題点] 最近、電卓などのキー入力装置として、透明タッチキー
ボードなどが用いられている。
[Prior Art and its Problems] Recently, a transparent touch keyboard or the like has been used as a key input device such as a calculator.

しかして、従来、この種のキー入力装置として第5図に
示すように構成したものがある。すなわち、このものは
x方向に配設された導体L1、L2、L3、L4に対してy
方向に配設された導体I1、I2、I3、I4を直交して設
け、これら導体L1〜L4およびI1〜I4の交点にキース
イッチ部を形成している。そして、導体L1〜L4にトラ
ンジスタT1、T2、T3、T4を接続し、導体I1〜I4に
コンパレータC1、C2、C3、C4を接続している。ま
た、これらコンパレータC1、C2、C3、C4の入力端子
にプルアップ抵抗R1、R2、R3、R4を介して電源Vc
cを接続している。
Thus, conventionally, there is a key input device of this type configured as shown in FIG. That is, this is y for conductors L1, L2, L3, L4 arranged in the x direction.
The conductors I1, I2, I3, and I4 are arranged orthogonally to each other, and a key switch portion is formed at the intersection of these conductors L1 to L4 and I1 to I4. Transistors T1, T2, T3 and T4 are connected to the conductors L1 to L4, and comparators C1, C2, C3 and C4 are connected to the conductors I1 to I4. Further, the power supply Vc is connected to the input terminals of these comparators C1, C2, C3, C4 via pull-up resistors R1, R2, R3, R4.
c is connected.

このようなキー入力装置では、トランジスタT1、T2、
T3、T4に対して走査信号を順に入力してx方向の導体
L1、L2、L3、L4を「L」レベルにし、この状態で、
任意のキースイッチ部が操作されると、対応するy方向
の導体I1、I2、I3、I4を介してコンパレータC1、
C2、C3、C4よりキー信号が読出されるようになる。
In such a key input device, transistors T1, T2,
Scan signals are sequentially input to T3 and T4 to set the conductors L1, L2, L3 and L4 in the x direction to "L" level, and in this state,
When any key switch section is operated, the comparator C1, through the corresponding y-direction conductors I1, I2, I3 and I4,
The key signal is read out from C2, C3 and C4.

ところで、このようなキー入力装置として、例えば透明
タッチキーボードなどに用いられるものでは、上述のx
方向およびy方向の導体に酸化インジュウム(ITO)
などが用いられる。ところが、このような導体を使用し
た透明タッチキーボードにあっては、配線抵抗が大きく
なるだけでなく、導体間に形成されるキースイッチ部で
の容量成分がかなり大きなものになる。
By the way, as such a key input device used in, for example, a transparent touch keyboard, the above-mentioned x
Oxide (ITO) on the y-direction and y-direction conductors
Are used. However, in the transparent touch keyboard using such a conductor, not only the wiring resistance becomes large, but also the capacitance component in the key switch portion formed between the conductors becomes considerably large.

このため、走査信号の入力によりキースイッチ部に電荷
が帯電されると、この電荷が放電されるまでに、かなり
の時間が掛かるようになり、この間、充電電荷によるレ
ベルが保持されてしまう。そこで、従来では、走査信号
を入力したのち、所定の放電時間を経過したところで次
の走査信号を入力するようにしているが、これではキー
スキャンのための速度が著しく低下してしまい、キーデ
ータの入力速度が制限されてしまう欠点があった。
Therefore, when the key switch portion is charged with electric charges by the input of the scanning signal, it takes a considerable time until the electric charges are discharged, and during this period, the level due to the charged electric charges is held. Therefore, conventionally, after the scanning signal is input, the next scanning signal is input when a predetermined discharge time elapses. However, with this, the speed for key scanning is significantly reduced, and the key data is There was a drawback that the input speed of was limited.

[考案の目的] この考案は上記事情に鑑みてなされたもので、キー走査
信号によりキースイッチ部に帯電される電荷を速やかに
放電でき、キースキャン速度を高め、キーデータ入力の
高速化を可能にしたキー入力装置を提供することを目的
とする。
[Object of the Invention] The present invention has been made in view of the above circumstances, and can quickly discharge the electric charge charged in the key switch portion by the key scanning signal, increase the key scanning speed, and speed up the key data input. It is an object of the present invention to provide a key input device according to the above.

[考案の要点] この考案にかかるキー入力装置によれば、走査信号の入
力をまってキースイッチ部に接続され、このキースイッ
チ部に帯電される電荷を強制放電させる放電手段を設け
るようになっている。
[Key Points of the Invention] According to the key input device of the present invention, a discharge means is provided which is connected to the key switch section after receiving a scanning signal and forcibly discharging the electric charge charged in the key switch section. ing.

[考案の実施例] 以下、この考案の一実施例を図面にしたがい説明する。[Embodiment of the Invention] An embodiment of the invention will be described below with reference to the drawings.

第1図は同実施例の回路構成を示すものである。図にお
いて、L11、L12、L13、L14はx方向に配設された導
体、I11、I12、I13、I14はy方向に配設された導体
で、これらの導体L11〜L14および導体I11〜I14の交
点にキースイッチ部を形成している。この場合、これら
導体L11〜L14導体I11〜I14には、透明タッチキーボ
ードを構成するための酸化インジュウム(ITO)など
が用いられている。また、キースイッチ部は押し操作に
よりオン動作され、押し操作を解除するとオフするよう
になっている。
FIG. 1 shows the circuit configuration of the embodiment. In the figure, L11, L12, L13 and L14 are conductors arranged in the x direction, and I11, I12, I13 and I14 are conductors arranged in the y direction. These conductors L11 to L14 and conductors I11 to I14 are The key switch part is formed at the intersection. In this case, for the conductors L11 to L14, conductors I11 to I14, indium oxide (ITO) or the like for forming a transparent touch keyboard is used. The key switch section is turned on by a pressing operation and turned off when the pressing operation is released.

また、x方向の導体L11、L12、L13、L14には、トラ
イステートのバッファBF11〜BF14を接続している。
ここで、バッファBF11〜BF14は第2図に示すように
C−MOS11およびNチャンネルMOSスイッチ12
を有するもので、C−MOS11はPチャンネルに抵抗
R21を介して電源Vccが接続されるとともに、Nチャ
ンネルに抵抗R22を介してGNDが接続され、S端子に
入力が与えらるようになっており、また、MOSスイッ
チ12はKO端子に走査信号が与えられるようになって
いる。この場合、バッファBF11〜BF14はS端子への
入力が共通に与えられ、KO端子への走査信号は各バッ
ファBF11〜BF14ごとの端子KO1〜KO4に各別に与
えられる。
In addition, tristate buffers BF11 to BF14 are connected to the conductors L11, L12, L13, and L14 in the x direction.
Here, the buffers BF11 to BF14 are the C-MOS 11 and the N-channel MOS switch 12 as shown in FIG.
In the C-MOS11, the power supply Vcc is connected to the P channel via the resistor R21, and the GND is connected to the N channel via the resistor R22 so that the input is given to the S terminal. In addition, the MOS switch 12 is adapted to supply a scanning signal to the KO terminal. In this case, the buffers BF11 to BF14 are commonly supplied with the input to the S terminal, and the scanning signal to the KO terminal is separately supplied to the terminals KO1 to KO4 of the respective buffers BF11 to BF14.

一方、y方向の導体L11〜L14には、コンパレータC11
〜C14を接続している。そして、これらコンパレータC
11〜C14からのKI1〜KI4端子より発生される。ま
た、コンパレータC11〜C14の入力端子側は、プルアッ
プ抵抗R11〜R14を各別に介して電源Vccが接続され
る。
On the other hand, for the conductors L11 to L14 in the y direction, the comparator C11 is provided.
~ C14 are connected. Then, these comparators C
It is generated from the KI1 to KI4 terminals from 11 to C14. Further, the power supply Vcc is connected to the input terminal side of the comparators C11 to C14 via pull-up resistors R11 to R14 separately.

次に、このように構成した実施例の動作を説明する。Next, the operation of the embodiment thus configured will be described.

いま、キースキャンが行なわれていない場合には、端子
KO1〜KO4に走査信号が与えられることがなく、端子
KO1〜KO4の入力レベルは全て「L」のままである。
これによりバッファBF11〜BF14では、MOSスイッ
チ12がオフ状態でハイインピーダンスとなるので、プ
ルアップ抵抗R11〜R14によりコンパレータC11〜C14
を介してKI1〜KI4端子の出力レベルは全て「H」と
なる。
Now, when the key scan is not performed, no scanning signal is applied to the terminals KO1 to KO4, and the input levels of the terminals KO1 to KO4 are all kept at "L".
As a result, in the buffers BF11 to BF14, the MOS switch 12 is in the high-impedance state when it is in the OFF state.
The output levels of the KI1 to KI4 terminals are all "H" via.

この状態から、キースキャンが行なわれ、第3図(e)
を示すように、まず、S端子に「H」レベルの信号を与
えるとともに、同図(a)に示すように端子KO1〜K
O4のうち端子KO1に走査信号として「H」レベルの入
力を与える。すると、バッファBF11では、MOSスイ
ッチ12がオン状態になってローインピーダンスになる
とともに、C−MOS11の出力レベルが「L」になる
ので、導体L11に「L」レベルの出力が与えられる。こ
の状態で、導体L11と導体I11〜I14の交点の、いずれ
かのキースイッチ部が押し操作されると、いま仮に導体
L11と導体I11の交点のキースイッチ部が押し操作され
たものとすると、導体L11の「L」レベルの出力が導体
I11を介してコンパレータC11に与えられるようにな
り、KI1端子の出力レベルのみが「L」となり導体L1
1と導体I11の交点のキースイッチ部のキー信号として
読取られる。勿論、導体L11に対応する他の導体I12〜
I14の交点の、いずれかのキースイッチ部が押し操作さ
れた場合も上述と同様にしてキー信号が読出される。
From this state, the key scan is performed, and FIG.
As shown in FIG. 1A, first, an "H" level signal is applied to the S terminal, and as shown in FIG.
The "H" level input as a scanning signal is applied to the terminal KO1 of O4. Then, in the buffer BF11, the MOS switch 12 is turned on and becomes low impedance, and the output level of the C-MOS 11 becomes "L", so that an "L" level output is given to the conductor L11. In this state, if any of the key switch portions at the intersections of the conductor L11 and the conductors I11 to I14 is pressed, it is assumed that the key switch portion at the intersection of the conductor L11 and the conductor I11 is pressed. The "L" level output of the conductor L11 is supplied to the comparator C11 via the conductor I11, and only the output level of the KI1 terminal becomes "L".
It is read as a key signal of the key switch section at the intersection of 1 and the conductor I11. Of course, another conductor I12 corresponding to the conductor L11 ...
When any one of the key switch portions at the intersection of I14 is pressed, the key signal is read out in the same manner as described above.

ところで、上述したようにS端子に「H」レベルの信号
を与えられ、端子KO1に走査信号として「H」レベル
の入力が与えられた状態で、導体L11でのレベルが
「L」に有ると、プルアップ抵抗R11を介した電源Vc
cにより導体L11と導体I11〜I14の交点のキースイッ
チ部に電荷が帯電される。ところが、第3図(a)に示
すように端子KO1への入力レベルが「H」に有る間
に、同図(e)に示すようにS端子への信号レベルが
「L」になるので、C−MOS11の出力レベルが
「H」になる。これにより導体L11と導体I11〜I14と
の交点のキースイッチ部に帯電された電荷はC−MOS
11の電源Vcc側を介して強制的に放電できるように
なる。
By the way, as described above, when the signal at the “H” level is applied to the S terminal and the input at the “H” level is applied to the terminal KO1 as the scanning signal, the level at the conductor L11 is “L”. , Power supply Vc via pull-up resistor R11
The electric charge is charged in the key switch portion at the intersection of the conductor L11 and the conductors I11 to I14 by c. However, as shown in FIG. 3 (a), while the input level to the terminal KO1 is "H", the signal level to the S terminal becomes "L" as shown in FIG. 3 (e). The output level of the C-MOS 11 becomes "H". As a result, the electric charge charged in the key switch portion at the intersection of the conductor L11 and the conductors I11 to I14 is C-MOS.
It becomes possible to forcibly discharge through the power source Vcc side of 11.

次に、第3図(b)に示すように端子KO2に走査信号
として「H」レベルの入力を与えると、今度はバッファ
BF12において、MOSスイッチ12がオン状態にな
り、そして、S端子に「H」レベルの信号が与えられ、
C−MOS11の出力レベルが「L」になると、導体L
12に「L」レベルの出力が与えられるようになる。この
状態で、導体L12と導体I11〜I14の交点の、いずれか
のキースイッチ部が押し操作されると、これに対応した
KI1〜KI4端子の出力レベルのみが「L」となり、キ
ースイッチ部のキー信号として読取られる。同様にし
て、残りの端子KO3、KO4に対しても第3図(c)
(d)に示すように走査信号として「H」レベルの入力
を与えるとにより、全てのキースイッチ部に対するキー
信号の読取りが可能になる。そして、これらの場合も、
上述と同様にして各端子KO2〜KO4への走査信号に同
期して与えられるS端子の信号レベルを、走査信号のレ
ベルが「H」の有る間に「L」とすることによりキース
イッチ部に帯電される電荷を速やかに放電できるとは勿
論である。
Next, as shown in FIG. 3 (b), when an "H" level input is given to the terminal KO2 as a scanning signal, the MOS switch 12 is turned on in the buffer BF12 this time, and the S terminal is supplied with " A signal of "H" level is given,
When the output level of the C-MOS 11 becomes "L", the conductor L
The "L" level output is provided to 12. In this state, when any one of the key switch sections at the intersections of the conductor L12 and the conductors I11 to I14 is pressed, only the output level of the KI1 to KI4 terminals corresponding to this becomes "L", and the key switch section It is read as a key signal. Similarly, for the remaining terminals KO3 and KO4, FIG.
As shown in (d), by inputting an "H" level input as a scanning signal, it becomes possible to read the key signals for all the key switch sections. And even in these cases,
In the same manner as described above, the signal level of the S terminal, which is given in synchronization with the scanning signals to the respective terminals KO2 to KO4, is set to "L" while the level of the scanning signal is "H". Of course, the charged electric charge can be quickly discharged.

したがって、このようにすれば走査信号の入力によりキ
ースイッチ部に電荷が帯電された状態から、この電荷を
バッファ側の電源を通して強制的に放電できるようにし
たので、次に走査信号を入力するまでの待ち時間を短く
できるようになり、それだけキースキャン速度を高める
ことができ、キーデータの入力速度の高速化を図ること
ができる。
Therefore, in this way, the electric charge can be forcibly discharged from the state where the electric charge is charged in the key switch portion by the input of the scanning signal through the power supply on the buffer side. It is possible to shorten the waiting time, and the key scan speed can be increased accordingly, and the key data input speed can be increased.

次に、第4図はこの考案の他実施例の回路構成図を示す
ものである。
Next, FIG. 4 is a circuit diagram of another embodiment of the present invention.

この場合、x方向に配設された導体L11、L12、L13、
L14に対してy方向に配設された導体I11、I12、I1
3、I14を直交して設け、これら導体L11〜L14および
I11〜I14の交点にキースイッチ部を形成している。そ
して、導体L11〜L14にトランジスタT11、T12、T1
3、T14を接続し、導体I11〜I14にコンパレータC1
1、C12、C13、C14を接続している。また、これらコ
ンパレータC11、C12、C13、C14の入力端子にプルア
ップ抵抗R11、R12、R13、R14を介して電源Vccを
接続するとともに、MOSスイッチS11、S12、S13、
S14を介して電源Vccを接続している。これらMOS
スイッチS11、S12、S13、S14は共通のS端子にスイ
ッチ制御入力が与えられる。このようなキー入力装置で
は、トランジスタT11、T12、T13、T14に対して順に
走査信号を入力してx方向の導体L11、L12、L13、L
14を「L」レベルにするようにして、この状態で任意の
キースイッチ部が操作されると、対応するy方向の導体
I11、I12、I13、I14を介してコンパレータC11、C
12、C13、C14よりキー信号が読出されるようになる。
そして、トランジスタT11、T12、T13、T14のオフ動
作に同期させてMOSスイッチS11、S12、S13、S14
をオン動作し、プルアップ抵抗R11、R12、R13、R14
側の電源Vccに電源Vccを並列に接続する。このよ
うにすれば、抵抗値の比較的大きいプルアップ抵抗を経
由することなく、直接MOSスイッチを介して電源Vc
cに対しキースイッタ部の電荷を放電できるので、この
場合もキースキャン速度を高めることができ、キーデー
タ入力の高速化が得られる。その他、この考案は上記実
施例にのみ限定されず、要旨を変更しない範囲で適宜変
形して実施できる。
In this case, the conductors L11, L12, L13 arranged in the x direction,
Conductors I11, I12, I1 arranged in the y direction with respect to L14
3 and I14 are provided orthogonally to each other, and a key switch portion is formed at an intersection of these conductors L11 to L14 and I11 to I14. Then, the conductors L11 to L14 are connected to the transistors T11, T12, T1.
3, T14 is connected, and the comparator C1 is connected to the conductors I11 to I14.
1, C12, C13 and C14 are connected. Further, a power supply Vcc is connected to the input terminals of these comparators C11, C12, C13, C14 via pull-up resistors R11, R12, R13, R14, and MOS switches S11, S12, S13,
The power supply Vcc is connected through S14. These MOS
The switches S11, S12, S13, and S14 have a common S terminal to which a switch control input is applied. In such a key input device, scanning signals are sequentially input to the transistors T11, T12, T13, and T14, and conductors L11, L12, L13, and L in the x direction are input.
When any key switch section is operated in this state by setting 14 to the "L" level, the comparators C11 and C via the corresponding y-direction conductors I11, I12, I13 and I14.
The key signal is read from 12, C13 and C14.
The MOS switches S11, S12, S13 and S14 are synchronized with the off operation of the transistors T11, T12, T13 and T14.
Turns on and pull-up resistors R11, R12, R13, R14
The power source Vcc is connected in parallel to the power source Vcc on the side. With this configuration, the power supply Vc is directly passed through the MOS switch without passing through the pull-up resistor having a relatively large resistance value.
Since the electric charge of the key switcher portion can be discharged with respect to c, the key scan speed can be increased and the key data input can be speeded up in this case as well. Besides, the present invention is not limited to the above-described embodiments, and can be implemented by appropriately modifying it without changing the gist.

[考案の効果] この考案によれば、走査信号の入力によりキースイッチ
部に帯電される電荷を速やかに放電することができるの
で、キースキャン速度を高めることができ、キーデータ
入力の高速化を可能にしたキー入力装置を提供できる。
[Effect of the Invention] According to the present invention, since the electric charge charged in the key switch portion can be quickly discharged by the input of the scanning signal, the key scanning speed can be increased and the key data input can be speeded up. It is possible to provide the enabled key input device.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの考案の一実施例を示す回路構成図、第2図
は同実施例に用いられるバッファを示す回路構成図、第
3図は同実施例の動作を説明するためのタイムチャー
ト、第4図はこの考案の他実施例を示す回路構成図、第
5図は従来のキー入力装置の一例を示す回路構成図であ
る。 L11〜L13、I11〜I13…導体、BF11〜BF14…バッ
ファ、C11〜C14…コンバレータ、R11〜R14…プルア
ップ抵抗、11…C−MOS、12……MOSスイッ
チ。
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention, FIG. 2 is a circuit configuration diagram showing a buffer used in the embodiment, and FIG. 3 is a time chart for explaining the operation of the embodiment. FIG. 4 is a circuit diagram showing another embodiment of the present invention, and FIG. 5 is a circuit diagram showing an example of a conventional key input device. L11 to L13, I11 to I13 ... conductor, BF11 to BF14 ... buffer, C11 to C14 ... converter, R11 to R14 ... pull-up resistor, 11 ... C-MOS, 12 ... MOS switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】互いに直交する複数の第1および第2の導
体の各交点にキースイッチ部を形成したキーボードと、
上記第1および第2の導体の一方にあらかじめ定められ
たパルス中の走査信号を入力するとともに他方の導体か
ら出力されるキー信号を読取るキー制御手段と、上記第
1および第2の導体の一方に接続され前記パルス中の後
半において基準電圧を供給し前記キースイッチ部に帯電
される電荷を強制放電させる放電手段とを具備すること
を特徴とするキー入力装置。
1. A keyboard having a key switch portion formed at each intersection of a plurality of first and second conductors orthogonal to each other,
Key control means for inputting a scanning signal in a predetermined pulse to one of the first and second conductors and reading a key signal output from the other conductor; and one of the first and second conductors. A key input device, which is connected to the terminal and supplies a reference voltage in the latter half of the pulse to forcibly discharge the electric charge charged in the key switch section.
JP1987038002U 1987-03-16 1987-03-16 Key input device Expired - Lifetime JPH063460Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987038002U JPH063460Y2 (en) 1987-03-16 1987-03-16 Key input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987038002U JPH063460Y2 (en) 1987-03-16 1987-03-16 Key input device

Publications (2)

Publication Number Publication Date
JPS63147731U JPS63147731U (en) 1988-09-29
JPH063460Y2 true JPH063460Y2 (en) 1994-01-26

Family

ID=30849838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987038002U Expired - Lifetime JPH063460Y2 (en) 1987-03-16 1987-03-16 Key input device

Country Status (1)

Country Link
JP (1) JPH063460Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5980839U (en) * 1982-11-19 1984-05-31 横河電機株式会社 key switch circuit
JPS59173948U (en) * 1983-05-09 1984-11-20 シャープ株式会社 key unit

Also Published As

Publication number Publication date
JPS63147731U (en) 1988-09-29

Similar Documents

Publication Publication Date Title
EP0509492B1 (en) Image sensor and image sensor chips therefor
US5006732A (en) Semiconductor circuit having buffer function
KR960042413A (en) Data processing system
JPH063460Y2 (en) Key input device
JP2500932B2 (en) Level sensing latch
JP3439742B2 (en) Analog memory and image processing system
JP3852205B2 (en) Parallel processor unit
US4371794A (en) Monolithic integrated circuit
JPH08106834A (en) Switch circuit
JPH038126B2 (en)
JP2808783B2 (en) Current switching type differential logic circuit
JP2614897B2 (en) Key input device
JP3116706B2 (en) Trigger input circuit
JP2655609B2 (en) Input/Output Circuit
JPS6372217A (en) Control signal generating circuit
JPH0329873A (en) Mode setting circuit
JPH0677050B2 (en) Electronic circuit
JPH05299987A (en) Automatic identification level controller
JP2674871B2 (en) Decoder circuit
JPH01194014A (en) Clock switching device
KR950010393Y1 (en) Digital interface circuit
SU1603367A1 (en) Element of sorting network
JPS641808B2 (en)
JPH01254996A (en) Signal selecting circuit
JPS6338727B2 (en)