JPH063460Y2 - キ−入力装置 - Google Patents
キ−入力装置Info
- Publication number
- JPH063460Y2 JPH063460Y2 JP1987038002U JP3800287U JPH063460Y2 JP H063460 Y2 JPH063460 Y2 JP H063460Y2 JP 1987038002 U JP1987038002 U JP 1987038002U JP 3800287 U JP3800287 U JP 3800287U JP H063460 Y2 JPH063460 Y2 JP H063460Y2
- Authority
- JP
- Japan
- Prior art keywords
- key
- conductors
- input
- level
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Position Input By Displaying (AREA)
Description
【考案の詳細な説明】 [考案の技術分野] この考案は透明タッチキーボードなどに用いられるキー
入力装置に関する。
入力装置に関する。
[従来技術とその問題点] 最近、電卓などのキー入力装置として、透明タッチキー
ボードなどが用いられている。
ボードなどが用いられている。
しかして、従来、この種のキー入力装置として第5図に
示すように構成したものがある。すなわち、このものは
x方向に配設された導体L1、L2、L3、L4に対してy
方向に配設された導体I1、I2、I3、I4を直交して設
け、これら導体L1〜L4およびI1〜I4の交点にキース
イッチ部を形成している。そして、導体L1〜L4にトラ
ンジスタT1、T2、T3、T4を接続し、導体I1〜I4に
コンパレータC1、C2、C3、C4を接続している。ま
た、これらコンパレータC1、C2、C3、C4の入力端子
にプルアップ抵抗R1、R2、R3、R4を介して電源Vc
cを接続している。
示すように構成したものがある。すなわち、このものは
x方向に配設された導体L1、L2、L3、L4に対してy
方向に配設された導体I1、I2、I3、I4を直交して設
け、これら導体L1〜L4およびI1〜I4の交点にキース
イッチ部を形成している。そして、導体L1〜L4にトラ
ンジスタT1、T2、T3、T4を接続し、導体I1〜I4に
コンパレータC1、C2、C3、C4を接続している。ま
た、これらコンパレータC1、C2、C3、C4の入力端子
にプルアップ抵抗R1、R2、R3、R4を介して電源Vc
cを接続している。
このようなキー入力装置では、トランジスタT1、T2、
T3、T4に対して走査信号を順に入力してx方向の導体
L1、L2、L3、L4を「L」レベルにし、この状態で、
任意のキースイッチ部が操作されると、対応するy方向
の導体I1、I2、I3、I4を介してコンパレータC1、
C2、C3、C4よりキー信号が読出されるようになる。
T3、T4に対して走査信号を順に入力してx方向の導体
L1、L2、L3、L4を「L」レベルにし、この状態で、
任意のキースイッチ部が操作されると、対応するy方向
の導体I1、I2、I3、I4を介してコンパレータC1、
C2、C3、C4よりキー信号が読出されるようになる。
ところで、このようなキー入力装置として、例えば透明
タッチキーボードなどに用いられるものでは、上述のx
方向およびy方向の導体に酸化インジュウム(ITO)
などが用いられる。ところが、このような導体を使用し
た透明タッチキーボードにあっては、配線抵抗が大きく
なるだけでなく、導体間に形成されるキースイッチ部で
の容量成分がかなり大きなものになる。
タッチキーボードなどに用いられるものでは、上述のx
方向およびy方向の導体に酸化インジュウム(ITO)
などが用いられる。ところが、このような導体を使用し
た透明タッチキーボードにあっては、配線抵抗が大きく
なるだけでなく、導体間に形成されるキースイッチ部で
の容量成分がかなり大きなものになる。
このため、走査信号の入力によりキースイッチ部に電荷
が帯電されると、この電荷が放電されるまでに、かなり
の時間が掛かるようになり、この間、充電電荷によるレ
ベルが保持されてしまう。そこで、従来では、走査信号
を入力したのち、所定の放電時間を経過したところで次
の走査信号を入力するようにしているが、これではキー
スキャンのための速度が著しく低下してしまい、キーデ
ータの入力速度が制限されてしまう欠点があった。
が帯電されると、この電荷が放電されるまでに、かなり
の時間が掛かるようになり、この間、充電電荷によるレ
ベルが保持されてしまう。そこで、従来では、走査信号
を入力したのち、所定の放電時間を経過したところで次
の走査信号を入力するようにしているが、これではキー
スキャンのための速度が著しく低下してしまい、キーデ
ータの入力速度が制限されてしまう欠点があった。
[考案の目的] この考案は上記事情に鑑みてなされたもので、キー走査
信号によりキースイッチ部に帯電される電荷を速やかに
放電でき、キースキャン速度を高め、キーデータ入力の
高速化を可能にしたキー入力装置を提供することを目的
とする。
信号によりキースイッチ部に帯電される電荷を速やかに
放電でき、キースキャン速度を高め、キーデータ入力の
高速化を可能にしたキー入力装置を提供することを目的
とする。
[考案の要点] この考案にかかるキー入力装置によれば、走査信号の入
力をまってキースイッチ部に接続され、このキースイッ
チ部に帯電される電荷を強制放電させる放電手段を設け
るようになっている。
力をまってキースイッチ部に接続され、このキースイッ
チ部に帯電される電荷を強制放電させる放電手段を設け
るようになっている。
[考案の実施例] 以下、この考案の一実施例を図面にしたがい説明する。
第1図は同実施例の回路構成を示すものである。図にお
いて、L11、L12、L13、L14はx方向に配設された導
体、I11、I12、I13、I14はy方向に配設された導体
で、これらの導体L11〜L14および導体I11〜I14の交
点にキースイッチ部を形成している。この場合、これら
導体L11〜L14導体I11〜I14には、透明タッチキーボ
ードを構成するための酸化インジュウム(ITO)など
が用いられている。また、キースイッチ部は押し操作に
よりオン動作され、押し操作を解除するとオフするよう
になっている。
いて、L11、L12、L13、L14はx方向に配設された導
体、I11、I12、I13、I14はy方向に配設された導体
で、これらの導体L11〜L14および導体I11〜I14の交
点にキースイッチ部を形成している。この場合、これら
導体L11〜L14導体I11〜I14には、透明タッチキーボ
ードを構成するための酸化インジュウム(ITO)など
が用いられている。また、キースイッチ部は押し操作に
よりオン動作され、押し操作を解除するとオフするよう
になっている。
また、x方向の導体L11、L12、L13、L14には、トラ
イステートのバッファBF11〜BF14を接続している。
ここで、バッファBF11〜BF14は第2図に示すように
C−MOS11およびNチャンネルMOSスイッチ12
を有するもので、C−MOS11はPチャンネルに抵抗
R21を介して電源Vccが接続されるとともに、Nチャ
ンネルに抵抗R22を介してGNDが接続され、S端子に
入力が与えらるようになっており、また、MOSスイッ
チ12はKO端子に走査信号が与えられるようになって
いる。この場合、バッファBF11〜BF14はS端子への
入力が共通に与えられ、KO端子への走査信号は各バッ
ファBF11〜BF14ごとの端子KO1〜KO4に各別に与
えられる。
イステートのバッファBF11〜BF14を接続している。
ここで、バッファBF11〜BF14は第2図に示すように
C−MOS11およびNチャンネルMOSスイッチ12
を有するもので、C−MOS11はPチャンネルに抵抗
R21を介して電源Vccが接続されるとともに、Nチャ
ンネルに抵抗R22を介してGNDが接続され、S端子に
入力が与えらるようになっており、また、MOSスイッ
チ12はKO端子に走査信号が与えられるようになって
いる。この場合、バッファBF11〜BF14はS端子への
入力が共通に与えられ、KO端子への走査信号は各バッ
ファBF11〜BF14ごとの端子KO1〜KO4に各別に与
えられる。
一方、y方向の導体L11〜L14には、コンパレータC11
〜C14を接続している。そして、これらコンパレータC
11〜C14からのKI1〜KI4端子より発生される。ま
た、コンパレータC11〜C14の入力端子側は、プルアッ
プ抵抗R11〜R14を各別に介して電源Vccが接続され
る。
〜C14を接続している。そして、これらコンパレータC
11〜C14からのKI1〜KI4端子より発生される。ま
た、コンパレータC11〜C14の入力端子側は、プルアッ
プ抵抗R11〜R14を各別に介して電源Vccが接続され
る。
次に、このように構成した実施例の動作を説明する。
いま、キースキャンが行なわれていない場合には、端子
KO1〜KO4に走査信号が与えられることがなく、端子
KO1〜KO4の入力レベルは全て「L」のままである。
これによりバッファBF11〜BF14では、MOSスイッ
チ12がオフ状態でハイインピーダンスとなるので、プ
ルアップ抵抗R11〜R14によりコンパレータC11〜C14
を介してKI1〜KI4端子の出力レベルは全て「H」と
なる。
KO1〜KO4に走査信号が与えられることがなく、端子
KO1〜KO4の入力レベルは全て「L」のままである。
これによりバッファBF11〜BF14では、MOSスイッ
チ12がオフ状態でハイインピーダンスとなるので、プ
ルアップ抵抗R11〜R14によりコンパレータC11〜C14
を介してKI1〜KI4端子の出力レベルは全て「H」と
なる。
この状態から、キースキャンが行なわれ、第3図(e)
を示すように、まず、S端子に「H」レベルの信号を与
えるとともに、同図(a)に示すように端子KO1〜K
O4のうち端子KO1に走査信号として「H」レベルの入
力を与える。すると、バッファBF11では、MOSスイ
ッチ12がオン状態になってローインピーダンスになる
とともに、C−MOS11の出力レベルが「L」になる
ので、導体L11に「L」レベルの出力が与えられる。こ
の状態で、導体L11と導体I11〜I14の交点の、いずれ
かのキースイッチ部が押し操作されると、いま仮に導体
L11と導体I11の交点のキースイッチ部が押し操作され
たものとすると、導体L11の「L」レベルの出力が導体
I11を介してコンパレータC11に与えられるようにな
り、KI1端子の出力レベルのみが「L」となり導体L1
1と導体I11の交点のキースイッチ部のキー信号として
読取られる。勿論、導体L11に対応する他の導体I12〜
I14の交点の、いずれかのキースイッチ部が押し操作さ
れた場合も上述と同様にしてキー信号が読出される。
を示すように、まず、S端子に「H」レベルの信号を与
えるとともに、同図(a)に示すように端子KO1〜K
O4のうち端子KO1に走査信号として「H」レベルの入
力を与える。すると、バッファBF11では、MOSスイ
ッチ12がオン状態になってローインピーダンスになる
とともに、C−MOS11の出力レベルが「L」になる
ので、導体L11に「L」レベルの出力が与えられる。こ
の状態で、導体L11と導体I11〜I14の交点の、いずれ
かのキースイッチ部が押し操作されると、いま仮に導体
L11と導体I11の交点のキースイッチ部が押し操作され
たものとすると、導体L11の「L」レベルの出力が導体
I11を介してコンパレータC11に与えられるようにな
り、KI1端子の出力レベルのみが「L」となり導体L1
1と導体I11の交点のキースイッチ部のキー信号として
読取られる。勿論、導体L11に対応する他の導体I12〜
I14の交点の、いずれかのキースイッチ部が押し操作さ
れた場合も上述と同様にしてキー信号が読出される。
ところで、上述したようにS端子に「H」レベルの信号
を与えられ、端子KO1に走査信号として「H」レベル
の入力が与えられた状態で、導体L11でのレベルが
「L」に有ると、プルアップ抵抗R11を介した電源Vc
cにより導体L11と導体I11〜I14の交点のキースイッ
チ部に電荷が帯電される。ところが、第3図(a)に示
すように端子KO1への入力レベルが「H」に有る間
に、同図(e)に示すようにS端子への信号レベルが
「L」になるので、C−MOS11の出力レベルが
「H」になる。これにより導体L11と導体I11〜I14と
の交点のキースイッチ部に帯電された電荷はC−MOS
11の電源Vcc側を介して強制的に放電できるように
なる。
を与えられ、端子KO1に走査信号として「H」レベル
の入力が与えられた状態で、導体L11でのレベルが
「L」に有ると、プルアップ抵抗R11を介した電源Vc
cにより導体L11と導体I11〜I14の交点のキースイッ
チ部に電荷が帯電される。ところが、第3図(a)に示
すように端子KO1への入力レベルが「H」に有る間
に、同図(e)に示すようにS端子への信号レベルが
「L」になるので、C−MOS11の出力レベルが
「H」になる。これにより導体L11と導体I11〜I14と
の交点のキースイッチ部に帯電された電荷はC−MOS
11の電源Vcc側を介して強制的に放電できるように
なる。
次に、第3図(b)に示すように端子KO2に走査信号
として「H」レベルの入力を与えると、今度はバッファ
BF12において、MOSスイッチ12がオン状態にな
り、そして、S端子に「H」レベルの信号が与えられ、
C−MOS11の出力レベルが「L」になると、導体L
12に「L」レベルの出力が与えられるようになる。この
状態で、導体L12と導体I11〜I14の交点の、いずれか
のキースイッチ部が押し操作されると、これに対応した
KI1〜KI4端子の出力レベルのみが「L」となり、キ
ースイッチ部のキー信号として読取られる。同様にし
て、残りの端子KO3、KO4に対しても第3図(c)
(d)に示すように走査信号として「H」レベルの入力
を与えるとにより、全てのキースイッチ部に対するキー
信号の読取りが可能になる。そして、これらの場合も、
上述と同様にして各端子KO2〜KO4への走査信号に同
期して与えられるS端子の信号レベルを、走査信号のレ
ベルが「H」の有る間に「L」とすることによりキース
イッチ部に帯電される電荷を速やかに放電できるとは勿
論である。
として「H」レベルの入力を与えると、今度はバッファ
BF12において、MOSスイッチ12がオン状態にな
り、そして、S端子に「H」レベルの信号が与えられ、
C−MOS11の出力レベルが「L」になると、導体L
12に「L」レベルの出力が与えられるようになる。この
状態で、導体L12と導体I11〜I14の交点の、いずれか
のキースイッチ部が押し操作されると、これに対応した
KI1〜KI4端子の出力レベルのみが「L」となり、キ
ースイッチ部のキー信号として読取られる。同様にし
て、残りの端子KO3、KO4に対しても第3図(c)
(d)に示すように走査信号として「H」レベルの入力
を与えるとにより、全てのキースイッチ部に対するキー
信号の読取りが可能になる。そして、これらの場合も、
上述と同様にして各端子KO2〜KO4への走査信号に同
期して与えられるS端子の信号レベルを、走査信号のレ
ベルが「H」の有る間に「L」とすることによりキース
イッチ部に帯電される電荷を速やかに放電できるとは勿
論である。
したがって、このようにすれば走査信号の入力によりキ
ースイッチ部に電荷が帯電された状態から、この電荷を
バッファ側の電源を通して強制的に放電できるようにし
たので、次に走査信号を入力するまでの待ち時間を短く
できるようになり、それだけキースキャン速度を高める
ことができ、キーデータの入力速度の高速化を図ること
ができる。
ースイッチ部に電荷が帯電された状態から、この電荷を
バッファ側の電源を通して強制的に放電できるようにし
たので、次に走査信号を入力するまでの待ち時間を短く
できるようになり、それだけキースキャン速度を高める
ことができ、キーデータの入力速度の高速化を図ること
ができる。
次に、第4図はこの考案の他実施例の回路構成図を示す
ものである。
ものである。
この場合、x方向に配設された導体L11、L12、L13、
L14に対してy方向に配設された導体I11、I12、I1
3、I14を直交して設け、これら導体L11〜L14および
I11〜I14の交点にキースイッチ部を形成している。そ
して、導体L11〜L14にトランジスタT11、T12、T1
3、T14を接続し、導体I11〜I14にコンパレータC1
1、C12、C13、C14を接続している。また、これらコ
ンパレータC11、C12、C13、C14の入力端子にプルア
ップ抵抗R11、R12、R13、R14を介して電源Vccを
接続するとともに、MOSスイッチS11、S12、S13、
S14を介して電源Vccを接続している。これらMOS
スイッチS11、S12、S13、S14は共通のS端子にスイ
ッチ制御入力が与えられる。このようなキー入力装置で
は、トランジスタT11、T12、T13、T14に対して順に
走査信号を入力してx方向の導体L11、L12、L13、L
14を「L」レベルにするようにして、この状態で任意の
キースイッチ部が操作されると、対応するy方向の導体
I11、I12、I13、I14を介してコンパレータC11、C
12、C13、C14よりキー信号が読出されるようになる。
そして、トランジスタT11、T12、T13、T14のオフ動
作に同期させてMOSスイッチS11、S12、S13、S14
をオン動作し、プルアップ抵抗R11、R12、R13、R14
側の電源Vccに電源Vccを並列に接続する。このよ
うにすれば、抵抗値の比較的大きいプルアップ抵抗を経
由することなく、直接MOSスイッチを介して電源Vc
cに対しキースイッタ部の電荷を放電できるので、この
場合もキースキャン速度を高めることができ、キーデー
タ入力の高速化が得られる。その他、この考案は上記実
施例にのみ限定されず、要旨を変更しない範囲で適宜変
形して実施できる。
L14に対してy方向に配設された導体I11、I12、I1
3、I14を直交して設け、これら導体L11〜L14および
I11〜I14の交点にキースイッチ部を形成している。そ
して、導体L11〜L14にトランジスタT11、T12、T1
3、T14を接続し、導体I11〜I14にコンパレータC1
1、C12、C13、C14を接続している。また、これらコ
ンパレータC11、C12、C13、C14の入力端子にプルア
ップ抵抗R11、R12、R13、R14を介して電源Vccを
接続するとともに、MOSスイッチS11、S12、S13、
S14を介して電源Vccを接続している。これらMOS
スイッチS11、S12、S13、S14は共通のS端子にスイ
ッチ制御入力が与えられる。このようなキー入力装置で
は、トランジスタT11、T12、T13、T14に対して順に
走査信号を入力してx方向の導体L11、L12、L13、L
14を「L」レベルにするようにして、この状態で任意の
キースイッチ部が操作されると、対応するy方向の導体
I11、I12、I13、I14を介してコンパレータC11、C
12、C13、C14よりキー信号が読出されるようになる。
そして、トランジスタT11、T12、T13、T14のオフ動
作に同期させてMOSスイッチS11、S12、S13、S14
をオン動作し、プルアップ抵抗R11、R12、R13、R14
側の電源Vccに電源Vccを並列に接続する。このよ
うにすれば、抵抗値の比較的大きいプルアップ抵抗を経
由することなく、直接MOSスイッチを介して電源Vc
cに対しキースイッタ部の電荷を放電できるので、この
場合もキースキャン速度を高めることができ、キーデー
タ入力の高速化が得られる。その他、この考案は上記実
施例にのみ限定されず、要旨を変更しない範囲で適宜変
形して実施できる。
[考案の効果] この考案によれば、走査信号の入力によりキースイッチ
部に帯電される電荷を速やかに放電することができるの
で、キースキャン速度を高めることができ、キーデータ
入力の高速化を可能にしたキー入力装置を提供できる。
部に帯電される電荷を速やかに放電することができるの
で、キースキャン速度を高めることができ、キーデータ
入力の高速化を可能にしたキー入力装置を提供できる。
第1図はこの考案の一実施例を示す回路構成図、第2図
は同実施例に用いられるバッファを示す回路構成図、第
3図は同実施例の動作を説明するためのタイムチャー
ト、第4図はこの考案の他実施例を示す回路構成図、第
5図は従来のキー入力装置の一例を示す回路構成図であ
る。 L11〜L13、I11〜I13…導体、BF11〜BF14…バッ
ファ、C11〜C14…コンバレータ、R11〜R14…プルア
ップ抵抗、11…C−MOS、12……MOSスイッ
チ。
は同実施例に用いられるバッファを示す回路構成図、第
3図は同実施例の動作を説明するためのタイムチャー
ト、第4図はこの考案の他実施例を示す回路構成図、第
5図は従来のキー入力装置の一例を示す回路構成図であ
る。 L11〜L13、I11〜I13…導体、BF11〜BF14…バッ
ファ、C11〜C14…コンバレータ、R11〜R14…プルア
ップ抵抗、11…C−MOS、12……MOSスイッ
チ。
Claims (1)
- 【請求項1】互いに直交する複数の第1および第2の導
体の各交点にキースイッチ部を形成したキーボードと、
上記第1および第2の導体の一方にあらかじめ定められ
たパルス中の走査信号を入力するとともに他方の導体か
ら出力されるキー信号を読取るキー制御手段と、上記第
1および第2の導体の一方に接続され前記パルス中の後
半において基準電圧を供給し前記キースイッチ部に帯電
される電荷を強制放電させる放電手段とを具備すること
を特徴とするキー入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987038002U JPH063460Y2 (ja) | 1987-03-16 | 1987-03-16 | キ−入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987038002U JPH063460Y2 (ja) | 1987-03-16 | 1987-03-16 | キ−入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63147731U JPS63147731U (ja) | 1988-09-29 |
| JPH063460Y2 true JPH063460Y2 (ja) | 1994-01-26 |
Family
ID=30849838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987038002U Expired - Lifetime JPH063460Y2 (ja) | 1987-03-16 | 1987-03-16 | キ−入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063460Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5980839U (ja) * | 1982-11-19 | 1984-05-31 | 横河電機株式会社 | キ−スイツチ回路 |
| JPS59173948U (ja) * | 1983-05-09 | 1984-11-20 | シャープ株式会社 | キ−ユニツト |
-
1987
- 1987-03-16 JP JP1987038002U patent/JPH063460Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63147731U (ja) | 1988-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3075089A (en) | Pulse generator employing and-invert type logical blocks | |
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JPH063460Y2 (ja) | キ−入力装置 | |
| JP2500932B2 (ja) | レベル感知ラツチ段 | |
| JP3439742B2 (ja) | アナログメモリおよび画像処理システム | |
| US4371794A (en) | Monolithic integrated circuit | |
| US4783633A (en) | Pulse-edge coincidence detector and use of same for selecting a sampling signal | |
| JPH08106834A (ja) | スイッチ回路 | |
| JPH038126B2 (ja) | ||
| JP2808783B2 (ja) | 電流切り替え型差動論理回路 | |
| JP2614897B2 (ja) | キー入力装置 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JP2655609B2 (ja) | 入出力回路 | |
| JPS6372217A (ja) | 制御信号発生回路 | |
| JPH0329873A (ja) | モード設定回路 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPH05299987A (ja) | 自動識別レベル制御装置 | |
| SU1290287A1 (ru) | Устройство дл ввода информации | |
| JP2674871B2 (ja) | デコーダ回路 | |
| JPH01194014A (ja) | クロック切換装置 | |
| KR950010393Y1 (ko) | 디지탈 인터페이스 회로 | |
| SU1603367A1 (ru) | Элемент сортировочной сети | |
| JPS641808B2 (ja) | ||
| JPS6338727B2 (ja) | ||
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 |