JPH06348351A - 電源シャントレギュレ−タ - Google Patents
電源シャントレギュレ−タInfo
- Publication number
- JPH06348351A JPH06348351A JP6034353A JP3435394A JPH06348351A JP H06348351 A JPH06348351 A JP H06348351A JP 6034353 A JP6034353 A JP 6034353A JP 3435394 A JP3435394 A JP 3435394A JP H06348351 A JPH06348351 A JP H06348351A
- Authority
- JP
- Japan
- Prior art keywords
- current
- shunt
- power supply
- control signal
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001939 inductive effect Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000001105 regulatory effect Effects 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 21
- 230000003071 parasitic effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 14
- 238000007667 floating Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 208000020968 mature T-cell and NK-cell non-Hodgkin lymphoma Diseases 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000005265 energy consumption Methods 0.000 abstract description 2
- 230000005685 electric field effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 108090001145 Nuclear Receptor Coactivator 3 Proteins 0.000 description 2
- 102100022883 Nuclear receptor coactivator 3 Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/613—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in parallel with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、電源特性と独立に電流を制限し、
シャントスイッチがオンのときの消費エネルギが少ない
シャントレギュレ−タを提供することを目的とする。 【構成】 シャントスイッチFET およびインダクティブ
手段ＬD の直列接続を有し、負荷ELおよび電源SAと並列
に結合された分路と、シャントスイッチFET の制御電極
に供給されるアナログ制御信号ACTRL を発生する電流制
限手段CLM とを備え、シャントスイッチFET は電界効果
トランジスタであり、電流制限手段CLM は電流感知抵抗
CSR の両端間の電圧降下が最大電圧降下より低いように
アナロク制御信号ACTRL を調整するために電流感知抵抗
CSR と制御電極との間に結合された負のフィードバック
ループFCC,DM,FET, ＬD ，CSR を含み、インダクティブ
手段ＬD が電界効果トランジスタのソース電極に結合さ
れていることを特徴とする
シャントスイッチがオンのときの消費エネルギが少ない
シャントレギュレ−タを提供することを目的とする。 【構成】 シャントスイッチFET およびインダクティブ
手段ＬD の直列接続を有し、負荷ELおよび電源SAと並列
に結合された分路と、シャントスイッチFET の制御電極
に供給されるアナログ制御信号ACTRL を発生する電流制
限手段CLM とを備え、シャントスイッチFET は電界効果
トランジスタであり、電流制限手段CLM は電流感知抵抗
CSR の両端間の電圧降下が最大電圧降下より低いように
アナロク制御信号ACTRL を調整するために電流感知抵抗
CSR と制御電極との間に結合された負のフィードバック
ループFCC,DM,FET, ＬD ，CSR を含み、インダクティブ
手段ＬD が電界効果トランジスタのソース電極に結合さ
れていることを特徴とする
Description
【０００１】
【産業上の利用分野】本発明は少なくとも１つのシャン
トスイッチとインダクティブ手段との直列接続を具備
し、負荷と電源の両者に並列に結合されている分路を含
む電源シャントレギュレ−タに関し、このレギュレ−タ
は前記シャントスイッチを流れる電流量を制限するため
に前記シャントスイッチの制御電極に供給されるアナロ
グ制御信号を生成する電流制限手段を含んでいる。
トスイッチとインダクティブ手段との直列接続を具備
し、負荷と電源の両者に並列に結合されている分路を含
む電源シャントレギュレ−タに関し、このレギュレ−タ
は前記シャントスイッチを流れる電流量を制限するため
に前記シャントスイッチの制御電極に供給されるアナロ
グ制御信号を生成する電流制限手段を含んでいる。
【０００２】
【従来の技術】このような電源シャントレギュレ−タは
例えば文献（I. R. White の“Designand development
of a sequential switching shunt regulator”3d ESTE
C Spacecraft Power Conditioning Seminar、Noordwijk
(NL)、21〜23、1977年９月、133 〜136 頁）に記載さ
れている。このレギュレ−タは太陽電池を具備する電源
により負荷に供給されるパワ−の制御に使用される。
例えば文献（I. R. White の“Designand development
of a sequential switching shunt regulator”3d ESTE
C Spacecraft Power Conditioning Seminar、Noordwijk
(NL)、21〜23、1977年９月、133 〜136 頁）に記載さ
れている。このレギュレ−タは太陽電池を具備する電源
により負荷に供給されるパワ−の制御に使用される。
【０００３】このようなシャントレギュレ−タに関する
問題点は、シャントスイッチがオンにされるとき電源を
横切る寄生的なキャパシタがこのように設定された短絡
回路により突然放電されることである。この放電により
生じる電流ピ−クはシャントスイッチを損傷し、従って
システムの信頼性を低下する。シャントスイッチがオン
およびオフにされる周波数が比較的高いときと、レギュ
レ−タが非常に高い信頼性を必要とする宇宙船で使用さ
れるときこのことはより深刻である。
問題点は、シャントスイッチがオンにされるとき電源を
横切る寄生的なキャパシタがこのように設定された短絡
回路により突然放電されることである。この放電により
生じる電流ピ−クはシャントスイッチを損傷し、従って
システムの信頼性を低下する。シャントスイッチがオン
およびオフにされる周波数が比較的高いときと、レギュ
レ−タが非常に高い信頼性を必要とする宇宙船で使用さ
れるときこのことはより深刻である。
【０００４】それ故、既知のレギュレ−タは特に参照し
た文献の図７で示されているキャパシタＣ１を含む電流
制限手段によりこの放電電流を制限している。このキャ
パシタは人工的にトランジスタＴ２、Ｔ３により形成さ
れるシャントスイッチのミラ−キャパシタンスを増加
し、従ってレギュレ−タの応答を低速にし、電源を横切
る寄生的キャパシタンスに依存して決定される値にスイ
ッチを通る電流を制限し、これによりパワ−を供給され
る。
た文献の図７で示されているキャパシタＣ１を含む電流
制限手段によりこの放電電流を制限している。このキャ
パシタは人工的にトランジスタＴ２、Ｔ３により形成さ
れるシャントスイッチのミラ−キャパシタンスを増加
し、従ってレギュレ−タの応答を低速にし、電源を横切
る寄生的キャパシタンスに依存して決定される値にスイ
ッチを通る電流を制限し、これによりパワ−を供給され
る。
【０００５】
【発明が解決しようとする課題】供給されたパワ−と寄
生的キャパシタンスの値が非線型で時間と温度に依存す
るので、この既知のレギュレ−タは前述の変化を考慮す
ることにより特定の応用で定められている最大の電流よ
りも実質上低い値に電流を制限しなければならない。こ
のように少ない電流は寄生的キャパシタンスの放電に影
響し、より低速の放電とシャントスイッチにおける大量
のパワ−消費につながる。この大量の消費はレギュレ−
タの信頼性を低下する。
生的キャパシタンスの値が非線型で時間と温度に依存す
るので、この既知のレギュレ−タは前述の変化を考慮す
ることにより特定の応用で定められている最大の電流よ
りも実質上低い値に電流を制限しなければならない。こ
のように少ない電流は寄生的キャパシタンスの放電に影
響し、より低速の放電とシャントスイッチにおける大量
のパワ−消費につながる。この大量の消費はレギュレ−
タの信頼性を低下する。
【０００６】さらにレギュレ−タ設計は例えば別の寄生
的キャパシタンスのような他のパラメ−タにより特徴づ
けられるあらゆる応用のために別々に行われなければな
らない。この既知のレギュレ−タの別の欠点はオンにし
たときの比較的高い飽和電圧のために比較的大量のエネ
ルギを消費するバイポ−ラトランジスタでシャントスイ
ッチが製造され、従って設計を複雑にしレギュレ−タの
寸法を増加することである。
的キャパシタンスのような他のパラメ−タにより特徴づ
けられるあらゆる応用のために別々に行われなければな
らない。この既知のレギュレ−タの別の欠点はオンにし
たときの比較的高い飽和電圧のために比較的大量のエネ
ルギを消費するバイポ−ラトランジスタでシャントスイ
ッチが製造され、従って設計を複雑にしレギュレ−タの
寸法を増加することである。
【０００７】従って本発明の目的は、電源特性から独立
した値に電流を制限しシャントスイッチがオンにされた
とき消費するエネルギが少ない前述の型のシャントレギ
ュレ−タを提供することである。
した値に電流を制限しシャントスイッチがオンにされた
とき消費するエネルギが少ない前述の型のシャントレギ
ュレ−タを提供することである。
【０００８】
【課題を解決するための手段】この目的は、シャントス
イッチが電界効果トランジスタであり、電流制限手段が
前記直列接続の一部を形成する電流感知抵抗と前記制御
電極の間で結合される負のフィ−ドバックル−プを有
し、電流感知抵抗を横切る電圧降下が最大の電圧降下よ
りも低く、インダクティブ手段が電界効果トランジスタ
のソ−ス電極に結合されるようにアナログ制御信号を調
節することにより達成される。
イッチが電界効果トランジスタであり、電流制限手段が
前記直列接続の一部を形成する電流感知抵抗と前記制御
電極の間で結合される負のフィ−ドバックル−プを有
し、電流感知抵抗を横切る電圧降下が最大の電圧降下よ
りも低く、インダクティブ手段が電界効果トランジスタ
のソ−ス電極に結合されるようにアナログ制御信号を調
節することにより達成される。
【０００９】前述のタイプの能動的なフィ−ドバック制
御ル−プの形態で電流制限手段を設けることにより、前
述の第１の目的が達成されることが容易に立証できる。
ピ−ク放電電流が明白に電流感知抵抗の抵抗値のみに依
存する固定した値と、制限手段により達成されるアナロ
グ制御信号への伝達関数に制限される。
御ル−プの形態で電流制限手段を設けることにより、前
述の第１の目的が達成されることが容易に立証できる。
ピ−ク放電電流が明白に電流感知抵抗の抵抗値のみに依
存する固定した値と、制限手段により達成されるアナロ
グ制御信号への伝達関数に制限される。
【００１０】本発明のレギュレ−タのこのような能動的
フィ−ドバック制御ル−プの使用はさらに後述するよう
に顕著な効果を奏する。シャントスイッチがオンにされ
たとき本発明のレギュレ−タのエネルギ消費を改良する
ために、シャントスイッチは比較的低い飽和電圧を有す
る電界効果トランジスタＦＥＴとして構成される。この
主要な利点にかかわらず、ＦＥＴの使用はレギュレ−タ
が一部を形成するシステムにおいて不安定を生じる比較
的重要なドレインとソ−ス間の寄生的キャパシタンスを
有する欠点がある。通常ハ−ネスインダクタンスとして
知られる太陽アレイ分野における電源ラインの必然的な
インダクタンスとシャントスイッチの端子を横切る寄生
的キャパシタンスとの間の結合が不安定であることが立
証できる。この不安定は能動的フィ−ドバック制御ル−
プを過度に複雑にする。
フィ−ドバック制御ル−プの使用はさらに後述するよう
に顕著な効果を奏する。シャントスイッチがオンにされ
たとき本発明のレギュレ−タのエネルギ消費を改良する
ために、シャントスイッチは比較的低い飽和電圧を有す
る電界効果トランジスタＦＥＴとして構成される。この
主要な利点にかかわらず、ＦＥＴの使用はレギュレ−タ
が一部を形成するシステムにおいて不安定を生じる比較
的重要なドレインとソ−ス間の寄生的キャパシタンスを
有する欠点がある。通常ハ−ネスインダクタンスとして
知られる太陽アレイ分野における電源ラインの必然的な
インダクタンスとシャントスイッチの端子を横切る寄生
的キャパシタンスとの間の結合が不安定であることが立
証できる。この不安定は能動的フィ−ドバック制御ル−
プを過度に複雑にする。
【００１１】前述の観点から、本発明は、後述するよう
にＦＥＴの制御電圧に影響を与えることにより分路の電
流変化の制限のために、この不安定が適切な発振阻止イ
ンダクティブ手段即ち例えばｎ−ＦＥＴシャントスイッ
チのソ−スと接地端子との間に結合されるインダクタを
設けることにより除去されるという考察に基づいてい
る。
にＦＥＴの制御電圧に影響を与えることにより分路の電
流変化の制限のために、この不安定が適切な発振阻止イ
ンダクティブ手段即ち例えばｎ−ＦＥＴシャントスイッ
チのソ−スと接地端子との間に結合されるインダクタを
設けることにより除去されるという考察に基づいてい
る。
【００１２】前述の安定性を確実にする本発明の特徴
は、前記インダクティブ手段のインダクタンスが以下の
関数のポ−ルが左半分の面にあるようにされていること
である。
は、前記インダクティブ手段のインダクタンスが以下の
関数のポ−ルが左半分の面にあるようにされていること
である。
【００１３】 Ｈ（ｓ）＝Ｇ／（１＋ＧＬD ｓ＋ＰＴＣＬH ｓ2 ） ここでＬD は前記インダクタンスであり、Ｇは前記シャ
ントスイッチの電圧対電流利得でＰＣＴは前記電界効果
トランジスタの寄生的なドレイン・ソ−ス間キャパシタ
ンスであり、ＬH は前記分路と接続している電源ライン
の等価インダクタンスであり、ｓはラプラス変数であ
る。
ントスイッチの電圧対電流利得でＰＣＴは前記電界効果
トランジスタの寄生的なドレイン・ソ−ス間キャパシタ
ンスであり、ＬH は前記分路と接続している電源ライン
の等価インダクタンスであり、ｓはラプラス変数であ
る。
【００１４】パワ−消費の不必要な増加につながる既知
のレギュレ−タの別の欠点はシャントスイッチを通る電
流が顕著な電流リップルを表すことである。この電流リ
ップルのためにスイッチを通って流れることを可能にさ
れる最大の電流が許容されるよりも電源を横切る寄生的
キャパシタを効果的に有効に放電する電流は少ない。こ
のことは既に説明したように寄生的キャパシタンスの放
電に時間がかかり、厳格に必要とされるより多くのエネ
ルギがシャントスイッチで消費することを意味する。
のレギュレ−タの別の欠点はシャントスイッチを通る電
流が顕著な電流リップルを表すことである。この電流リ
ップルのためにスイッチを通って流れることを可能にさ
れる最大の電流が許容されるよりも電源を横切る寄生的
キャパシタを効果的に有効に放電する電流は少ない。こ
のことは既に説明したように寄生的キャパシタンスの放
電に時間がかかり、厳格に必要とされるより多くのエネ
ルギがシャントスイッチで消費することを意味する。
【００１５】さらにこの欠点の克服を可能にする本発明
の別の特徴は、前記電流制限手段が、前記アナログ制御
信号の基礎となる調整された出力信号（Ｒ０）を前記電
圧の降下により構成される調整された入力信号から導出
する能動的な負のフィ−ドバック電流制御装置を含み、
前記調整された入力信号から前記負のフィ−ドバック制
御装置の前記調整された出力信号への伝達関数が前記電
圧降下が前記最大の電圧降下に実質上臨界的に制動され
るように決定されることである。
の別の特徴は、前記電流制限手段が、前記アナログ制御
信号の基礎となる調整された出力信号（Ｒ０）を前記電
圧の降下により構成される調整された入力信号から導出
する能動的な負のフィ−ドバック電流制御装置を含み、
前記調整された入力信号から前記負のフィ−ドバック制
御装置の前記調整された出力信号への伝達関数が前記電
圧降下が前記最大の電圧降下に実質上臨界的に制動され
るように決定されることである。
【００１６】このようにしてシャントスイッチを通過す
る前述の電流リップルが防止される。このような伝達関
数によってシャントスイッチを通る電流はこの最大電流
と定常状態の電流との間の差が電源を横切る寄生的キャ
パシタを放電するように最適に使用されるように最大値
にされる。
る前述の電流リップルが防止される。このような伝達関
数によってシャントスイッチを通る電流はこの最大電流
と定常状態の電流との間の差が電源を横切る寄生的キャ
パシタを放電するように最適に使用されるように最大値
にされる。
【００１７】この有効な伝達関数は、前述した能動的な
負のフィ−ドバックル−プが使用されインダクティブ手
段により達成される安定のために簡単な方法で達成され
ることが明らかである。後者なしでは同一の伝達関数を
有する制御装置の動作は電圧降下の所望の応答特性を生
じることはない。
負のフィ−ドバックル−プが使用されインダクティブ手
段により達成される安定のために簡単な方法で達成され
ることが明らかである。後者なしでは同一の伝達関数を
有する制御装置の動作は電圧降下の所望の応答特性を生
じることはない。
【００１８】本発明のさらに別の特徴は、前記負荷と前
記電流感知抵抗が接地端子に接続され、前記電流制限手
段が前記調整された出力信号に基づいて前記アナログ制
御信号を生成するための駆動手段を具備し、この駆動手
段は直列接続の増幅手段と、短絡回路手段を具備し前記
電流感知抵抗の浮動電位端子と前記負荷との間に結合さ
れ、これらは前記アナログ制御信号を前記増幅器と短絡
回路手段の接続点で現れる電圧として生成し、前記調整
出力信号は前記増幅手段への入力信号であり、前記電流
制御装置はさらに、電流供給手段と電流ドレイン手段の
直列接続を含み、前記負荷と並列に結合され、前記調整
された出力信号が前記電流供給手段と電流ドレイン手段
の接続点で生成されるフィ−ドバック分路と、前記電流
供給手段と前記電流ドレイン手段の両者が制御され、前
記駆動分路と並列に結合される極性分路とを具備し、前
記調整された入力信号の増加が前記電流ドレイン手段ま
たは供給手段を通過して流れる電流の増加または減少に
つながり、前記電流制御装置が、前記駆動分路と並列に
結合されるダイナミック補償分路を含み、前記フィ−ド
バック分路の前記接続点に結合される抵抗性手段とキャ
パシタ手段の直列結合を含み、前記増幅手段は利得１の
電圧増幅器として結合される関連する負荷抵抗を有する
ダ−リントン対を含み、短絡回路手段が並列で結合され
る２個のトランジスタと減結合抵抗の直列接続を具備す
ることである。
記電流感知抵抗が接地端子に接続され、前記電流制限手
段が前記調整された出力信号に基づいて前記アナログ制
御信号を生成するための駆動手段を具備し、この駆動手
段は直列接続の増幅手段と、短絡回路手段を具備し前記
電流感知抵抗の浮動電位端子と前記負荷との間に結合さ
れ、これらは前記アナログ制御信号を前記増幅器と短絡
回路手段の接続点で現れる電圧として生成し、前記調整
出力信号は前記増幅手段への入力信号であり、前記電流
制御装置はさらに、電流供給手段と電流ドレイン手段の
直列接続を含み、前記負荷と並列に結合され、前記調整
された出力信号が前記電流供給手段と電流ドレイン手段
の接続点で生成されるフィ−ドバック分路と、前記電流
供給手段と前記電流ドレイン手段の両者が制御され、前
記駆動分路と並列に結合される極性分路とを具備し、前
記調整された入力信号の増加が前記電流ドレイン手段ま
たは供給手段を通過して流れる電流の増加または減少に
つながり、前記電流制御装置が、前記駆動分路と並列に
結合されるダイナミック補償分路を含み、前記フィ−ド
バック分路の前記接続点に結合される抵抗性手段とキャ
パシタ手段の直列結合を含み、前記増幅手段は利得１の
電圧増幅器として結合される関連する負荷抵抗を有する
ダ−リントン対を含み、短絡回路手段が並列で結合され
る２個のトランジスタと減結合抵抗の直列接続を具備す
ることである。
【００１９】前述の方法において、それぞれ駆動手段と
能動的制御装置は設計の複雑性が低く高い信頼性を与え
ながら少数のハ−ドウェアを使用して提供される。
能動的制御装置は設計の複雑性が低く高い信頼性を与え
ながら少数のハ−ドウェアを使用して提供される。
【００２０】駆動手段に含まれる短絡回路手段は、シャ
ントスイッチが入力信号のない状態で増幅手段に対して
完全に閉じることを確実にし、そうすることによりシャ
ントスイッチが連続的な線形動作による過剰な消費によ
り故障することを防止する。特にこの短絡回路手段はレ
ギュレ−タがエ−ジングと放射によるＦＥＴのしきい電
圧降下と、能動的制御装置の故障に関してより頑丈であ
り、これが２つの並列なトランジスタを与えることによ
り冗長にされている理由である。
ントスイッチが入力信号のない状態で増幅手段に対して
完全に閉じることを確実にし、そうすることによりシャ
ントスイッチが連続的な線形動作による過剰な消費によ
り故障することを防止する。特にこの短絡回路手段はレ
ギュレ−タがエ−ジングと放射によるＦＥＴのしきい電
圧降下と、能動的制御装置の故障に関してより頑丈であ
り、これが２つの並列なトランジスタを与えることによ
り冗長にされている理由である。
【００２１】さらに２つの分路即ち、フィ−ドバック文
路と極性分路を提供することにより非常に簡単な方法で
設計された能動的制御装置は非常に少数のハ−ドウェア
を使用して基本的なフィ−ドバック動作を行うが能動的
制御装置の前述の所望の伝達関数は分離した第３の分
路、即ちダイナミック補償分路の方法により決定され
る。この分路は電流供給手段とドレイン手段の接続点か
らの正味の電流流通に対して特殊な方法を与え、後者の
接続点の電圧を決定するので所望の伝達関数をもたらす
ように簡単に設計されることができ、この電圧は調整さ
れた出力信号であり、短絡回路手段のため利得１の増幅
器として結合されるダ−リントン対への入力はＦＥＴで
電流源がオンになるときに動作する。
路と極性分路を提供することにより非常に簡単な方法で
設計された能動的制御装置は非常に少数のハ−ドウェア
を使用して基本的なフィ−ドバック動作を行うが能動的
制御装置の前述の所望の伝達関数は分離した第３の分
路、即ちダイナミック補償分路の方法により決定され
る。この分路は電流供給手段とドレイン手段の接続点か
らの正味の電流流通に対して特殊な方法を与え、後者の
接続点の電圧を決定するので所望の伝達関数をもたらす
ように簡単に設計されることができ、この電圧は調整さ
れた出力信号であり、短絡回路手段のため利得１の増幅
器として結合されるダ−リントン対への入力はＦＥＴで
電流源がオンになるときに動作する。
【００２２】より詳細には能動的制御装置の設計は、抵
抗性手段を通る所望の伝達関数の比例部分とキャパシタ
手段を通るダイナミック部分を決定することからなるの
で非常に簡単であることが明らかである。
抗性手段を通る所望の伝達関数の比例部分とキャパシタ
手段を通るダイナミック部分を決定することからなるの
で非常に簡単であることが明らかである。
【００２３】本発明の別の特徴は前記キャパシティブ手
段がそれぞれが前記補償キャパシタの２個の直列接続を
具備する２つの並列分路で結合する４個の保障キャパシ
タを有し、前記４個の補償キャパシタは前記各補償キャ
パシタのキャパシタンス値と等しいキャパシタンス値を
有する１つのキャパシタと同等であることである。
段がそれぞれが前記補償キャパシタの２個の直列接続を
具備する２つの並列分路で結合する４個の保障キャパシ
タを有し、前記４個の補償キャパシタは前記各補償キャ
パシタのキャパシタンス値と等しいキャパシタンス値を
有する１つのキャパシタと同等であることである。
【００２４】この特性は補償分路の２つの損傷故障のう
ち１つが生じる可能性を大きく減少することを可能にす
る。
ち１つが生じる可能性を大きく減少することを可能にす
る。
【００２５】直列の冗長性はキャパシティブ効果が対応
する過度の消費とシャントスイッチの可能な損失を伴っ
てシャントスイッチの一定の線形動作を生じる短絡回路
により失われることを防止する。
する過度の消費とシャントスイッチの可能な損失を伴っ
てシャントスイッチの一定の線形動作を生じる短絡回路
により失われることを防止する。
【００２６】並列の冗長度は、補償分路の動作が完全に
失われる事実により電流制御装置の応答特性が非最適の
応答を変化することを防止する。電流感知抵抗の両端間
の電圧降下の所望の応答はもはや得られず、電流のオバ
−シュ−トによりシャントスイッチのより高い最大の電
流を生じる。後者の問題は対応する二重化されたレギュ
レ−タを有する冗長度シャントスイッチが最初に説明さ
れたシャントスイッチと直列に導入される信頼性の高い
応用で特に臨界的である。この場合、最初に説明された
シャントスイッチが短絡回路で故障すると電源は冗長シ
ャントスイッチが引継がれることにより失われない。補
償キャパシタの前述の並列冗長性は両者のシャントスイ
ッチが過度の電流ピ−クにより失われる方法で最初に説
明されたシャントスイッチのレギュレ−タが適切な電流
制限なしで動作する可能性を減少する。並列冗長性はキ
ャパシティブ手段をシャントスイッチの直列の冗長性と
両立する。
失われる事実により電流制御装置の応答特性が非最適の
応答を変化することを防止する。電流感知抵抗の両端間
の電圧降下の所望の応答はもはや得られず、電流のオバ
−シュ−トによりシャントスイッチのより高い最大の電
流を生じる。後者の問題は対応する二重化されたレギュ
レ−タを有する冗長度シャントスイッチが最初に説明さ
れたシャントスイッチと直列に導入される信頼性の高い
応用で特に臨界的である。この場合、最初に説明された
シャントスイッチが短絡回路で故障すると電源は冗長シ
ャントスイッチが引継がれることにより失われない。補
償キャパシタの前述の並列冗長性は両者のシャントスイ
ッチが過度の電流ピ−クにより失われる方法で最初に説
明されたシャントスイッチのレギュレ−タが適切な電流
制限なしで動作する可能性を減少する。並列冗長性はキ
ャパシティブ手段をシャントスイッチの直列の冗長性と
両立する。
【００２７】本発明の別の特徴は、前記電流制御装置が
前記二進制御信号の実際値に依存してエネ−ブル、ディ
スエ−ブルにされる方法で二進制御信号により制御さ
れ、前記制御信号は制御抵抗の第１の端子に供給される
開回路、短絡回路状態を有し、その第２の端子は前記負
荷の前記浮動電位端子と前記電流供給手段との間の点で
前記フィ−ドバック分路に接続され、前記電源は複数の
類似の太陽アレイ部分の１つであり、前記１つの部分は
電流の供給および需要が宇宙船で一致するように前記２
進制御信号に依存して短絡されることができることであ
る。
前記二進制御信号の実際値に依存してエネ−ブル、ディ
スエ−ブルにされる方法で二進制御信号により制御さ
れ、前記制御信号は制御抵抗の第１の端子に供給される
開回路、短絡回路状態を有し、その第２の端子は前記負
荷の前記浮動電位端子と前記電流供給手段との間の点で
前記フィ−ドバック分路に接続され、前記電源は複数の
類似の太陽アレイ部分の１つであり、前記１つの部分は
電流の供給および需要が宇宙船で一致するように前記２
進制御信号に依存して短絡されることができることであ
る。
【００２８】
【実施例】本発明の前述および他の目的はより明白にな
り、本発明自体は添付図面を伴った後述の実施例の説明
を参照して理解されるであろう。
り、本発明自体は添付図面を伴った後述の実施例の説明
を参照して理解されるであろう。
【００２９】図１で示されている電源ユニットＰＳＵは
例えば電気回路が部分ＳＡのような太陽アレイ部分によ
り電力を与えられた電気負荷ＥＬを構成する宇宙船で使
用される。負荷ＥＬにより必要とされるパワ−としてＳ
Ａにより供給されるパワ−が時間で変動するので、供給
を需要に適合するための手段が設けられなければならな
い。例えば文献（A. Poncin の“Regulateur modulaire
a grande puissance”、3d ESTEC Spacecraft power c
onditioning seminar、Noordwijk (NL)、113〜122 頁ま
たはO'Sullivanの“The sequential switching shunt r
egulator Ｓ3 Ｒ”、3d ESTEC Spacecraft power cond
itioning seminar、Noordwijk (NL)、123 〜131 頁）に
記載されているように、これはＳＡのような多数の太陽
アレイ部分を選択的に短絡にすることにより行われ、そ
の結果、残りの部分により供給されるパワ−のみパワ−
バスＰＢにより集められて、ＥＬに供給される。この選
択的な短絡は電界効果トランジスタＦＥＴにより構成さ
れるシャントスイッチをオン／オフにするために制御入
力ＣＴＲＬにより制御される電源シャントレギュレータ
ＰＳＳＲにより行われることができ、負荷ＥＬに伝送さ
れるＳＡのパワ−の供給を阻止または可能にする。制御
入力ＣＴＲＬの微分は前述の文献から知られており、そ
れ故ここでは説明しないが、実際この微分が最後に述べ
た文献から知られているＳ3 Ｒ技術により行われること
が以下の説明において仮定される。太陽アレイ部分の１
つがスイッチングモ−ドにあり、ここで丁度必要な量の
エネルギを負荷ＥＬに供給するため連続的にオンとオフ
にされ、電源シャントレギュレータはこの可能なスイッ
チングの高い歪みにより慎重に設計されなければならな
いことに注意すべきである。
例えば電気回路が部分ＳＡのような太陽アレイ部分によ
り電力を与えられた電気負荷ＥＬを構成する宇宙船で使
用される。負荷ＥＬにより必要とされるパワ−としてＳ
Ａにより供給されるパワ−が時間で変動するので、供給
を需要に適合するための手段が設けられなければならな
い。例えば文献（A. Poncin の“Regulateur modulaire
a grande puissance”、3d ESTEC Spacecraft power c
onditioning seminar、Noordwijk (NL)、113〜122 頁ま
たはO'Sullivanの“The sequential switching shunt r
egulator Ｓ3 Ｒ”、3d ESTEC Spacecraft power cond
itioning seminar、Noordwijk (NL)、123 〜131 頁）に
記載されているように、これはＳＡのような多数の太陽
アレイ部分を選択的に短絡にすることにより行われ、そ
の結果、残りの部分により供給されるパワ−のみパワ−
バスＰＢにより集められて、ＥＬに供給される。この選
択的な短絡は電界効果トランジスタＦＥＴにより構成さ
れるシャントスイッチをオン／オフにするために制御入
力ＣＴＲＬにより制御される電源シャントレギュレータ
ＰＳＳＲにより行われることができ、負荷ＥＬに伝送さ
れるＳＡのパワ−の供給を阻止または可能にする。制御
入力ＣＴＲＬの微分は前述の文献から知られており、そ
れ故ここでは説明しないが、実際この微分が最後に述べ
た文献から知られているＳ3 Ｒ技術により行われること
が以下の説明において仮定される。太陽アレイ部分の１
つがスイッチングモ−ドにあり、ここで丁度必要な量の
エネルギを負荷ＥＬに供給するため連続的にオンとオフ
にされ、電源シャントレギュレータはこの可能なスイッ
チングの高い歪みにより慎重に設計されなければならな
いことに注意すべきである。
【００３０】前述の図１について以下詳細に検討する。
太陽アレイ部分ＳＡは寄生的部分キャパシタＰＳＣと並
列な電流源ＣＳとしてモデル化され、記号で表されてい
る接地端子と、いわゆる“ハ−ネスインダクタンス”と
等化な値ＬH を有する電源ラインＰＳＬとの間に接続さ
れる。この電源ラインＰＳＬはパワ−バスＰＢの同様の
名称の端子ＰＢがダイオ−ドＢＤ１、ＢＤ２を介して結
合されている接続点ＪＰに接続される。パワ−バスＰＢ
は端子ＰＢと接地端子との間に接続されている電気負荷
ＥＬに並列に接続されている等価のバスキャパシタンス
ＢＣを有する。
太陽アレイ部分ＳＡは寄生的部分キャパシタＰＳＣと並
列な電流源ＣＳとしてモデル化され、記号で表されてい
る接地端子と、いわゆる“ハ−ネスインダクタンス”と
等化な値ＬH を有する電源ラインＰＳＬとの間に接続さ
れる。この電源ラインＰＳＬはパワ−バスＰＢの同様の
名称の端子ＰＢがダイオ−ドＢＤ１、ＢＤ２を介して結
合されている接続点ＪＰに接続される。パワ−バスＰＢ
は端子ＰＢと接地端子との間に接続されている電気負荷
ＥＬに並列に接続されている等価のバスキャパシタンス
ＢＣを有する。
【００３１】ＢＣの集積特性は、スイッチングモ−ドに
おいて１つの太陽アレイ部分により、合計が必要なパワ
−と正確に等しくないときでもＥＬに供給されるパワ−
が多数の太陽アレイ部分により供給されるパワ−量の合
計と適合することを確実にできることを注意すべきであ
る。電源シャントレギュレ−タＰＳＳＲも接続点ＪＰと
接地端子との間に接続され、制御入力ＣＴＲＬを有す
る。
おいて１つの太陽アレイ部分により、合計が必要なパワ
−と正確に等しくないときでもＥＬに供給されるパワ−
が多数の太陽アレイ部分により供給されるパワ−量の合
計と適合することを確実にできることを注意すべきであ
る。電源シャントレギュレ−タＰＳＳＲも接続点ＪＰと
接地端子との間に接続され、制御入力ＣＴＲＬを有す
る。
【００３２】電源シャントレギュレータＰＳＳＲは負荷
ＥＬと太陽アレイ部分ＳＡに並列なより詳細な分路に含
まれ、ＪＰと接地端子との間で前述のｎチャンネル電界
効果トランジスタＦＥＴにより構成されるシャントスイ
ッチと発振阻止インダクタＬD と電流感知抵抗ＣＳＲの
直列接続を含む。シャントスイッチＦＥＴは前述の分路
のインピ−ダンス、短絡回路または開回路を決定し、そ
れ故後述するように回路ＣＯＭＰ、ＦＣＣ、ＤＭにより
制御信号ＣＴＲＬから得られるアナログ制御信号ＡＣＴ
ＲＬにより制御される。後者の３つの回路は端子ＰＢに
接続され、従ってパワ−バスから安定な供給電圧を受け
る。制御信号ＣＴＲＬはヒステリシス抵抗ＲＨによりＣ
ＯＭＰに結合される。
ＥＬと太陽アレイ部分ＳＡに並列なより詳細な分路に含
まれ、ＪＰと接地端子との間で前述のｎチャンネル電界
効果トランジスタＦＥＴにより構成されるシャントスイ
ッチと発振阻止インダクタＬD と電流感知抵抗ＣＳＲの
直列接続を含む。シャントスイッチＦＥＴは前述の分路
のインピ−ダンス、短絡回路または開回路を決定し、そ
れ故後述するように回路ＣＯＭＰ、ＦＣＣ、ＤＭにより
制御信号ＣＴＲＬから得られるアナログ制御信号ＡＣＴ
ＲＬにより制御される。後者の３つの回路は端子ＰＢに
接続され、従ってパワ−バスから安定な供給電圧を受け
る。制御信号ＣＴＲＬはヒステリシス抵抗ＲＨによりＣ
ＯＭＰに結合される。
【００３３】記号的に表されている比較回路ＣＯＭＰは
制御信号ＣＴＲＬに応答してヒステレシス抵抗ＲＨによ
り与えられる信号と太陽アレイ部分ＳＡに応じた基準信
号ＲＥＦとを比較し、能動的な負のフィ−ドバック電流
制御装置ＦＣＣの同様の名称の入力端子ＢＣＴＲＬに供
給される二進制御信号ＢＣＴＲＬを得る。信号ＢＣＴＲ
Ｌは２つの状態、即ち電流制御装置ＦＣＣが入力端子Ｂ
ＣＴＲＬで短絡回路を認識する第１の状態と、ＦＣＣが
開回路を認識する第２の状態を有する。ＣＯＭＰの二進
出力信号ＢＣＴＲＬによりエネ−ブル／ディスエネ−ブ
ルされる能動的な負のフィ−ドバック電流制御装置ＦＣ
Ｃは信号と同じ名称の端子ＲＩに与えられ、接地端子に
関して電流感知抵抗ＣＳＲの両端間の電圧降下により構
成される調整された入力信号ＲＩを有する。エ−ブルさ
れたときＦＣＣは入力信号ＲＩから調整された出力信号
Ｒ０を導出し、それは駆動手段ＤＭに接続された同じ名
称の端子Ｒ０に供給され、出力信号Ｒ０は接地に関して
この端子Ｒ０上に生じる電圧である。ＤＭは電流感知抵
抗ＣＳＲにより接地端子に接続され、即ちＲＩに接続さ
れる。駆動手段ＤＭは最後にアナログ制御信号ＡＣＴＲ
Ｌを調整された出力信号Ｒ０から導出する。
制御信号ＣＴＲＬに応答してヒステレシス抵抗ＲＨによ
り与えられる信号と太陽アレイ部分ＳＡに応じた基準信
号ＲＥＦとを比較し、能動的な負のフィ−ドバック電流
制御装置ＦＣＣの同様の名称の入力端子ＢＣＴＲＬに供
給される二進制御信号ＢＣＴＲＬを得る。信号ＢＣＴＲ
Ｌは２つの状態、即ち電流制御装置ＦＣＣが入力端子Ｂ
ＣＴＲＬで短絡回路を認識する第１の状態と、ＦＣＣが
開回路を認識する第２の状態を有する。ＣＯＭＰの二進
出力信号ＢＣＴＲＬによりエネ−ブル／ディスエネ−ブ
ルされる能動的な負のフィ−ドバック電流制御装置ＦＣ
Ｃは信号と同じ名称の端子ＲＩに与えられ、接地端子に
関して電流感知抵抗ＣＳＲの両端間の電圧降下により構
成される調整された入力信号ＲＩを有する。エ−ブルさ
れたときＦＣＣは入力信号ＲＩから調整された出力信号
Ｒ０を導出し、それは駆動手段ＤＭに接続された同じ名
称の端子Ｒ０に供給され、出力信号Ｒ０は接地に関して
この端子Ｒ０上に生じる電圧である。ＤＭは電流感知抵
抗ＣＳＲにより接地端子に接続され、即ちＲＩに接続さ
れる。駆動手段ＤＭは最後にアナログ制御信号ＡＣＴＲ
Ｌを調整された出力信号Ｒ０から導出する。
【００３４】前述の構成ブロックＬD 、ＣＲＳ、ＦＣ
Ｃ、ＤＭは、能動的な負のフィ−ドバックル−プを構成
し、比較器ＣＯＭＰおよびシャントスイッチＦＥＴと共
に電源シャントレギュレ−タＰＳＳＲを形成する電流制
限手段ＣＬＭを形成する。電源ユニットＰＳＵの動作は
さらに後述の図面を参照して詳細に説明される。
Ｃ、ＤＭは、能動的な負のフィ−ドバックル−プを構成
し、比較器ＣＯＭＰおよびシャントスイッチＦＥＴと共
に電源シャントレギュレ−タＰＳＳＲを形成する電流制
限手段ＣＬＭを形成する。電源ユニットＰＳＵの動作は
さらに後述の図面を参照して詳細に説明される。
【００３５】図２はオンのときにレギュレ−タＰＳＳＲ
に含まれるＦＥＴを有する電源ユニットＰＳＵの等価電
気回路図を示している。この等価回路はハ−ネスインダ
クタ装置ＬH と、制御電圧ＡＣＴＲＬを有する電圧制御
電流源Ｇと寄生的トランジスタキャパシタＰＴＣとの並
列接続で構成された簡略化されたＦＥＴモデルと、発振
阻止されたインダクタＬD とを含む。各インダクタン
ス、キャパシタンス、利得値は以後同じ名称の記号で示
されている。ＦＥＴに関連する他の寄生的キャパシタは
これらが後述する伝達関数で影響が無視できる程度であ
ることがシミュレ−ションおよび実験の両者で示されて
いるので図面でも後述の説明でも示していない。
に含まれるＦＥＴを有する電源ユニットＰＳＵの等価電
気回路図を示している。この等価回路はハ−ネスインダ
クタ装置ＬH と、制御電圧ＡＣＴＲＬを有する電圧制御
電流源Ｇと寄生的トランジスタキャパシタＰＴＣとの並
列接続で構成された簡略化されたＦＥＴモデルと、発振
阻止されたインダクタＬD とを含む。各インダクタン
ス、キャパシタンス、利得値は以後同じ名称の記号で示
されている。ＦＥＴに関連する他の寄生的キャパシタは
これらが後述する伝達関数で影響が無視できる程度であ
ることがシミュレ−ションおよび実験の両者で示されて
いるので図面でも後述の説明でも示していない。
【００３６】ＡＣＴＲＬからＦＥＴを通る電流への伝達
関数Ｈ（ｓ）が以下のラプラスの式で表わされることが
容易に明白である。
関数Ｈ（ｓ）が以下のラプラスの式で表わされることが
容易に明白である。
【００３７】 Ｈ（ｓ）＝Ｇ／（１＋ＧＬD ｓ＋ＰＴＣＬH ｓ2 ） 前述の伝達関数におけるＬD をゼロに等しくする設定は
伝達関数Ｈ（ｓ）が虚数軸上のポ−ルを有し、それ故対
応する電気回路がＰＴＣとＬH との間の結合のために不
安定であることを生じさせる。このような不安定は本発
明の実施例のようにシャントスイッチがキャパシタンス
ＰＴＣの比較的大きな値により一般に特徴づけられるＦ
ＥＴであるとき主として重要である。
伝達関数Ｈ（ｓ）が虚数軸上のポ−ルを有し、それ故対
応する電気回路がＰＴＣとＬH との間の結合のために不
安定であることを生じさせる。このような不安定は本発
明の実施例のようにシャントスイッチがキャパシタンス
ＰＴＣの比較的大きな値により一般に特徴づけられるＦ
ＥＴであるとき主として重要である。
【００３８】前述の式から明白なことはインダクタンス
値ＬH の適切な選択によりＦＥＴがオンに切換えられる
瞬間における電源ユニットＰＳＵに対応する図２の電気
回路が無条件に安定に作られることができることであ
る。それ故比較的大きなＰＴＣにより前述の電気回路が
前述の簡単な方法で安定にされるとき後述の有効な能動
的な負のフィ−ドバック電流制御装置ＦＣＣと結合され
ることができる。本質的に不安定な回路のフィ−ドバッ
ク制御は後述のものよりもよりはるかに複雑な制御装置
を必要とする。
値ＬH の適切な選択によりＦＥＴがオンに切換えられる
瞬間における電源ユニットＰＳＵに対応する図２の電気
回路が無条件に安定に作られることができることであ
る。それ故比較的大きなＰＴＣにより前述の電気回路が
前述の簡単な方法で安定にされるとき後述の有効な能動
的な負のフィ−ドバック電流制御装置ＦＣＣと結合され
ることができる。本質的に不安定な回路のフィ−ドバッ
ク制御は後述のものよりもよりはるかに複雑な制御装置
を必要とする。
【００３９】ＦＥＴを通る電流のためにオンのときに所
望の応答を決定し、後者の電流が制限される最大電流が
ＣＳＲの抵抗値とＦＣＣの伝達関数のみに依存するよう
に伝達関数が選択される事実により発振阻止インダクタ
ＬD と組合わされた負のフィ−ドバック電流制御装置Ｆ
ＣＣはこれらの問題を防ぐことができる。
望の応答を決定し、後者の電流が制限される最大電流が
ＣＳＲの抵抗値とＦＣＣの伝達関数のみに依存するよう
に伝達関数が選択される事実により発振阻止インダクタ
ＬD と組合わされた負のフィ−ドバック電流制御装置Ｆ
ＣＣはこれらの問題を防ぐことができる。
【００４０】この負のフィ−ドバック制御装置ＦＣＣと
電流制限手段ＣＬＭの他の部分は以後図３を参照して詳
細に説明される。この図３はアナログ制御信号ＡＣＴＲ
Ｌを二進制御信号ＢＣＴＲＬと調整された入力信号ＲＩ
即ち抵抗ＣＳＲの電圧降下の両者から得るＣＬＭのこれ
らの部分を特に表わしている。これらの部分は端子ＰＢ
から供給され、この端子ＰＢ上で安定なバス電圧が提供
され、接地端子または抵抗ＣＳＲの浮動端子ＲＩが以下
詳細に説明される。
電流制限手段ＣＬＭの他の部分は以後図３を参照して詳
細に説明される。この図３はアナログ制御信号ＡＣＴＲ
Ｌを二進制御信号ＢＣＴＲＬと調整された入力信号ＲＩ
即ち抵抗ＣＳＲの電圧降下の両者から得るＣＬＭのこれ
らの部分を特に表わしている。これらの部分は端子ＰＢ
から供給され、この端子ＰＢ上で安定なバス電圧が提供
され、接地端子または抵抗ＣＳＲの浮動端子ＲＩが以下
詳細に説明される。
【００４１】フィ−ドバック電流制御装置ＦＣＣは３つ
の分路を有し、フィ−ドバック分路Ｒ１、Ｔ１、Ｔ２、
Ｒ２が接地端子に接続し、分極分路Ｒ３、Ｒ４、Ｔ３、
Ｒ５とダイナミック補償分路Ｒ６、Ｒ７、Ｃ１〜４がＣ
ＲＳの浮動端子ＲＩに接続されている。
の分路を有し、フィ−ドバック分路Ｒ１、Ｔ１、Ｔ２、
Ｒ２が接地端子に接続し、分極分路Ｒ３、Ｒ４、Ｔ３、
Ｒ５とダイナミック補償分路Ｒ６、Ｒ７、Ｃ１〜４がＣ
ＲＳの浮動端子ＲＩに接続されている。
【００４２】フィ−ドバック分路は抵抗Ｒ１と、ｐｎｐ
トランジスタＴ１と、ｎｐｎトランジスタＴ２と、抵抗
Ｒ２の直列接続を具備し、二進制御信号ＢＣＴＲＬが短
絡状態であるときＲ１とＴ１の接続点でＴ１を越える反
対のバイアスに制限されるように含まれる制御抵抗ＲＣ
ＴＲＬにより二進制御信号ＢＣＴＲＬを受信する。
トランジスタＴ１と、ｎｐｎトランジスタＴ２と、抵抗
Ｒ２の直列接続を具備し、二進制御信号ＢＣＴＲＬが短
絡状態であるときＲ１とＴ１の接続点でＴ１を越える反
対のバイアスに制限されるように含まれる制御抵抗ＲＣ
ＴＲＬにより二進制御信号ＢＣＴＲＬを受信する。
【００４３】分極分路は抵抗Ｒ３、Ｒ４とｎｐｎトラン
ジスタＴ３と抵抗Ｒ５の直列接続を有する。トランジス
タＴ１のベ−ス電極は抵抗Ｒ３、Ｒ４の接続点に接続さ
れ、トランジスタＴ２のベ−ス電極は抵抗Ｒ４およびト
ランジスタＴ３のベ−スおよびコネクタ電極に接続され
ている。
ジスタＴ３と抵抗Ｒ５の直列接続を有する。トランジス
タＴ１のベ−ス電極は抵抗Ｒ３、Ｒ４の接続点に接続さ
れ、トランジスタＴ２のベ−ス電極は抵抗Ｒ４およびト
ランジスタＴ３のベ−スおよびコネクタ電極に接続され
ている。
【００４４】ダイナミック補償分路は抵抗Ｒ６、抵抗手
段Ｒ７、キャパシタ手段Ｃ１〜４の直列接続を有し、キ
ャパシタ手段Ｃ１〜４はそれぞれ２つのキャパシタＣ
１，２およびＣ３，４の直列接続を含む２つの分路の並
列接続により構成され、キャパシタＣ１〜４は同じキャ
パシタンス値を有する。抵抗Ｒ６、Ｒ７の接続点はトラ
ンジスタＴ１、Ｔ２の接続点に接続され、この接続点Ｒ
０で、ＦＣＣの接地に関して接続点Ｒ０における電圧に
より構成された同じ名称の調整された出力信号Ｒ０が提
供される。
段Ｒ７、キャパシタ手段Ｃ１〜４の直列接続を有し、キ
ャパシタ手段Ｃ１〜４はそれぞれ２つのキャパシタＣ
１，２およびＣ３，４の直列接続を含む２つの分路の並
列接続により構成され、キャパシタＣ１〜４は同じキャ
パシタンス値を有する。抵抗Ｒ６、Ｒ７の接続点はトラ
ンジスタＴ１、Ｔ２の接続点に接続され、この接続点Ｒ
０で、ＦＣＣの接地に関して接続点Ｒ０における電圧に
より構成された同じ名称の調整された出力信号Ｒ０が提
供される。
【００４５】抵抗ＣＳＲの浮動端子ＲＩに接続された駆
動手段、すなわち抵抗Ｒ８〜１１、キャパシタＣ５、ト
ランジスタＴ４〜８、ダイオ−ドＤ１はｎｐｎ入力およ
び出力トランジスタＴ４、Ｔ５によって形成するダ−リ
ントン対を含む増幅手段を構成する。Ｔ４のベ−ス電極
は前述の端子Ｒ０に接続され、コレクタ電極は抵抗Ｒ８
を介してパワ−バスＰＢに接続され、抵抗Ｒ９を介して
Ｔ５のコレクタ電極に接続されている。Ｔ５のエミッタ
電極は並列に結合されたｎｐｎトランジスタＴ６，７と
抵抗Ｒ１１の直列接続を有する短絡回路手段に接続され
ている。Ｔ６，７のエミッタ電極は抵抗Ｒ１１の一方の
端部に接続され、その他方の端部は抵抗ＣＲＳの浮動端
子ＲＩに接続される。Ｔ５のエミッタ電極はさらに抵抗
Ｒ１０により同じ名称のアナログ制御信号が出力される
端子ＡＣＴＲＬに接続されている。駆動手段ＤＭはさら
にＴ４のベ−ス電極とＴ５のコレクタ電極との間に接続
されるダイオ−ドＤ１とＴ５のコレクタ電極とｐｎｐト
ランジスタＴ８のコレクタ電極との間に結合されたキャ
パシタＣ５を含み、ｐｎｐトランジスタＴ８のベ−ス電
極はＴ４のベ−ス電極に接続され、そのエミッタ電極は
Ｔ５のエミッタ電極に接続されている。Ｃ５と、Ｔ８の
接続点はＣＲＳの浮動端子に接続され、２つのツェナ−
ダイオ−ドＤ２，３はインダクタＬD とシャントスイッ
チＦＥＴとの接続点とＴ５のエミッタ電極との間で並列
に結合される。
動手段、すなわち抵抗Ｒ８〜１１、キャパシタＣ５、ト
ランジスタＴ４〜８、ダイオ−ドＤ１はｎｐｎ入力およ
び出力トランジスタＴ４、Ｔ５によって形成するダ−リ
ントン対を含む増幅手段を構成する。Ｔ４のベ−ス電極
は前述の端子Ｒ０に接続され、コレクタ電極は抵抗Ｒ８
を介してパワ−バスＰＢに接続され、抵抗Ｒ９を介して
Ｔ５のコレクタ電極に接続されている。Ｔ５のエミッタ
電極は並列に結合されたｎｐｎトランジスタＴ６，７と
抵抗Ｒ１１の直列接続を有する短絡回路手段に接続され
ている。Ｔ６，７のエミッタ電極は抵抗Ｒ１１の一方の
端部に接続され、その他方の端部は抵抗ＣＲＳの浮動端
子ＲＩに接続される。Ｔ５のエミッタ電極はさらに抵抗
Ｒ１０により同じ名称のアナログ制御信号が出力される
端子ＡＣＴＲＬに接続されている。駆動手段ＤＭはさら
にＴ４のベ−ス電極とＴ５のコレクタ電極との間に接続
されるダイオ−ドＤ１とＴ５のコレクタ電極とｐｎｐト
ランジスタＴ８のコレクタ電極との間に結合されたキャ
パシタＣ５を含み、ｐｎｐトランジスタＴ８のベ−ス電
極はＴ４のベ−ス電極に接続され、そのエミッタ電極は
Ｔ５のエミッタ電極に接続されている。Ｃ５と、Ｔ８の
接続点はＣＲＳの浮動端子に接続され、２つのツェナ−
ダイオ−ドＤ２，３はインダクタＬD とシャントスイッ
チＦＥＴとの接続点とＴ５のエミッタ電極との間で並列
に結合される。
【００４６】前述のフィ−ドバック電流制御装置ＦＣＣ
と駆動手段の動作を詳細に説明する。前述したように二
進制御信号ＢＣＴＲＬは電流制御装置ＦＣＣ用のエネ−
ブル、ディスエネ−ブル信号として考慮される。高いイ
ンピ−ダンス状態において電流制御装置がＢＣＴＲＬか
ら影響を受けないから、エネ−ブルされる方法で端子Ｂ
ＣＴＲＬ上でＴ１によりＦＣＣは開回路を認識する。信
号ＢＣＴＲＬはＦＣＣが端子ＢＣＴＲＬ上で短絡回路を
経験する状態であるならば、Ｒ１を介してＰＢから導か
れる全ての電流はこの短絡回路により制動され、従って
Ｔ１はオフにされ、Ｒ０の調整された出力信号はＴ２、
Ｒ２を介して接地に短絡され、増幅手段Ｔ４，５も開回
路状態にある。アナログ制御信号ＡＣＴＲＬはそれ故Ｆ
ＥＴがオフにされる方法で短絡回路手段Ｔ６、７、Ｒ１
１により接地へ短絡にされる。前述の説明から明白に理
解できることは後者の場合ＦＣＣの動作がディスエ−ブ
ルされ、従ってＦＥＴが閉じられることである。
と駆動手段の動作を詳細に説明する。前述したように二
進制御信号ＢＣＴＲＬは電流制御装置ＦＣＣ用のエネ−
ブル、ディスエネ−ブル信号として考慮される。高いイ
ンピ−ダンス状態において電流制御装置がＢＣＴＲＬか
ら影響を受けないから、エネ−ブルされる方法で端子Ｂ
ＣＴＲＬ上でＴ１によりＦＣＣは開回路を認識する。信
号ＢＣＴＲＬはＦＣＣが端子ＢＣＴＲＬ上で短絡回路を
経験する状態であるならば、Ｒ１を介してＰＢから導か
れる全ての電流はこの短絡回路により制動され、従って
Ｔ１はオフにされ、Ｒ０の調整された出力信号はＴ２、
Ｒ２を介して接地に短絡され、増幅手段Ｔ４，５も開回
路状態にある。アナログ制御信号ＡＣＴＲＬはそれ故Ｆ
ＥＴがオフにされる方法で短絡回路手段Ｔ６、７、Ｒ１
１により接地へ短絡にされる。前述の説明から明白に理
解できることは後者の場合ＦＣＣの動作がディスエ−ブ
ルされ、従ってＦＥＴが閉じられることである。
【００４７】ＦＣＣの動作をＢＣＴＲＬがＦＣＣをエネ
−ブルする瞬間から説明する。ダ−リントン対は調整さ
れた出力信号Ｒ０から、短絡回路手段にＲ１１を含むこ
とにより達成されるＴ５のエミッタ電極における電圧へ
利得１の電圧増幅器として接続されることにまず留意し
なければならない。電流が分路Ｒ８、９、Ｔ５〜７、Ｒ
１１を通って流れ始める瞬間から短絡回路手段は制御装
置ＦＣＣがエネ−ブルされる全期間に電流源として動作
する。それ故無視できる程度の量の電流はＲ０からこの
ように結合されたダ−リントン対の非常に大きな利得に
よりダ−リントン対へ流れることは明白である。前述し
たことにはダ−リントン対の正確な応答が知られる必要
ないという利点がある。
−ブルする瞬間から説明する。ダ−リントン対は調整さ
れた出力信号Ｒ０から、短絡回路手段にＲ１１を含むこ
とにより達成されるＴ５のエミッタ電極における電圧へ
利得１の電圧増幅器として接続されることにまず留意し
なければならない。電流が分路Ｒ８、９、Ｔ５〜７、Ｒ
１１を通って流れ始める瞬間から短絡回路手段は制御装
置ＦＣＣがエネ−ブルされる全期間に電流源として動作
する。それ故無視できる程度の量の電流はＲ０からこの
ように結合されたダ−リントン対の非常に大きな利得に
よりダ−リントン対へ流れることは明白である。前述し
たことにはダ−リントン対の正確な応答が知られる必要
ないという利点がある。
【００４８】前述のことを考慮してＦＣＣの動作は以下
のように理解される。ＦＣＣがエネ−ブルにされるとき
電流はＢＣＴＲＬを経てＦＣＣを出ることはできずオン
にされているＴ１を通過して流れ始める。Ｔ１はこのこ
とに関しては端子Ｒ０への電流の供給源として考えら
れ、後者の端子Ｒ０から電流を引出すＴ２により構成さ
れる電流ドレインに匹敵される。オンに切替え始めたと
き、結果的な効果によって前述のダ−リントン構造によ
り補償分路を通って電流が流れ、調整された出力Ｒ０で
電圧Ｒ０を上昇させる。利得１のダ−リントンは、ＦＥ
Ｔのゲ−ト電極上の制御電圧ＡＣＴＲＬが徐々に増加し
ＦＥＴのオンへの切替えが電流が含まれる分路を通って
流れることを許容するようにこの電圧をＴ５のエミッタ
電極にコピ−する。
のように理解される。ＦＣＣがエネ−ブルにされるとき
電流はＢＣＴＲＬを経てＦＣＣを出ることはできずオン
にされているＴ１を通過して流れ始める。Ｔ１はこのこ
とに関しては端子Ｒ０への電流の供給源として考えら
れ、後者の端子Ｒ０から電流を引出すＴ２により構成さ
れる電流ドレインに匹敵される。オンに切替え始めたと
き、結果的な効果によって前述のダ−リントン構造によ
り補償分路を通って電流が流れ、調整された出力Ｒ０で
電圧Ｒ０を上昇させる。利得１のダ−リントンは、ＦＥ
Ｔのゲ−ト電極上の制御電圧ＡＣＴＲＬが徐々に増加し
ＦＥＴのオンへの切替えが電流が含まれる分路を通って
流れることを許容するようにこの電圧をＴ５のエミッタ
電極にコピ−する。
【００４９】明らかにこのオン切替えはシャントスイッ
チＦＥＴを通る電流の増加と抵抗ＣＳＲを横切る電圧降
下ＲＩの増加を生じる。増加のこの割合はインダクタＬ
D と、このインダクタが前述したように回路を安定する
インダクタを通る電流の変化から生じる電源電圧の増加
のためにＦＥＴの局部的なフィ−ドバック効果を有する
事実により制限される。しかし電圧降下または調整され
た入力信号ＲＩのこの増加は電流制御装置ＦＣＣを介し
て影響を与える。この増加のために分極分路の接続点の
電圧も増加し、これは電流源トランジスタＴ１のベ−ス
電圧と電流ドレイントランジスタＴ２との両者の増加に
実証的に導かれる。これらの増加はそれぞれＲ０を出入
して流れる電流を増加または減少させ、その結果補償分
路を流れる電流は減少される。またＲ０上の調整された
出力信号または電圧は減少し、このことは明らかに電圧
ＡＣＴＲＬの増加となる。
チＦＥＴを通る電流の増加と抵抗ＣＳＲを横切る電圧降
下ＲＩの増加を生じる。増加のこの割合はインダクタＬ
D と、このインダクタが前述したように回路を安定する
インダクタを通る電流の変化から生じる電源電圧の増加
のためにＦＥＴの局部的なフィ−ドバック効果を有する
事実により制限される。しかし電圧降下または調整され
た入力信号ＲＩのこの増加は電流制御装置ＦＣＣを介し
て影響を与える。この増加のために分極分路の接続点の
電圧も増加し、これは電流源トランジスタＴ１のベ−ス
電圧と電流ドレイントランジスタＴ２との両者の増加に
実証的に導かれる。これらの増加はそれぞれＲ０を出入
して流れる電流を増加または減少させ、その結果補償分
路を流れる電流は減少される。またＲ０上の調整された
出力信号または電圧は減少し、このことは明らかに電圧
ＡＣＴＲＬの増加となる。
【００５０】前述のことから駆動手段を伴ったフィ−ド
バックおよび分極分路はＦＥＴを通って流れる電流の負
のフィ−ドバック電流制御を達成する。この電流制御は
補償分路がない状態で非常に強力であり、それはＬD の
包含にかかわらず、ＦＥＴがオンになったときフィ−ド
バックル−プＣＬＭに対応する大きい開ル−プ利得が電
流のオ−バ−シュ−トとリップル効果を生じるように本
発明のダ−リントン対の無限大の利得がＦＥＴをカット
オフにほぼ瞬間的に駆動するためである。これらのオ−
バ−シュ−トとリップル効果は厳格さはないが、不安定
な動作に関して前述したものと同一の理由で望ましくな
い。
バックおよび分極分路はＦＥＴを通って流れる電流の負
のフィ−ドバック電流制御を達成する。この電流制御は
補償分路がない状態で非常に強力であり、それはＬD の
包含にかかわらず、ＦＥＴがオンになったときフィ−ド
バックル−プＣＬＭに対応する大きい開ル−プ利得が電
流のオ−バ−シュ−トとリップル効果を生じるように本
発明のダ−リントン対の無限大の利得がＦＥＴをカット
オフにほぼ瞬間的に駆動するためである。これらのオ−
バ−シュ−トとリップル効果は厳格さはないが、不安定
な動作に関して前述したものと同一の理由で望ましくな
い。
【００５１】それ故本発明のレギュレ−タＰＳＳＲは動
作における最適なオン切替えを考慮し、ＲＩからＲ０ま
での伝達関数を最適にするために補償分路を含むことを
必要とし、即ち少ない遅延を有し、オ−バ−シュ−トの
ない最大電流への臨界的な制動方法でＦＥＴを通過する
電流が増加する。この所望の伝達関数はダイナミック補
償分路が導入されると非常に簡単な方法で達成される。
この分路は増幅手段が利得１の増幅器である事実のため
にＦＣＣの伝達関数をほぼ完全に決定する。本発明の場
合では所望の伝達関数は比例する応答を与える抵抗手段
Ｒ７の補償分路と積分特性を与えるキャパシティブ手段
Ｃ１〜４とを含むことにより達成されることができる。
作における最適なオン切替えを考慮し、ＲＩからＲ０ま
での伝達関数を最適にするために補償分路を含むことを
必要とし、即ち少ない遅延を有し、オ−バ−シュ−トの
ない最大電流への臨界的な制動方法でＦＥＴを通過する
電流が増加する。この所望の伝達関数はダイナミック補
償分路が導入されると非常に簡単な方法で達成される。
この分路は増幅手段が利得１の増幅器である事実のため
にＦＣＣの伝達関数をほぼ完全に決定する。本発明の場
合では所望の伝達関数は比例する応答を与える抵抗手段
Ｒ７の補償分路と積分特性を与えるキャパシティブ手段
Ｃ１〜４とを含むことにより達成されることができる。
【００５２】前述の性質上の説明から、補償キャパシタ
Ｃ１〜４は電流制御装置ＦＣＣのダイナミック特性を決
定し、ＣＬＭのダイナミック特性をＬD と接続すること
が分かる。前述したように電流制御装置ＦＣＣの伝達関
数はインダクタＬD により行われる安定化によって電圧
降下ＲＩが臨界的な制動方法で最大の電圧降下に上昇す
るように選択される。後者の応答特性は特に後述の表１
に示されているＰＳＳＲのパラメ−タで得られることが
分かる。
Ｃ１〜４は電流制御装置ＦＣＣのダイナミック特性を決
定し、ＣＬＭのダイナミック特性をＬD と接続すること
が分かる。前述したように電流制御装置ＦＣＣの伝達関
数はインダクタＬD により行われる安定化によって電圧
降下ＲＩが臨界的な制動方法で最大の電圧降下に上昇す
るように選択される。後者の応答特性は特に後述の表１
に示されているＰＳＳＲのパラメ−タで得られることが
分かる。
【００５３】多数の冗長素子が多数の損傷故障モ−ドが
ないようにするため制御装置ＦＣＣに含まれることに留
意すべきである。第１にこれらの故障モ−ドが前述した
ように非常に望ましくないので、有効であるキャパシテ
ィブ手段の短絡回路または開回路故障モ−ドを避けるた
めにキャパシタＣ１〜４の並列および直列の冗長部分が
存在する。（表１を参照して非常に高い抵抗をもつ）抵
抗Ｒ６を含むことはさらにＴ２の開回路故障の場合に、
端子Ｒ０がＦＥＴの一定の線形動作とこのＦＥＴへの対
応する損傷を生じる高いインピ−ダンス状態にあること
を防止する。ツェナ−ダイオ−ドＤ２、３は10Ｖを越え
るゲ−トソ−ス電圧から生じるＦＥＴへの損傷と、ＦＥ
Ｔがオフのとき非常に負性のゲ−ト・ソ−ス電圧を防止
するために設けられている。このような過度の負の電圧
はＦＥＴに対しても同様に損傷を与え、それは明白にＤ
２、３の包含により防止することができる。
ないようにするため制御装置ＦＣＣに含まれることに留
意すべきである。第１にこれらの故障モ−ドが前述した
ように非常に望ましくないので、有効であるキャパシテ
ィブ手段の短絡回路または開回路故障モ−ドを避けるた
めにキャパシタＣ１〜４の並列および直列の冗長部分が
存在する。（表１を参照して非常に高い抵抗をもつ）抵
抗Ｒ６を含むことはさらにＴ２の開回路故障の場合に、
端子Ｒ０がＦＥＴの一定の線形動作とこのＦＥＴへの対
応する損傷を生じる高いインピ−ダンス状態にあること
を防止する。ツェナ−ダイオ−ドＤ２、３は10Ｖを越え
るゲ−トソ−ス電圧から生じるＦＥＴへの損傷と、ＦＥ
Ｔがオフのとき非常に負性のゲ−ト・ソ−ス電圧を防止
するために設けられている。このような過度の負の電圧
はＦＥＴに対しても同様に損傷を与え、それは明白にＤ
２、３の包含により防止することができる。
【００５４】電源シャントレギュレ−タＰＳＳＲのオフ
応答特性について簡単に説明する。オフ切替えのときで
も定常状態に到達するまでの遅延は減少されなければな
らない。ＦＥＴをオンまたはオフに切替えるときのいか
なる遅延でもＳ3 Ｒ技術の既知の側面効果であるパワ−
バスＰＢの電圧リップルを生じる。これらの遅延が過剰
になるときこの電圧リップルは２つの太陽アレイ部分が
前述したようにスイッチングモ−ドの制御信号により置
かれるようにする。このことは非常に望ましくないこと
であり、それ故これらの遅延は後述の方法で減少され
る。さらに必要なことはスイッチングが電磁干渉になる
多量の電流変化を起こさず、オフ切替えが完全で、即ち
ＦＥＴがＡＣＴＲＬにより過剰な量のエネルギを消費す
る線形モ−ドで一定に動作するように制御されないこと
である。後者は既に述べたように冗長シャントスイッチ
の直列の冗長と矛盾している。このような線形故障によ
り両者のシャントスイッチは冗長を使用不可能にする過
剰な消費により同時に損傷される。
応答特性について簡単に説明する。オフ切替えのときで
も定常状態に到達するまでの遅延は減少されなければな
らない。ＦＥＴをオンまたはオフに切替えるときのいか
なる遅延でもＳ3 Ｒ技術の既知の側面効果であるパワ−
バスＰＢの電圧リップルを生じる。これらの遅延が過剰
になるときこの電圧リップルは２つの太陽アレイ部分が
前述したようにスイッチングモ−ドの制御信号により置
かれるようにする。このことは非常に望ましくないこと
であり、それ故これらの遅延は後述の方法で減少され
る。さらに必要なことはスイッチングが電磁干渉になる
多量の電流変化を起こさず、オフ切替えが完全で、即ち
ＦＥＴがＡＣＴＲＬにより過剰な量のエネルギを消費す
る線形モ−ドで一定に動作するように制御されないこと
である。後者は既に述べたように冗長シャントスイッチ
の直列の冗長と矛盾している。このような線形故障によ
り両者のシャントスイッチは冗長を使用不可能にする過
剰な消費により同時に損傷される。
【００５５】前述の必要性は簡単に後述する本発明のシ
ャントレギュレ−タＰＳＳＲにより達成される。オフ切
替えの時、インダクタＬD によりこのオフ切替えが非常
に鈍く、前述の電磁干渉を起こすことを防止する。この
インダクタの局部フィ−ドバック効果はＬD を通る電流
の減少がＦＥＴのソ−ス電極の電圧を接地端子の電圧よ
りも低く減少させ、ＦＥＴを応答の際にわずかのビット
で開口させるためにこのような鈍いスイッチングを防止
する。ＦＥＴを通る電流の変化におけるこの平滑化はハ
−ネスインダクタンスＬH による急速な変化を禁じ、太
陽アレイＳＡからの電流が他の方法ではドレイン電極の
大きな電圧ピ−クに導くＦＥＴを通る電流を生じないの
で望ましいものである。後者は大きな過渡応答特性のた
めにＦＥＴに対して損傷を与え、このようなスイッチン
グにより導入される電流と電圧ピ−クのために妨害を生
じる。
ャントレギュレ−タＰＳＳＲにより達成される。オフ切
替えの時、インダクタＬD によりこのオフ切替えが非常
に鈍く、前述の電磁干渉を起こすことを防止する。この
インダクタの局部フィ−ドバック効果はＬD を通る電流
の減少がＦＥＴのソ−ス電極の電圧を接地端子の電圧よ
りも低く減少させ、ＦＥＴを応答の際にわずかのビット
で開口させるためにこのような鈍いスイッチングを防止
する。ＦＥＴを通る電流の変化におけるこの平滑化はハ
−ネスインダクタンスＬH による急速な変化を禁じ、太
陽アレイＳＡからの電流が他の方法ではドレイン電極の
大きな電圧ピ−クに導くＦＥＴを通る電流を生じないの
で望ましいものである。後者は大きな過渡応答特性のた
めにＦＥＴに対して損傷を与え、このようなスイッチン
グにより導入される電流と電圧ピ−クのために妨害を生
じる。
【００５６】さらに必要なことはＦＥＴのゲ−ト電極上
のアナログ制御信号ＡＣＴＲＬが急速に安全に接地端子
上の電圧に減少され、従って定常状態でＦＥＴが不必要
なパワ−消費なしに総合的にオフにされることを確実に
することである。このことはダイオ−ドＤ１の大きな飽
和電圧がダ−リントン対のトランジスタＴ４、５に存在
し、結合のおかげでＦＥＴの寄生キャパシタの放電に貢
献するので接地に回路端子ＡＣＴＲＬを完全に結合する
トランジスタＴ８のために急速に達成される。電流を導
通しないとき比較的低い0.1 Ｖのコレクタエミッタ電圧
降下を有する冗長短絡回路手段Ｔ６、７によりこれは安
全に達成される。さらに、冗長のためにこの短絡が失わ
れ、結果としてオフのときにＦＥＴの線形動作を有する
可能性がほとんどないようにされる。この理由でＦＥＴ
“硬質”型であり、即ちしきい値電圧が放射またはエ−
ジングの影響下で僅かしか減少せず、その結果オフ期間
中、線形動作の可能性がほとんどない。最後に精密な極
性設定回路の必要なしにダ−リントン対の選択により消
費が改良される。
のアナログ制御信号ＡＣＴＲＬが急速に安全に接地端子
上の電圧に減少され、従って定常状態でＦＥＴが不必要
なパワ−消費なしに総合的にオフにされることを確実に
することである。このことはダイオ−ドＤ１の大きな飽
和電圧がダ−リントン対のトランジスタＴ４、５に存在
し、結合のおかげでＦＥＴの寄生キャパシタの放電に貢
献するので接地に回路端子ＡＣＴＲＬを完全に結合する
トランジスタＴ８のために急速に達成される。電流を導
通しないとき比較的低い0.1 Ｖのコレクタエミッタ電圧
降下を有する冗長短絡回路手段Ｔ６、７によりこれは安
全に達成される。さらに、冗長のためにこの短絡が失わ
れ、結果としてオフのときにＦＥＴの線形動作を有する
可能性がほとんどないようにされる。この理由でＦＥＴ
“硬質”型であり、即ちしきい値電圧が放射またはエ−
ジングの影響下で僅かしか減少せず、その結果オフ期間
中、線形動作の可能性がほとんどない。最後に精密な極
性設定回路の必要なしにダ−リントン対の選択により消
費が改良される。
【００５７】本発明の原理が特定の装置と結合して説明
されたがこの説明は例示としてのみで行われ、本発明の
技術的範囲を制限するものではないことが明白である。
されたがこの説明は例示としてのみで行われ、本発明の
技術的範囲を制限するものではないことが明白である。
【００５８】 表１：図３の素子 抵抗（Ω） トランジスタ ダイオ−ド ＲＣＴＲＬ 16Ｋ Ｔ１ 2N2907A Ｄ１ 1N5806 Ｒ１ 12.66 Ｋ Ｔ２／３ 2N2920 Ｄ２／３ 1N4104 Ｒ２ 363.3 Ｔ４／５ 2N3700 Ｒ３ 12.97 Ｋ Ｔ６／７ 2N2920 Ｒ４ 18.51 Ｋ Ｔ８ 2N2907A Ｒ５ 150 ＦＥＴ IRF150 Ｒ６ 1.8 Ｍ Ｒ７ 10 Ｋ Ｒ８ 1.9 Ｋ キャパシタ（Ｆ） インダクタ（Ｈ） Ｒ９ 100 Ｃ１−４ 330p ＬD 400n Ｒ１０ 20 Ｃ５ 1N Ｒ１１ 18 ＣＳＲ 20 ｍ
【図１】本発明による電源シャントレギュレ−タが使用
される電源ユニットの概略図。
される電源ユニットの概略図。
【図２】オンに切替えたときのレギュレ−タに含まれる
電源ユニットとシャントスイッチの概略等価回路図。
電源ユニットとシャントスイッチの概略等価回路図。
【図３】図１のレギュレ−タの詳細な電気回路図。
Claims (10)
- 【請求項１】 少なくともシャントスイッチおよびイン
ダクティブ手段の直列接続を有し、負荷および電源と並
列に結合された分路と、レギュレータが前記シャントス
イッチを通って流れる電流の量を制限するように前記シ
ャントスイッチの制御電極に供給されるアナログ制御信
号を発生する電流制限手段とを含む電源シャントレギュ
レータにおいて、 前記シャントスイッチは電界効果トランジスタであり、
前記電流制限手段は電流感知抵抗の両端間の電圧降下が
最大電圧降下より低いように前記アナロク制御信号を調
整するために前記直列接続の一部分を形成する電流感知
抵抗と前記制御電極との間に結合された負のフィードバ
ックループを含み、前記インダクティブ手段が前記電界
効果トランジスタのソース電極に結合されていることを
特徴とする電源シャントレギュレータ。 - 【請求項２】 前記インダクティブ手段のインダクタン
スは以下の関数の極が平面の左半分にあるように選定さ
れ： Ｈ（ｓ）＝Ｇ／（１＋ＧＬD ｓ＋ＰＴＣＬH ｓ2 ） ここにおいて、ＬD は前記インダクタンスであり、Ｇは
前記シャントスイッチの電圧対電流利得であり、ＰＴＣ
は前記電界効果トランジスタの寄生的ドレイン・ソース
間キャパシタンスであり、ＬH は前記分路と前記電源を
相互接続する電源ラインの等価インダクタンスであり、
ｓはラプラス変数であることを特徴とする請求項１記載
の電源シャントレギュレータ。 - 【請求項３】 前記電流制限手段は前記電圧降下によっ
て構成された調整された入力信号から前記アナログ制御
信号の基礎となる調整された出力信号を導出する能動的
な負のフィードバック電流制御装置を含み、この負のフ
ィードバック電流制御装置の調整された入力信号から調
整された出力信号への伝達関数は、前記電圧降下が実質
的に臨界的に前記最大電圧降下に制動されるように定め
られることを特徴とする請求項２記載の電源シャントレ
ギュレータ。 - 【請求項４】 前記負荷および前記電流感知抵抗は接地
端子に接続され、前記電流制限手段は前記調整された出
力信号に基づいた前記アナログ制御信号を発生する駆動
手段を含み、この駆動手段は増幅器手段と短絡回路手段
との直列接続を含む駆動分路から構成され、前記電流感
知抵抗の浮動電位端子と前記負荷との間に結合され、前
記増幅器と前記短絡回路手段との接続点に現れる電圧と
して前記アナログ制御信号を発生し、前記調整出力信号
は前記増幅器手段への入力信号であることを特徴とする
請求項１記載の電源シャントレギュレータ。 - 【請求項５】 前記電流制御装置はさらに、 電流供給手段と電流ドレイン手段の直列接続を有し、前
記負荷と並列に接続され、前記調整された出力信号が前
記電流供給手段と電流ドレイン手段との接続点で発生さ
れるフィードバック分路と、 前記電流供給手段および前記電流ドレインの両手段が制
御され、前記駆動分路と並列に結合された極性分路とを
具備し、 前記調整入力信号の増加が前記電流ドレイン手段と供給
手段を通って流れる電流の増加と減少になることを特徴
とする請求項４記載の電源シャントレギュレータ。 - 【請求項６】 前記電流制限手段は前記電圧降下によっ
て構成された調整入力信号から前記アナログ制御信号の
基礎になる調整された出力信号を導出する能動的な負の
フィードバック電流制御装置を含み、この負のフィード
バック電流制御装置の調整された入力信号から調整され
た出力信号への伝達関数は、前記電圧降下が実質的に臨
界的に前記最大電圧降下に制動されるように定められ、
前記電流制限手段はまた前記駆動分路と並列に結合さ
れ、前記フィードバック分路の接続点に結合された抵抗
手段およびキャパシティブ手段の直列接続を含むダイナ
ミック補償分路を有し、、前記増幅器手段は利得１の電
圧増幅器として結合された関連した負荷抵抗を持つダー
リントン対を含み、前記短絡回路手段は並列に結合され
た２個のトランジスタおよび発振阻止抵抗の直列接続か
ら構成されていることを特徴とする請求項５記載の電源
シャントレギュレータ。 - 【請求項７】 前記キャパシティブ手段は２個の補償キ
ャパシタの直列接続をそれぞれ含む２つの並列な分路で
結合された４個の補償キャパシタを含み、それら４個の
補償キャパシタはそれらの各補償キャパシタのキャパシ
タンス値に等しいキャパシタンス値を有する１つのキャ
パシタに等しいことを特徴とする請求項６記載の電源シ
ャントレギュレータ。 - 【請求項８】 ダイオードは前記ダーリントン対の入力
トランジスタのベース電極と前記ダーリントン対の出力
トランジスタのコレクタ電極との間に接続され、別の短
絡回路手段が設けられ、この別の短絡回路手段はトラン
ジスタを具備し、そのベース電極が前記ダーリントン対
の入力トランジスタのベース電極に接続され、エミッタ
電極が前記ダーリントン対の出力トランジスタのエミッ
タ電極に結合され、コレクタ電極が前記電流感知抵抗の
前記浮動電位端子に接続されていることを特徴とする請
求項６記載の電源シャントレギュレータ。 - 【請求項９】 前記電流制御装置は、２進制御信号の実
際値に応じてエネーブルおよびディスエーブルされるよ
うに２進制御信号によって制御され、前記制御信号は開
回路と短絡回路状態として制御抵抗の第１の端子に与え
られ、制御抵抗の第２の端子は前記負荷の前記浮動電位
端子と前記電流供給手段との間の点で前記フィードバッ
ク分路に接続されていることを特徴とする請求項４記載
の電源シャントレギュレータ。 - 【請求項１０】 前記電源は複数の類似した太陽アレイ
部分の１つであり、前記１つの部分は電流の供給および
需要が宇宙船において一致されるために前記２進制御信
号に応じて短絡されることができることを特徴とする請
求項９記載の電源シャントレギュレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BE93103448.2 | 1993-03-04 | ||
| EP93103448A EP0614136B1 (en) | 1993-03-04 | 1993-03-04 | Power supply shunt regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06348351A true JPH06348351A (ja) | 1994-12-22 |
| JP3502145B2 JP3502145B2 (ja) | 2004-03-02 |
Family
ID=8212657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03435394A Expired - Fee Related JP3502145B2 (ja) | 1993-03-04 | 1994-03-04 | 電源シャントレギュレ−タ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5444358A (ja) |
| EP (1) | EP0614136B1 (ja) |
| JP (1) | JP3502145B2 (ja) |
| CA (1) | CA2116890A1 (ja) |
| DE (1) | DE69325569T2 (ja) |
| ES (1) | ES2133336T3 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594325A (en) * | 1995-08-10 | 1997-01-14 | David B. Manner | Spacecraft power system architecture to mitigate spacecraft charging effects |
| US6010613A (en) * | 1995-12-08 | 2000-01-04 | Cyto Pulse Sciences, Inc. | Method of treating materials with pulsed electrical fields |
| TW334649B (en) * | 1996-01-30 | 1998-06-21 | Murata Manufacturing Co | Power apparatus includes a compensator which is capable of enabling phase to lead as the frequency increases, even if gain increases, as shown in a Bode diagram, so as to operate stably |
| US6141193A (en) * | 1999-03-15 | 2000-10-31 | National Semiconductor Corporation | Shunt regulator with shutdown protection to prevent excessive power dissipation |
| US6347028B1 (en) | 1999-06-21 | 2002-02-12 | Lutron Electronics Co., Inc. | Load control system having an overload protection circuit |
| US6433981B1 (en) | 1999-12-30 | 2002-08-13 | General Electric Company | Modular current sensor and power source |
| US6463672B1 (en) * | 2000-07-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Air Force | Mitigation of spacecraft charging by means of ionized water vapor |
| US6515840B2 (en) | 2001-02-27 | 2003-02-04 | International Business Machines Corporation | Solid state circuit breaker with current overshoot protection |
| ATE360280T1 (de) | 2001-11-19 | 2007-05-15 | Dialog Semiconductor Gmbh | Störunterdrückungsoptimierung der stromversorgung während des prüfens |
| US6690144B1 (en) * | 2002-08-09 | 2004-02-10 | Motorola, Inc. | Open loop inductor current control system and method |
| ATE328312T1 (de) | 2003-06-11 | 2006-06-15 | Cit Alcatel | Nebenschluss-schaltregler und stromversorgungsanordnung, die diesen insbesondere in der raumfahrt verwendet |
| US7339356B1 (en) * | 2006-06-30 | 2008-03-04 | Texas Instruments Incorporated | Apparatus and method for controlling a power converter device |
| US7423416B1 (en) | 2007-09-12 | 2008-09-09 | Freescale Semiconductor, Inc. | Voltage regulator and method for providing a regulated output |
| GB0722516D0 (en) * | 2007-11-15 | 2007-12-27 | Innovision Res & Tech Plc | Near field communication devices |
| JP5513778B2 (ja) * | 2008-08-18 | 2014-06-04 | パナソニック株式会社 | スイッチング電源回路 |
| JP5565603B2 (ja) * | 2009-01-23 | 2014-08-06 | ソニー株式会社 | 電力供給システムおよび電子機器 |
| FR2951886B1 (fr) * | 2009-10-23 | 2016-02-05 | Commissariat Energie Atomique | Commande avec ralentissement de l'ouverture d'un interrupteur electronique |
| EP2330476B1 (en) | 2009-11-27 | 2013-07-10 | Agence Spatiale Européenne | Sequential switching shunt regulator cell with non-redundant rectifier |
| US8988408B2 (en) * | 2010-03-22 | 2015-03-24 | Apple Inc. | Variable-bias power supply |
| US9778666B2 (en) * | 2012-04-27 | 2017-10-03 | Keithley Instruments, Llc | Dynamic current limit apparatus and method |
| US9009640B1 (en) * | 2013-06-18 | 2015-04-14 | Sandia Corporation | Automatic computation of transfer functions |
| CN110098814A (zh) * | 2019-02-20 | 2019-08-06 | 厦门优迅高速芯片有限公司 | 一种跨阻放大器的自动增益方法与电路 |
| CN110048591A (zh) * | 2019-04-03 | 2019-07-23 | 深圳市航天新源科技有限公司 | 一种s3r分流瞬间电流抑制电路与方法 |
| CN113721693B (zh) * | 2021-08-03 | 2022-08-26 | 东莞市长工微电子有限公司 | DrMOS电路及其输出电流的补偿方法、线路板 |
| CN113824101B (zh) * | 2021-10-26 | 2025-07-08 | 深圳市汇川技术股份有限公司 | 电流抑制电路、系统及方法 |
| US11886216B2 (en) | 2021-11-02 | 2024-01-30 | Nxp B.V. | Voltage regulator circuit and method for regulating a voltage |
| EP4273749B1 (en) | 2022-05-05 | 2025-01-08 | Nxp B.V. | Voltage limiter for an rfid tag |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3335520A1 (de) * | 1983-09-30 | 1985-04-18 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Shuntsteuerung |
| US4837495A (en) * | 1987-10-13 | 1989-06-06 | Astec U.S.A. (Hk) Limited | Current mode converter with controlled slope compensation |
| WO1989003608A1 (fr) * | 1987-10-15 | 1989-04-20 | Ascom Hasler Ag | Procede et dispositif destines a empecher les effets destructifs des transistors sur un regulateur de commutation (buck cell) |
| DE3828816A1 (de) * | 1988-08-25 | 1989-10-19 | Ant Nachrichtentech | Verfahren zum betreiben eines schaltreglers |
| JPH03230752A (ja) * | 1990-02-06 | 1991-10-14 | Fujitsu Ltd | 電圧共振形ｄｃ／ｄｃコンバータ |
| FR2671241B1 (fr) * | 1990-12-27 | 1997-04-30 | Peugeot | Circuit de commande d'un transistor de puissance utilise en commutation forcee. |
-
1993
- 1993-03-04 ES ES93103448T patent/ES2133336T3/es not_active Expired - Lifetime
- 1993-03-04 EP EP93103448A patent/EP0614136B1/en not_active Expired - Lifetime
- 1993-03-04 DE DE69325569T patent/DE69325569T2/de not_active Expired - Lifetime
-
1994
- 1994-03-03 CA CA002116890A patent/CA2116890A1/en not_active Abandoned
- 1994-03-04 US US08/206,061 patent/US5444358A/en not_active Expired - Lifetime
- 1994-03-04 JP JP03435394A patent/JP3502145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3502145B2 (ja) | 2004-03-02 |
| DE69325569T2 (de) | 1999-12-16 |
| CA2116890A1 (en) | 1994-09-05 |
| EP0614136A1 (en) | 1994-09-07 |
| DE69325569D1 (de) | 1999-08-12 |
| US5444358A (en) | 1995-08-22 |
| ES2133336T3 (es) | 1999-09-16 |
| EP0614136B1 (en) | 1999-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502145B2 (ja) | 電源シャントレギュレ−タ | |
| US5955915A (en) | Circuit for limiting the current in a power transistor | |
| US5867015A (en) | Low drop-out voltage regulator with PMOS pass element | |
| US7982448B1 (en) | Circuit and method for reducing overshoots in adaptively biased voltage regulators | |
| US6703816B2 (en) | Composite loop compensation for low drop-out regulator | |
| CN115777089B (zh) | 用于低压应用的低压差稳压器 | |
| US6617833B1 (en) | Self-initialized soft start for Miller compensated regulators | |
| US20030178978A1 (en) | Output stage compensation circuit | |
| US20020135339A1 (en) | Dual loop regulator | |
| US7589563B2 (en) | Device and method for voltage regulator with stable and fast response and low standby current | |
| CN100590567C (zh) | 快速低压降（ldo）pfet调节器电路 | |
| WO2017011118A1 (en) | Wide voltage range low drop-out regulators | |
| CN108255228B (zh) | 降低稳压器中输出端的负脉冲信号的电路及其稳压方法 | |
| KR0134651B1 (ko) | 안정화 전원 회로 및 에미터 폴로워 출력 전류 제한 회로 | |
| US11703896B2 (en) | Low-dropout regulator and circuit system using the same | |
| US6437638B1 (en) | Linear two quadrant voltage regulator | |
| US20240053781A1 (en) | Low-dropout regulator with inrush current limiting capabilities | |
| CA1288134C (en) | Voltage regulator | |
| JP3263418B2 (ja) | 電源回路 | |
| TWM251161U (en) | Integrated circuit with a voltage-regulator | |
| US4816740A (en) | Mode optimized D.C. power supply | |
| US8582267B2 (en) | System and method to limit in-rush current | |
| CN119847265A (zh) | 低压差(ldo)稳压器 | |
| JPH0352081B2 (ja) | ||
| US5066901A (en) | Transient protected isolator output stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031204 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |