JPH06348648A - バスインターフェース装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はバスインターフェース装置に関し、
Ｍビット対応の処理装置とＮビット対応の処理装置との
間でデータバス幅を変換し、かつ、伝送信号のモード変
換をして、それら装置間の接続簡易化を図ることを目的
する。 【構成】 ＭビットのデータＤＭ，〔Ｍ＝１〜Ｍ〕及び
ｍ本の制御信号Ｓｍ，〔ｍ＝１〜ｍ〕とＮビットのデー
タＤＮ，〔Ｎ＝１〜Ｎ〕及びｎ本の制御信号Ｓｎ，〔ｎ
＝１〜ｎ〕との間で転送制御をする転送制御手段１１
と、ＭビットのデータＤＭ及びｍ本の制御信号Ｓｍを入
出力する第１の入出力手段１２と、ＮビットのデータＤ
Ｎ及びｎ本の制御信号Ｓｎを入出力する第２の入出力手
段１３とを具備し、転送制御手段１１が、ｍ本の制御信
号Ｓｍ又はｎ本の制御信号Ｓｎの入出力状態を認識し
て、ＭビットのデータＤＭ又はＮビットのデータＤＮの
転送方向を決定し、被転送方向のデータ幅に整合させて
データ転送をすることを含み構成する。

Description

【発明の詳細な説明】

【０００１】〔目 次〕 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題（図９） 課題を解決するための手段（図１） 作用 実施例 （１）第１の実施例の説明（図２〜６） （２）第２の実施例の説明（図７） 発明の効果

【０００２】

【産業上の利用分野】本発明は、バスインターフェース
装置に関するものであり、更に詳しく言えば、ＳＣＳＩ
（Ｓmall Ｃomputer Ｓystem Ｉnterface）デバイスに
おいて、Ｍビット対応のデータ処理装置とＮビット対応
のデータ処理装置との間を接続するＳＣＳＩ変換ユニッ
トに関するものである。

【０００３】近年，情報処理システムにおけるデータ処
理量は増大の一途を辿っている。特に，音声処理，画像
処理等では、大量なデータを処理しており、当然に、そ
のデータをホストマシン内のメモリに常駐させて置くこ
とが困難となる。そこで、ホストマシンに対して大容量
の外部記憶装置が接続されるようになり、そのインター
フェース間を接続するＳＣＳＩバスが主流となりつつあ
る。

【０００４】これによれば、ＳＣＳＩバスは３種類の版
数があり、現在はＳＣＳＩ−１及びＳＣＳＩ−２のＡケ
ーブルのみ（８ビットデータ転送）を装備しているＳＣ
ＳＩデータバスが使用されている。しかし、ホストマシ
ンでは外部記憶装置とのデータ交換時間を短縮化を図る
ため、ＳＣＳＩ−３のＰケーブルによる１６ビット転送
の提供が採用され始めている。

【０００５】そこで、Ａケーブルを装備しているＳＣＳ
Ｉデバイスにおいて、８ビット対応の処理装置と１６ビ
ット対応の処理装置との間でデータバス幅を変換し、か
つ、伝送信号のモード変換をして、それら装置間の接続
簡易化を図ることができる装置が望まれている。

【０００６】

【従来の技術】図８，９は、従来例に係る説明図であ
る。図８は、従来例に係るＳＣＳＩバス及びデータバス
幅変換の説明図であり、図９はその問題点を説明するコ
ネクタ接続の状態図をそれぞれ示している。例えば、８
ビットの信号ケーブル（以下Ａケーブルという）５に接
続され、各種データ処理をするＳＣＳＩ（Small Comput
er System Interface ）データシステムは、図８（Ａ）
において、小型マイクロコンピュータ１，フレームメモ
リ２，数値データメモリ３及びその他の処理装置４から
成る。これらの情報処理装置間に接続されるＡケーブル
５は、国際ＩＳＯ規格によりデータ線９本と制御線９本
とが１つの信号ケーブルに組み込まれる。

【０００７】なお、表１は規格化されたＳＣＳＩバスの
ケーブル対応表であり、ＳＣＳＩ−１は国際ＩＳＯ規
格，ＳＣＳＩ−２，ＳＣＳＩ−３はＡＮＳＩ規格案であ
る。

【０００８】

【表１】

【０００９】表１において、ＳＣＳＩ−１の他にＳＣＳ
Ｉ−２，ＳＣＳＩ−３対応のケーブルが有り、ＳＣＳＩ
−２では、Ｂケーブルに制御線２本とデータデータバス
２７本とが１つの信号ケーブルに組み込まれる。ＳＣＳ
Ｉ−３では、Ｐケーブルに制御線９本とデータデータバ
ス１８本とが１つの信号ケーブルに組み込まれるもの
と、Ｑケーブルに制御線２本とデータデータバス２７本
とが１つの信号ケーブルに組み込まれるものがある。

【００１０】図８（Ｂ）はデータバス幅変換を説明する
コネクタのピン配置図である。図８（Ａ）において、Ｓ
ＣＳＩ−３バス用のＰケーブル対応コネクタ６は６８個
の入出力ピンを具備し、ＳＣＳＩ−１バス用のＡケーブ
ル対応コネクタ７は５０個の入出力ピンを具備してい
る。なお、ＡＮＳＩ規格案では、使用装置の汎用性を高
めるため、Ｐケーブル対応コネクタ６にＡケーブル対応
コネクタ７を接続することができる。すなわち、図８
（Ａ）において、当該コネクタ６のピン番号１１〜５
９，１２〜２０の計５０ピンに対してＡケーブル対応コ
ネクタ７のピン番号０１〜４９，０２〜５０の計５０ピ
ンをＳＣＳＩ−１又はＳＣＳＩ−２のケーブル８を介し
て接続することができる。これにより、例えば、１６ビ
ット対応の処理装置に８ビット対応の処理装置を接続し
て各種データ処理を行うことができる。

【００１１】

【発明が解決しようとする課題】ところで、従来例によ
れば１６ビット対応の処理装置には６８個の入出力ピン
を具備するＰケーブル対応コネクタ６が設けられ、８ビ
ット対応の処理装置には５０個の入出力ピンを具備する
Ａケーブル対応コネクタ７が設けられる。このため、Ｐ
ケーブル対応コネクタ６を提供する１６ビット対応の処
理装置間同士，Ａケーブル対応コネクタ７を提供する８
ビット対応の処理装置間同士，及びＰケーブル対応コネ
クタ６を提供する１６ビット対応の処理装置（イニシエ
ータ側）に対してＡケーブル対応コネクタ７を提供する
８ビット（以下Ｍビットともいう）対応の処理装置（タ
ーゲット側）を接続する場合には、データ転送処理を円
滑に行うことが可能となる。

【００１２】しかし、図９に示すようにＡケーブル対応
コネクタ７を提供する８ビット対応の処理装置（イニシ
エータ側）に対して、Ｐケーブル対応コネクタ６を提供
する１６ビット対応の処理装置（ターゲット側）を接続
しようとする場合には、６８個の入出力ピンを５０個の
入出力ピンに接続することができず、データ転送処理を
行うことができない。

【００１３】これは、既存のＳＣＳＩ−１又はＳＣＳＩ
−２のデータシステムに対して、上位機種であるＳＣＳ
Ｉ−３の１６ビット（以下Ｎビットともいう）対応の処
理装置，例えば、外部記憶装置等を接続して各種データ
処理の高速化やメモリ容量の増加を図る場合に必要にな
る。これにより、例えば、パソコンやワークステーショ
ン等のイニシエータ側がＰケーブル７を提供している場
合に、ホストマシン側のデバイスドライバや外部記憶装
置等がＡケーブル６対応仕様なのか、又はＰケーブル７
対応仕様なのかを確認する作業が必要になる。また、そ
れを改善しようとすれば８／１６ビット各々に対応した
デバイスドライバを各マシン毎に装備しなくてはならな
いという問題がある。

【００１４】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、Ｍビット対応の処理装置とＮビッ
ト対応の処理装置との間でデータバス幅を変換し、か
つ、伝送信号のモード変換をして、それら装置間の接続
簡易化を図ることが可能となるバスインターフェース装
置の提供を目的とする。

【００１５】

【課題を解決するための手段】図１は、本発明に係るバ
スインターフェース装置の原理図を示している。本発明
の第１のバスインターフェース装置は図１に示すよう
に、ＭビットのデータＤＭ，〔Ｍ＝１〜Ｍ〕及びｍ本の
制御信号Ｓｍ，〔ｍ＝１〜ｍ〕とＮビットのデータＤ
Ｎ，〔Ｎ＝１〜Ｎ〕及びｎ本の制御信号Ｓｎ，〔ｎ＝１
〜ｎ〕との間で転送制御をする転送制御手段１１と、前
記ＭビットのデータＤＭ及びｍ本の制御信号Ｓｍを入出
力する第１の入出力手段１２と、前記Ｎビットのデータ
ＤＮ及びｎ本の制御信号Ｓｎを入出力する第２の入出力
手段１３とを具備し、前記転送制御手段１１が、ｍ本の
制御信号Ｓｍ又はｎ本の制御信号Ｓｎの入出力状態を認
識して、ＭビットのデータＤＭ又はＮビットのデータＤ
Ｎの転送方向を決定し、被転送方向のデータ幅に整合さ
せてデータ転送をすることを特徴とする。

【００１６】なお、本発明の第１のバスインターフェー
ス装置において、前記第１，第２の入出力手段１２，１
３に、それぞれ２種類の接続端子Ｔ11，Ｔ12，Ｔ21，Ｔ
22が設けられ、使用態様に応じて前記第１，第２の入出
力手段１２，１３の一方の接続端子Ｔ11，Ｔ12には、シ
ングルエンド信号モード用ケーブルが接続され、前記第
１，第２の入出力手段１２，１３の他方の接続端子Ｔ2
1，Ｔ22には、ディファレンシャル信号モード用ケーブ
ルが接続されることを特徴とする。

【００１７】また、本発明の第１のバスインターフェー
ス装置において、前記転送制御手段１１が、少なくと
も、データ転送制御部11Ａ及びデータ変換部11Ｂから成
り、前記データ転送制御部11Ａがｍ本の制御信号Ｓｍ又
はｎ本の制御信号Ｓｎ，〔ｎ＝１〜ｎ〕の入出力状態を
認識し、前記データＤＭ又はデータＤＮ，〔Ｎ＝１〜
Ｎ〕を転送制御信号ＲＥＱ，ＡＣＫに基づいて入出力制
御をし、前記データ変換部11Ｂがデータ転送方向に合わ
せてＭビットのデータＤＭをＮビットのデータＤＮに変
換し、又は、ＮビットのデータＤＮをＭビットのデータ
ＤＭに変換することを特徴とする。

【００１８】なお、本発明の第２のバスインターフェー
ス装置は、第１の装置において、前記転送制御手段１１
に記憶手段11Ｃが設けられ、前記記憶手段11Ｃが、デー
タ転送に伴うＭビットのデータＤＭ又はＮビットのデー
タＤＮを一時格納することを特徴とし、上記目的を達成
する。

【００１９】

【作 用】本発明の第１のバスインターフェース装置に
よれば、図１に示すように転送制御手段１１及び第１，
第２の入出力手段１２，１３を具備し、転送制御手段１
１が、ｍ本の制御信号Ｓｍ又はｎ本の制御信号Ｓｎの入
出力状態を認識して、ＭビットのデータＤＭ又はＮビッ
トのデータＤＮの転送方向を決定し、被転送方向のデー
タ幅に整合させてデータ転送をする。

【００２０】例えば、使用態様に応じて第１の入出力手
段１２の接続端子Ｔ11に、イニシエータ側のＭビットの
データＤＭ及びｍ本の制御信号Ｓｍを含むシングルエン
ド信号モード用ケーブルが接続され、第２の入出力手段
１３の接続端子Ｔ22に、ターゲット側のＮビットのデー
タＤＭ及びｎ本の制御信号Ｓｎを含むディファレンシャ
ル信号モード用ケーブルが接続される。

【００２１】ここで、ターゲット側のＮビットのデータ
ＤＮをイニシエータ側に転送する場合（データインフェ
ーズ）であって、ｎ＝ｍの場合の動作について説明をす
る。まず、転送制御手段１１のデータ転送制御部11Ａに
より、ターゲット側から入力される伝送信号モードとし
て、ディファレンシャル信号でＮビットのデータＤＮ及
びｎ本の制御信号Ｓｎの入力状態が認識され、Ｎビット
のデータＤＮの転送方向，すなわち、ターゲット側→イ
ニシエータ側が決定される。

【００２２】次に、データ転送制御部11Ａによりｎ本の
制御信号Ｓｎの中の転送制御信号ＲＥＱ，ＡＣＫが識別
される。これにより、データ変換部11ＢによりＮビット
のデータＤＮがＭビットのデータＤＭに変換され、それ
が先に決定されたデータ転送方向，すなわち、ターゲッ
ト側からイニシエータ側にデータ変換されたＭビットの
データＤＭが転送制御信号ＲＥＱ，ＡＣＫに基づいて出
力制御される。

【００２３】このため、第１の入出力手段１２に接続さ
れたイニシエータ側に、伝送信号モードとしてシングル
エンド信号でＭビットのデータＤＭ及びｍ本の制御信号
Ｓｍを転送することが可能となる。また、イニシエータ
側のＭビットのデータＤＭをターゲット側に転送する場
合（データアウトフェーズ）であって、ｎ＝ｍの場合の
動作については、まず、転送制御手段１１のデータ転送
制御部11Ａにより、イニシエータ側から入力される伝送
信号モードとして、シングルエンド信号でＭビットのデ
ータＤＭ及びｍ本の制御信号Ｓｍの入力状態が認識さ
れ、ＭビットのデータＤＭの転送方向，すなわち、イニ
シエータ側→ターゲット側が決定される。

【００２４】次に、データ転送制御部11Ａによりｍ本の
制御信号Ｓｍの中の転送制御信号ＲＥＱ，ＡＣＫが識別
される。これにより、データ変換部11ＢによりＭビット
のデータＤＭがＮビットのデータＤＮに変換され、それ
が先に決定されたデータ転送方向，すなわち、イニシエ
ータ側からターゲット側にデータ変換されたＮビットの
データＤＮが転送制御信号ＲＥＱ，ＡＣＫに基づいて出
力制御される。

【００２５】このため、第２の入出力手段１３に接続さ
れたターゲット側に、伝送信号モードとしてディファレ
ンシャル信号でＭビットのデータＤＭ及びｍ本の制御信
号Ｓｍを転送することが可能となる。これにより、Ｍビ
ット対応の処理装置とＮビット対応の処理装置との間で
データバス幅を変換することができ、かつ、伝送信号の
モード変換をすることができ、それら装置間の接続簡易
化を図ることが可能となる。

【００２６】また、本発明の第２のバスインターフェー
ス装置によれば、第１の装置において、転送制御手段１
１に記憶手段11Ｃが設けられる。このため、データ転送
に伴うＭビットのデータＤＭ又はＮビットのデータＤＮ
を記憶手段11Ｃに一時格納することができ、データ転送
時間の短縮化及びデータバスの占有時間の短縮化を図る
ことができる。

【００２７】すなわち、第１の入出力手段１２がイニシ
エータ側に接続され、第２の入出力手段１３がターゲッ
ト側に接続された場合であって、ターゲット側のＮビッ
トのデータＤＮをイニシエータ側に転送する場合（デー
タインフェーズ）、転送制御手段１１のデータ転送制御
部11Ａにより、ターゲット側から入力されるＮビットの
データＤＮ及びｎ本の制御信号Ｓｎの入力状態が認識さ
れ、ＮビットのデータＤＮの転送方向，すなわち、ター
ゲット側→イニシエータ側が決定される。

【００２８】これにより、データ変換部11ＢではＮビッ
トのデータＤＮがＭビットのデータＤＭに変換され、そ
れが記憶手段11Ｃに記憶される。これがフル（満杯）状
態になると、以下の制御を行う。例えば、先に決定され
たデータ転送方向（ターゲット側→イニシエータ側）に
データ変換されたＭビットのデータＤＭが転送制御信号
ＲＥＱ，ＡＣＫに基づいて出力制御される。ここで、タ
ーゲット側からの制御信号に基づいてデータ転送制御部
11Ａではそのリセレクションに応答し、ターゲット側か
らの転送制御信号ＲＥＱに対応して、記憶手段11Ｃから
ＭビットのデータＤＭをイニシエータ側に送出する。こ
れと同時に、転送制御信号ＡＣＫも送出する。また、記
憶手段11Ｃがエンプティ（空）状態になったら、ターゲ
ット側に他の制御信号，例えば、アテンション信号を応
答し、データ転送制御部11Ａがメッセージアウトフェー
ズへの移行を要求し、データバスの切り離しと、その再
結合とを第２の入出力手段１３に指示する。

【００２９】これにより、Ｍビット対応の処理装置とＮ
ビット対応の処理装置との間の接続，簡易化を図るこ
と、及び、情報処理システムの性能の向上を図ることが
可能となる。

【００３０】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図２〜７は、本発明の実施例に係るバ
スインターフェース装置を説明する図である。 （１）第１の実施例の説明 図２は、本発明の第１の実施例に係るＳＣＳＩバス変換
ユニットの構成図である。図３は各実施例に係る信号モ
ード切り換え部の構成図である。また、図４は各実施例
に係るＳＣＳＩフェーズ検出部の機能説明図である。な
お、図５は各実施例に係る転送方向及びデータインフェ
ーズのタイムチャートであり、図６はそのデータアウト
フェーズのタイムチャートをそれぞれ示している。

【００３１】例えば、８ビット対応のデータ処理装置と
１６ビット対応のデータ処理装置との間を接続するＳＣ
ＳＩ変換ユニットは、図２において、転送制御システム
２１，信号モード切換部２２，２３及びコネクタ２４〜
２７から成る。なお、本発明の実施例では説明を簡略化
するため、制御信号の本数ｍ＝ｎの場合について説明を
する。

【００３２】すなわち、転送制御システム２１は転送制
御手段１１の一実施例であり、例えば、９ビットのデー
タＤＢ７〜ＤＢ０，パリティビットＤＰ，〔Ｍ＝９〕及
び９本の制御信号（以下ＣＴＲＬ信号（９）という）
〔ｍ＝９〕と１８ビットのデータＤＢ１５〜ＤＢ０，パ
リティビットＤＰ，ＤＰ１，〔Ｎ＝１８〕及び９本の制
御信号（以下ＣＴＲＬ信号（９）という），〔ｎ＝９〕
との間で転送制御をするものである。

【００３３】転送制御システム２１はフェーズ検出部21
1 ，ＲＥＱ／ＡＣＫ制御部212 及び８／１６ビットデー
タ変換部21Ｂから成る。フェーズ検出部211 及びＲＥＱ
／ＡＣＫ制御部212 はデータ転送制御部11Ａの一例であ
り、フェーズ検出部211 はＣＴＲＬ信号（９）の入出力
状態を認識し、データ転送方向を決定する。また、フェ
ーズ検出部211 からＲＥＱ／ＡＣＫ制御部212 に入出力
制御信号（以下Ｄ／Ｉ信号という）が出力される。な
お、フェーズ検出部211 の機能については、図４におい
て詳述する。

【００３４】ＲＥＱ／ＡＣＫ制御部212 はデータインフ
ェーズ時に、イニシエータ側から送信されるＲＥＱ信号
に対して、Ｄ／Ｉ信号に基づいてデータＤＢ７〜ＤＢ
０，ＤＰの出力制御をし、イニシエータ側にＡＣＫ信号
を応答する。また、データアウトフェーズ時に、ターゲ
ット側から送信されるＲＥＱ信号に対して、Ｄ／Ｉ信号
に基づいてデータＤＢ１５〜ＤＢ０，ＤＰ，ＤＰ１の出
力制御をし、ターゲット側にＡＣＫ信号を応答する。

【００３５】８／１６ビットデータ変換部21Ｂはデータ
変換部11Ｂの一例であり、２個の８ビットのレジスタか
ら成る。例えば、該変換部21Ｂは、被転送方向のデータ
バス幅に合わせて、パリティビットＤＰを除く、８ビッ
トのデータＤＢ７〜ＤＢ０を１６ビットのデータＤＢ１
５〜ＤＢ０に変換したり、逆に、１６ビットのデータＤ
Ｂ１５〜ＤＢ０を８ビットのデータＤＢ７〜ＤＢ０に変
換する。

【００３６】信号モード切換部２２は第１の入出力手段
１２の一実施例であり、９ビットのデータＤＢ７〜ＤＢ
０，ＤＰ及びＣＴＲＬ信号（９）を入出力するセレクタ
である。また、信号モード切換部２３は第２の入出力手
段１３の一実施例であり、１８ビットのデータＤＢ７〜
ＤＢ０，ＤＰ，ＤＰ１及びＣＴＲＬ信号（９）を入出力
するセレクタである。

【００３７】例えば、信号モード切換部２２や２３は図
３（Ａ）に示すように、論理ゲート回路23Ａから構成す
る場合と、図３（Ｂ）に示すように、トライステート型
のドライバ／レシーバ部（以下単にＤＶ／ＲＶという）
26Ｂや27Ｂを兼ねて構成する場合がある。すなわち、図
３（Ａ）において、論理ゲート回路23Ａは４入力ＡＮＤ
−ＯＲ回路231 及び２つの二入力ＡＮＤ回路232 ，233
から成り、モード切換信号Ｓ／Ｄに基づいて双方向性の
ＤＶ／ＲＶ26Ａ又はＤＶ／ＲＶ27Ａのいずれか一方を選
択して、シングルエンド信号モード又はディファレンシ
ャル信号モードのＣＴＲＬ信号（９）をフェーズ検出部
211 に切換え入力する。

【００３８】反対に、論理ゲート回路23Ａはモード切換
信号Ｓ／Ｄに基づいてフェーズ検出部211 から転送され
てくるシングルエンド信号モード又はディファレンシャ
ル信号モードのＣＴＲＬＲ信号（９）をＤＶ／ＲＶ26Ａ
又はＤＶ／ＲＶ27Ａのいずれか一方に切換え出力する。
なお、モード切換え信号Ｓ／Ｄは当該変換ユニットに設
けられたマニュアルスイッチを操作することにより発生
する。マニュアルスイッチはＳＣＳＩバス構築時，シス
テム仕様等に基づいて操作される。

【００３９】また、ＤＶ／ＲＶ26Ａはコネクタ２６に接
続され、シングルエンド信号モードのＣＴＲＬＲ信号
（９）を出力増幅をしたり、そのＣＴＲＬ信号（９）を
入力増幅をする。同様に、ＤＶ／ＲＶ27Ａはコネクタ２
７に接続され、ディファレンシャル信号モードのＣＴＲ
ＬＲ信号（９）を出力増幅をしたり、そのＣＴＲＬ信号
（９）を入力増幅をする。

【００４０】また、図３（Ｂ）において、トライステー
ト型のＤＶ／ＲＶ26Ｂや27Ｂを兼ねて信号モード切換部
２２や２３を構成する場合には、モード切換信号Ｓ／Ｄ
に基づいてＤＶ／ＲＶ26Ｂ又はＤＶ／ＲＶ27Ｂのいずれ
か一方を選択して、シングルエンド信号モード又はディ
ファレンシャル信号モードのＣＴＲＬ信号（９）をフェ
ーズ検出部211 に切換え入力する。反対に、ＤＶ／ＲＶ
26Ｂや27Ｂはモード切換信号Ｓ／Ｄに基づいてフェーズ
検出部211 から転送されてくるシングルエンド信号モー
ド又はディファレンシャル信号モードのＣＴＲＬＲ信号
（９）をいずれか一方のコネクタに切換え出力する。

【００４１】なお、ＤＶ／ＲＶ26Ｂはコネクタ２６に接
続され、シングルエンド信号モードのＣＴＲＬＲ信号
（９）を出力増幅をしたり、そのＣＴＲＬ信号（９）を
入力増幅をする。同様に、ＤＶ／ＲＶ27Ｂはコネクタ２
７に接続され、ディファレンシャル信号モードのＣＴＲ
ＬＲ信号（９）を出力増幅をしたり、そのＣＴＲＬ信号
（９）を入力増幅をする。

【００４２】また、トライステート型のＤＶ／ＲＶ26Ｂ
や27Ｂを兼ねた信号モード切換部２２や２３を構成した
場合には、論理ゲート回路23Ａが不要となり、半導体集
積回路装置の縮小化が図られる。ここで、図２に戻っ
て、コネクタ２４は接続端子Ｔ11の一例であり、使用態
様に応じてＳＣＳＩ−１，ＳＣＳＩ−２対応のＡケーブ
ルやＢケーブル等のシングルエンド信号モード用ケーブ
ルが接続される。コネクタ２５は接続端子Ｔ21の一例で
あり、ＳＣＳＩ−１，ＳＣＳＩ−２対応のＡケーブルや
Ｂケーブル等のディファレンシャル信号モード用ケーブ
ルが接続される。

【００４３】さらに、コネクタ２６は接続端子Ｔ12の一
例であり、ＳＣＳＩ−３対応のＰケーブルやＱケーブル
等のシングルエンド信号モード用ケーブルが接続され
る。コネクタ２７は接続端子Ｔ22の一例であり、ＳＣＳ
Ｉ−３対応のＰケーブルやＱケーブル等のディファレン
シャル信号モード用ケーブルが接続される。なお、表２
〜７は本発明の各実施例に係るＳＣＳＩバス変換ユニッ
トのコネクタのピン配列表である。ここで、ＣＴＲＬ信
号（９）は、表２〜７に示すように、ＲＥＱ，ＡＣＫ信
号の他に、ＡＴＮ，ＢＳＹ，ＲＳＴ，ＭＳＧ，ＳＥＬ，
Ｃ／Ｄ，Ｉ／Ｏ信号の９つの制御信号により内容を成
す。

【００４４】表２はＳＣＳＩ−Ａケーブルコネクタ（SI
NGLE-ENDED型）のピン配列であり、シングルエンド信号
モード用コネクタのピン配列である。

【００４５】

【表２】

【００４６】表３はＳＣＳＩ−Ａケーブルコネクタ（DI
FFRETIAL型）のピン配列であり、ディファレンシャル信
号モード用コネクタのピン配列である。

【００４７】

【表３】

【００４８】表４はＳＣＳＩ−Ｂケーブルコネクタ（SI
NGLE-ENDED型）のピン配列であり、シングルエンド信号
モード用コネクタのピン配列である。

【００４９】

【表４】

【００５０】表５はＳＣＳＩ−Ｂケーブルコネクタ（DI
FFRETIAL型）のピン配列であり、ディファレンシャル信
号モード用コネクタのピン配列である。

【００５１】

【表５】

【００５２】表６はＳＣＳＩ−Ｐケーブルコネクタ（SI
NGLE-ENDED型）のピン配列であり、シングルエンド信号
モード用コネクタのピン配列である。

【００５３】

【表６】

【００５４】表７はＳＣＳＩ−Ｐケーブルコネクタ（DI
FFRETIAL型）のピン配列であり、ディファレンシャル信
号モード用コネクタのピン配列である。

【００５５】

【表７】

【００５６】このようにして、本発明の第１のＳＣＳＩ
バス変換ユニットによれば、図２に示すように転送制御
システム２１及び信号モード切換部２２，２３を具備
し、転送制御システム２１により、ＣＴＲＬ信号（９）
の入出力状態を認識させ、９ビットのデータＤＢ７〜Ｄ
Ｂ０，ＤＰ又は１８ビットのデータＤＢ７〜ＤＢ０，Ｄ
Ｐ，ＤＰ１の転送方向を決定し、被転送方向のデータ幅
に整合させてデータ転送をすることができる。

【００５７】例えば、図５（Ｂ）に示すように、８ビッ
ト対応機器101 （イニシエータ側）と当該ＳＣＳＩバス
変換ユニット100 との間にＳＣＳＩ−１対応のＡケーブ
ルを接続し、１６ビット対応機器102 （ターゲット側）
と当該ＳＣＳＩバス変換ユニットとの間にＳＣＳＩ−３
対応のＰケーブルを接続する。ここで、ターゲット側の
１８ビットのデータＤＢ１５〜ＤＢ０，ＤＰ，ＤＰ１の
をイニシエータ側に転送する場合（データインフェー
ズ）の動作について説明をする。まず、Ａケーブルから
のＲＥＱ信号を受信したら、転送制御システム２１のフ
ェーズ検出部211 により、ターゲット側から入力される
伝送信号モードとして、ディファレンシャル信号で１８
ビットのデータＤＢ１５〜ＤＢ０，ＤＰ，ＤＰ１及びＣ
ＴＲＬ信号（９）の入力状態が認識される。

【００５８】これにより、本発明の変換ユニット100 に
接続されているＳＣＳＩデバイスが指示されたことが認
識され、モード切換え信号Ｓ／Ｄに応じ、ＤＶ／ＲＶ26
Ａ，27Ａの方向の制御され、その転送方向，すなわち、
ターゲット側→イニシエータ側が決定される。同時に、
その指示されたことが記憶される。この際に、図４の状
態遷移図に示すように、フェーズ検出部211 では、リセ
ット動作ＲＳにより、バスフリー状態ＢＦを識別し、そ
れが識別されるとデータバスのアービトレーション（調
停）動作ＡＲに移行する。ここで、データバスの調停動
作ＡＲに失敗すると、バスフリー状態ＢＦの識別に戻
る。また、その調停動作ＡＲに成功すると、セレクショ
ン動作ＳＥに移行し、信号モード切換部２２，２３の動
作に必要な制御信号の選択をする。

【００５９】ここで、セレクション動作ＳＥに失敗する
と、バスフリー状態ＢＦの識別に戻り、再び調停動作Ａ
Ｒを経てセレクション動作ＳＥに移行し、制御信号の選
択をする。次いで、インフォメーションフェーズ動作ｉ
ｎＦに移行し、メッセージアウトＭｏ，メッセージイン
Ｍｉ，ステータスＳｔ，データアウトＤｏ又はデータイ
ンＤｉのいずれか１つの制御を選択する。当該フェーズ
動作ｉｎＦはサイクリング状態を経て、それに失敗する
と、バスフリー状態ＢＦの識別に戻る。

【００６０】これにより、フェーズ検出部211 でＣＴＲ
Ｌ信号（９）の中のＲＥＱ信号，ＡＣＫ信号が識別され
と、８／１６データ変換部21Ｂにより１６ビットのデー
タＤＢ１５〜ＤＢ０が８ビットのデータＤＢ７〜ＤＢ０
に変換され、それが先に決定されたデータ転送方向，す
なわち、ターゲット側からイニシエータ側に出力され
る。

【００６１】この際に、図５（Ｂ）のデータインフェー
ズのタイムチャートにおいて、Ａケーブル側がイニシエ
ータの場合であって、ＰケーブルからのデータＤＢ１５
〜ＤＢ０を受信する場合、ＰケーブルからのＲＥＱ信号
により当該データを保持すると同時に、Ａケーブルに出
力する９ビットのデータＤＢ７〜ＤＢ０，ＤＰを制御す
るＲＥＱ信号を２つ発生させ、最初のＲＥＱ信号で下位
９ビットのデータＤＢ７〜ＤＢ０，ＤＰをＡケーブルに
送出し、２つ目のＲＥＱ信号で上位９ビットのデータＤ
Ｂ１５〜ＤＢ８，ＤＰ１をＡケーブルに送出する。その
後、ＡケーブルからのＲＥＱ信号に対応するＡＣＫ信号
の２つ目のみをＰケーブルの信号として送出する。

【００６２】このため、当該ＳＣＳＩバス変換ユニット
100 に接続されたイニシエータ側の８ビット対応機器10
1 に、伝送信号モードとしてシングルエンド信号で９ビ
ットのデータ及びＣＴＲＬ信号（９）を転送することが
可能となる。また、イニシエータ側の９ビットのデータ
をターゲット側に転送する場合（データアウトフェー
ズ）の場合の動作については、まず、Ｐケーブルからの
ＲＥＱ信号を受信したら、フェーズ検出部211 により、
イニシエータ側から入力される伝送信号モードとして、
シングルエンド信号で９ビットのデータＤＢ７〜ＤＢ
０，ＤＰ及びＣＴＲＬ信号（９）の入力状態が認識さ
れ、その転送方向，すなわち、イニシエータ側→ターゲ
ット側が決定される。この際に、フェーズ検出部211で
は先に説明した状態遷移図に従って信号モード切換部２
２，２３の動作に必要な制御信号の選択をする（図４参
照）。

【００６３】これにより、フェーズ検出部211 でＣＴＲ
Ｌ信号（９）の中のＲＥＱ信号，ＡＣＫ信号が識別され
ると、８／１６データ変換部21Ｂにより８ビットのデー
タＤＢ７〜ＤＢ０が１６ビットのデータＤＢ１５〜ＤＢ
０に変換され、それが先に決定されたデータ転送方向，
すなわち、イニシエータ側からターゲット側に出力され
る。

【００６４】この際に、図６のデータアウトフェーズの
タイムチャートにおいて、Ａケーブル側がイニシエータ
の場合であって、ＡケーブルからのデータＤＢ７〜ＤＢ
０を受信する場合、Ａケーブルから受信する９ビットの
データＤＢ７〜ＤＢ０を制御するＲＥＱ信号を２つ発生
させ、最初のＲＥＱ信号に対応したＡＣＫ信号でＡケー
ブルの下位９ビットのデータＤＢ７〜ＤＢ０を保持し、
２つ目のＲＥＱ信号に対応したＡＣＫ信号でＡケーブル
の上位９ビットのデータＤＢ１５〜ＤＢ０を保持すると
同時に、それをＰケーブルに送出し、２つ目のＡＣＫ信
号も送出する。

【００６５】このため、当該ＳＣＳＩバス変換ユニット
100 に接続されたターゲット側の１６ビット対応機器10
2 に、伝送信号モードとしてディファレンシャル信号で
１８ビットのデータ及びＣＴＲＬ信号（９）を転送する
ことが可能となる。また、Ａケーブル側がターゲットと
なる場合には、全て逆の動作となるため、その説明を省
略する。

【００６６】これにより、Ａケーブル対応コネクタを提
供する８ビット対応の処理装置（イニシエータ側）に対
して、Ｐケーブル対応コネクタを提供する１６ビット対
応の処理装置（ターゲット側）を接続しようとする場合
に、当該ＳＣＳＩバス変換ユニットを介在して６８個の
入出力ピンを５０個の入出力ピンに接続することができ
る。

【００６７】また、既存のＳＣＳＩ−１又はＳＣＳＩ−
２のデータシステムに対して、上位機種であるＳＣＳＩ
−３の１６ビット対応の処理装置，例えば、外部記憶装
置等を接続して各種データ処理の高速化やメモリ容量の
増加を図ることが可能となる。また、そのデータ転送処
理を円滑に行うことが可能となる。このことから、例え
ば、パソコンやワークステーション等のイニシエータ側
がＰケーブルを提供している場合に、ホストマシン側の
デバイスドライバや外部記憶装置等がＡケーブル対応仕
様なのか、又はＰケーブル対応仕様なのかを確認する作
業が不要となる。また、８／１６ビット各々に対応した
デバイスドライバを各マシン毎に装備することなく、既
存の処理装置間を容易に接続することが可能となる。

【００６８】（２）第２の実施例の説明 図７は、本発明の第２の実施例に係るＳＣＳＩバス変換
ユニットの構成図を示している。第２の実施例では第１
の実施例と異なり転送制御システム３１にバッファメモ
リ31Ｃが設けられ、データ転送に伴う９ビットのデータ
ＤＢ７〜ＤＢ０又は１８ビットのデータＤＢ１５〜ＤＢ
０を一時格納するものである。

【００６９】すなわち、本発明の第２の実施例に係るＳ
ＣＳＩバス変換ユニットは図７において、転送制御シス
テム３１，信号モード切換部３２，３３及びコネクタ３
４〜３７から成る。転送制御システム３１はフェーズ検
出部311 ，ＲＥＱ／ＡＣＫ制御部312 ，８／１６ビット
データ変換部31Ｂ及びバッファメモリ31Ｃから成る。フ
ェーズ検出部311 はＣＴＲＬ信号（９）の入出力状態を
認識し、データ転送方向を決定する。また、フェーズ検
出部311 はＲＥＱ／ＡＣＫ制御部312 とバファメモリ31
ＣにＤ／Ｉ信号を出力する。

【００７０】ＲＥＱ／ＡＣＫ制御部312 はデータインフ
ェーズ時に、イニシエータ側から送信されるＲＥＱ信号
に対して、Ｄ／Ｉ信号及びメモリオーバ信号（以下ＢＦ
Ｌ信号という）とに基づいてデータＤＢ７〜ＤＢ０，Ｄ
Ｐの出力制御をし、イニシエータ側にＡＣＫ信号を応答
する。また、データアウトフェーズ時に、ターゲット側
から送信されるＲＥＱ信号に対して、Ｄ／Ｉ信号及びＢ
ＦＬ信号に基づいてデータＤＢ１５〜ＤＢ０，ＤＰ，Ｄ
Ｐ１の出力制御をし、ターゲット側にＡＣＫ信号を応答
する。

【００７１】バッファメモリ31Ｃは記憶手段11Ｃの一例
であり、メモリ制御信号（以下ＢＭＥ信号という），Ｒ
ＥＱ信号，ＡＣＫ信号に基づいて９ビットのデータＤＢ
７〜ＤＢ０又は１８ビットのデータＤＢ１５〜ＤＢ０を
一時格納するものである。例えば、バッファメモリ31Ｃ
は０．２〔Ｍビット〕程度のＲＡＭ（随時書込み／読出
し可能なメモリ）から成り、ＢＭＥ信号は当該変換ユニ
ット100 に設けられたマニュアルスイッチを操作するこ
とにより発生する。マニュアルスイッチはＳＣＳＩバス
構築時やシステム仕様等に基づいて操作される。

【００７２】なお、信号モード切換部３３，３３，コネ
クタ３４〜３７の構成及び機能と、Ａケーブル，Ｐケー
ブルの接続方法については第１の実施例と同様であるた
め、その説明を省略する。このようにして、本発明の第
２の実施例に係るＳＣＳＩバス変換ユニットによれば、
図７に示すように、転送制御システム３１にバッファメ
モリ31Ｃが設けられる。

【００７３】このため、データ転送時に、ＢＭＥ信号，
ＲＥＱ信号，ＡＣＫ信号に基づいて９ビットのデータＤ
Ｂ７〜ＤＢ０又は１８ビットのデータＤＢ１５〜ＤＢ０
を一時格納することができ、データ転送時間の短縮化及
びデータバスの占有時間の短縮化を図ることができる。
例えば、信号モード切換部３２がイニシエータ側に接続
され、信号モード切換部３３がターゲット側に接続され
た場合であって、ターゲット側の１８ビットのデータＤ
Ｂ１５〜ＤＢ０，ＤＰ，ＤＰ１をイニシエータ側に転送
する場合（データインフェーズ）、転送制御システム３
１のフェーズ検出部311 により、ターゲット側から入力
される１８ビットのデータ及びＣＴＲＬ（９）の入力状
態が認識され、１８ビットのデータの転送方向，すなわ
ち、ターゲット側→イニシエータ側が決定される。これ
により、８／１６データ変換部31Ｂでは１６ビットのデ
ータＤＢ１５〜ＤＢ０が８ビットのデータＤＢ７〜ＤＢ
０に変換され、それがバッファメモリ31Ｃに記憶され
る。これがフル（満杯）状態になると、バッファメモリ
31ＣからＲＥＱ／ＡＣＫ制御部312 にＢＦＬ信号が出力
され、以下の制御が行われる。

【００７４】すなわち、先に決定されたデータ転送方向
（ターゲット側→イニシエータ側）にデータ変換された
８ビットのデータＤＢ７〜ＤＢ０がＲＥＱ，ＡＣＫ信号
に基づいて出力制御される。例えば、ターゲット側から
の制御信号に基づいてフェーズ検出部311 ではそのリセ
レクションに応答し、ターゲット側からのＲＥＱ信号に
対応して、バッファメモリ31Ｃから８ビットのデータＤ
Ｂ７〜ＤＢ０をイニシエータ側に送出する。これと同時
に、ＡＣＫ信号も送出する。また、バッファメモリ31Ｃ
がエンプティ（空）状態になったら、ターゲット側に他
の制御信号，例えば、アテンション信号を応答し、フェ
ーズ検出部311 がメッセージアウトフェーズへの移行を
要求し、データバスの切り離しと、その再結合とを信号
モード切換部３３に指示する。なお、Ａケーブル側がタ
ーゲットの場合には、全て逆の動作となる。

【００７５】これにより、８ビット対応の処理装置と１
６ビット対応の処理装置との間の接続簡易化を図るこ
と、及び、情報処理システムの性能の向上を図ることが
可能となる。

【００７６】

【発明の効果】以上説明したように、本発明のバスイン
ターフェース装置によれば、転送制御手段及び第１，第
２の入出力手段を具備し、転送制御手段が、ｍ本の制御
信号又はｎ本の制御信号の入出力状態を認識して、Ｍビ
ットのデータ又はＮビットのデータの転送方向を決定
し、被転送方向のデータ幅に整合させてデータ転送をす
る。

【００７７】このため、Ｍビット対応の処理装置とＮビ
ット対応の処理装置との間でデータバス幅を変換するこ
とができ、かつ、伝送信号のモード変換をすることが可
能となる。また、本発明のバスインターフェース装置に
よれば、転送制御手段に記憶手段が設けられるため、デ
ータ転送に伴うＭビットのデータ又はＮビットのデータ
を記憶手段に一時格納することができ、データ転送時間
の短縮化及びデータバスの占有時間の短縮化を図ること
ができる。

【００７８】これにより、Ｍビット対応の処理装置とＮ
ビット対応の処理装置との間の接続簡易化を図ること、
及び、情報処理システムの性能の向上に寄与するところ
が大きい。

【図面の簡単な説明】

【図１】本発明に係るバスインターフェース装置の原理
図である。

【図２】本発明の第１の実施例に係るＳＣＳＩバス変換
ユニットの構成図である。

【図３】本発明の各実施例に係る信号モード切換部の構
成図である。

【図４】本発明の各実施例に係るＳＣＳＩフェーズ検出
部の機能説明図である。

【図５】本発明の各実施例に係る転送方向及びデータイ
ンフェーズのタイムチャートである。

【図６】本発明の各実施例に係るデータアウトフェーズ
のタイムチャートである。

【図７】本発明の第２の実施例に係るＳＣＳＩバス変換
ユニットの構成図である。

【図８】従来例に係るＳＣＳＩバス及びデータバス幅変
換の説明図である。

【図９】従来例に係る問題点を説明するコネクタ接続の
状態図である。

【符号の説明】

１１…転送制御手段、 １２…第１の入出力手段、 １３…第２の入出力手段、 11Ａ…データ転送制御部、 11Ｂ…データ変換部、 11Ｃ…記憶手段、 Ｔ11，Ｔ12，Ｔ21，Ｔ22…接続端子、 ＲＥＱ，ＡＣＫ…転送制御信号、 Ｓｍ〔ｍ＝１〜ｍ〕…ｍ本の制御信号、 Ｓｎ〔ｎ＝１〜ｎ〕…ｎ本の制御信号、 ＤＭ〔Ｍ＝１〜Ｍ〕…Ｍビットのデータ、 ＤＮ〔Ｎ＝１〜Ｎ〕…Ｎビットのデータ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｍビットのデータ（ＤＭ，〔Ｍ＝１〜
   Ｍ〕）及びｍ本の制御信号（Ｓｍ，〔ｍ＝１〜ｍ〕）と
   Ｎビットのデータ（ＤＮ，〔Ｎ＝１〜Ｎ〕）及びｎ本の
   制御信号（Ｓｎ，〔ｎ＝１〜ｎ〕）との間で転送制御を
   する転送制御手段（１１）と、前記Ｍビットのデータ
   （ＤＭ）及びｍ本の制御信号（Ｓｍ）を入出力する第１
   の入出力手段（１２）と、前記Ｎビットのデータ（Ｄ
   Ｎ）及びｎ本の制御信号（Ｓｎ）を入出力する第２の入
   出力手段（１３）とを具備し、 前記転送制御手段（１１）が、ｍ本の制御信号（Ｓｍ）
   又はｎ本の制御信号（Ｓｎ）の入出力状態を認識して、
   Ｍビットのデータ（ＤＭ）又はＮビットのデータ（Ｄ
   Ｎ）の転送方向を決定し、被転送方向のデータ幅に整合
   させてデータ転送をすることを特徴とするバスインター
   フェース装置。
2. 【請求項２】 請求項１記載のバスインターフェース装
   置において、前記第１，第２の入出力手段（１２，１
   ３）に、それぞれ２種類の接続端子（Ｔ11，Ｔ12，Ｔ2
   1，Ｔ22）が設けられ、使用態様に応じて前記第１，第
   ２の入出力手段（１２，１３）の一方の接続端子（Ｔ1
   1，Ｔ12）には、シングルエンド信号モード用ケーブル
   が接続され、前記第１，第２の入出力手段（１２，１
   ３）の他方の接続端子（Ｔ21，Ｔ22）には、ディファレ
   ンシャル信号モード用ケーブルが接続されることを特徴
   とするバスインターフェース装置。
3. 【請求項３】 請求項１記載のバスインターフェース装
   置において、前記転送制御手段（１１）が、少なくと
   も、データ転送制御部（11Ａ）及びデータ変換部（11
   Ｂ）から成り、 前記データ転送制御部（11Ａ）がｍ本の制御信号（Ｓ
   ｍ）又はｎ本の制御信号（Ｓｎ）の入出力状態を認識
   し、前記データ（ＤＭ）又はデータ（ＤＮ）を転送制御
   信号（ＲＥＱ，ＡＣＫ）に基づいて入出力制御をし、前
   記データ変換部（11Ｂ）がデータ転送方向に合わせてＭ
   ビットのデータ（ＤＭ）をＮビットのデータ（ＤＮ）に
   変換し、又は、Ｎビットのデータ（ＤＮ）をＭビットの
   データ（ＤＭ）に変換することを特徴とするバスインタ
   ーフェース装置。
4. 【請求項４】 請求項１記載のバスインターフェース装
   置において、前記転送制御手段（１１）に記憶手段（11
   Ｃ）が設けられ、前記記憶手段（11Ｃ）が、データ転送
   に伴うＭビットのデータ（ＤＭ）又はＮビットのデータ
   （ＤＮ）を一時格納することを特徴とするバスインター
   フェース装置。