JPH06349841A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH06349841A JPH06349841A JP5134313A JP13431393A JPH06349841A JP H06349841 A JPH06349841 A JP H06349841A JP 5134313 A JP5134313 A JP 5134313A JP 13431393 A JP13431393 A JP 13431393A JP H06349841 A JPH06349841 A JP H06349841A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- forming
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【構成】コレクタ層の上面に開口部を持つ絶縁膜を有
し、その絶縁膜上に多結晶Ｓｉ膜よりなるベース引出し
電極、開口部領域上にエピタキシャル層からなるベース
を有するバイポーラトランジスタにおいて、金属シリサ
イド膜あるいは金属膜を含んだベース引出し電極がベー
スエピタキシャル層の側壁においてそれと接続してお
り、また、開口部周辺におけるベース引出し電極と単結
晶基板との接触部分の幅は一定で且つ５０ｎｍ以下にな
っている。 【効果】寄生ベース抵抗を増大させることなく、ベース
コレクタ間容量を従来に比較して１／２にでき、その結
果、トランジスタの動作速度を従来の約１.５倍にする
ことが可能である。
し、その絶縁膜上に多結晶Ｓｉ膜よりなるベース引出し
電極、開口部領域上にエピタキシャル層からなるベース
を有するバイポーラトランジスタにおいて、金属シリサ
イド膜あるいは金属膜を含んだベース引出し電極がベー
スエピタキシャル層の側壁においてそれと接続してお
り、また、開口部周辺におけるベース引出し電極と単結
晶基板との接触部分の幅は一定で且つ５０ｎｍ以下にな
っている。 【効果】寄生ベース抵抗を増大させることなく、ベース
コレクタ間容量を従来に比較して１／２にでき、その結
果、トランジスタの動作速度を従来の約１.５倍にする
ことが可能である。
Description
【０００１】
【産業上の利用分野】本発明は、高速動作に好適なバイ
ポーラトランジスタ及びその製造方法に関する。
ポーラトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】本発明に関連する従来技術、すなわち、
エピタキシャル層をベースに用いた自己整合型バイポー
ラトランジスタについては、１９９０ アイ・イー・デ
ィー・エム テクニカル ダイジェスト，（１９９０
年）第６０７頁から第６１０頁、（１９９０ ＩＥＤＭ
Technical Digest，ｐｐ ６０７−６１０）において
論じられている。
エピタキシャル層をベースに用いた自己整合型バイポー
ラトランジスタについては、１９９０ アイ・イー・デ
ィー・エム テクニカル ダイジェスト，（１９９０
年）第６０７頁から第６１０頁、（１９９０ ＩＥＤＭ
Technical Digest，ｐｐ ６０７−６１０）において
論じられている。
【０００３】図７によりこの従来技術によるバイポーラ
トランジスタを説明する。すなわち、ｐ型Ｓｉ基板１上
に形成されたｎ型埋込層２とｎ型エピタキシャル層３か
らなりお互いに絶縁膜４により電気的に分離されたコレ
クタ層の上面に開口部を持つ絶縁膜６を有し、その絶縁
膜６上にｐ型多結晶Ｓｉ膜よりなるベース引出し電極１
０，開口部領域上にｐ型エピタキシャル層７からなるベ
ース層を有しており、且つ、多結晶Ｓｉベース引出し電
極１０とベースエピタキシャル層７は開口部領域内で一
定の幅でオーバーラップして水平面でｐ型多結晶Ｓｉ膜
９を介して接続している。さらに、ベース引出し電極１
０とｎ型多結晶Ｓｉ膜１４よりなるエミッタとはベース
引出し電極の側壁に形成された絶縁膜１１によって分離
されている。
トランジスタを説明する。すなわち、ｐ型Ｓｉ基板１上
に形成されたｎ型埋込層２とｎ型エピタキシャル層３か
らなりお互いに絶縁膜４により電気的に分離されたコレ
クタ層の上面に開口部を持つ絶縁膜６を有し、その絶縁
膜６上にｐ型多結晶Ｓｉ膜よりなるベース引出し電極１
０，開口部領域上にｐ型エピタキシャル層７からなるベ
ース層を有しており、且つ、多結晶Ｓｉベース引出し電
極１０とベースエピタキシャル層７は開口部領域内で一
定の幅でオーバーラップして水平面でｐ型多結晶Ｓｉ膜
９を介して接続している。さらに、ベース引出し電極１
０とｎ型多結晶Ｓｉ膜１４よりなるエミッタとはベース
引出し電極の側壁に形成された絶縁膜１１によって分離
されている。
【０００４】
【発明が解決しようとする課題】上記従来技術では、多
結晶Ｓｉベース引出し電極１０とベースエピタキシャル
層７は開口部領域内でオーバーラップして水平面におい
て接続している。その結果、コレクタ層上面の開口部領
域の内でこのオーバーラップした部分は外部ベース領域
となりバイポーラトランジスタの本質的な動作には寄与
していない。従って、その領域の存在は寄生容量の原因
となっておりトランジスタの動作速度を低下させている
という問題があった。
結晶Ｓｉベース引出し電極１０とベースエピタキシャル
層７は開口部領域内でオーバーラップして水平面におい
て接続している。その結果、コレクタ層上面の開口部領
域の内でこのオーバーラップした部分は外部ベース領域
となりバイポーラトランジスタの本質的な動作には寄与
していない。従って、その領域の存在は寄生容量の原因
となっておりトランジスタの動作速度を低下させている
という問題があった。
【０００５】一方、図８に示すように、寄生容量低減の
ためにこのオーバーラップした領域の面積を小さくした
場合では、ベース引出し電極とベースエピタキシャル層
の接続部分９が狭く、且つ、細長くなって外部ベース抵
抗の増大が起こり、トランジスタの動作速度の向上が十
分でないという問題もあった。
ためにこのオーバーラップした領域の面積を小さくした
場合では、ベース引出し電極とベースエピタキシャル層
の接続部分９が狭く、且つ、細長くなって外部ベース抵
抗の増大が起こり、トランジスタの動作速度の向上が十
分でないという問題もあった。
【０００６】本発明の目的は、エピタキシャル層をベー
スに用いた自己整合型バイポーラトランジスタにおい
て、ベース引出し電極とベースエピタキシャル層の接続
部分の構造に起因した寄生容量，寄生抵抗を低減し、動
作速度をさらに向上させることにある。
スに用いた自己整合型バイポーラトランジスタにおい
て、ベース引出し電極とベースエピタキシャル層の接続
部分の構造に起因した寄生容量，寄生抵抗を低減し、動
作速度をさらに向上させることにある。
【０００７】
【課題を解決するための手段】本発明では、寄生容量低
減のために、ベース引出し電極はベースエピタキシャル
層の側壁においてそれと接続し開口部領域内でのこの二
層のオーバーラップがほとんど無くなるようにし、また
ベース引出し電極と半導体基板との開口部周辺における
接触幅は場所によらず一定で且つ１００ｎｍ以下と非常
に小さくなるようにする。
減のために、ベース引出し電極はベースエピタキシャル
層の側壁においてそれと接続し開口部領域内でのこの二
層のオーバーラップがほとんど無くなるようにし、また
ベース引出し電極と半導体基板との開口部周辺における
接触幅は場所によらず一定で且つ１００ｎｍ以下と非常
に小さくなるようにする。
【０００８】ベース引出し電極とベースエピタキシャル
層の接続部分が狭く且つ細長くなり外部ベース抵抗が増
大することがないようにするために、ベースエピタキシ
ャル層の側壁を垂直ではなく斜めに傾いた形状とする。
また、コレクタ層上面の絶縁膜が、開口部周辺の端で徐
々に薄くなるようにするか、あるいは、その絶縁膜の上
面が開口部内のコレクタ層の上面と同じ高さになるよう
にするか、あるいは、その絶縁膜が少なくとも二種類の
絶縁膜よりなりそのうちの上層の膜厚の大きい方の膜が
開口部の周辺から一定の寸法だけ外側に後退している構
造とする。さらに、ベース引出し電極の内側の側壁が開
口部周辺よりも内側に位置するようにする。
層の接続部分が狭く且つ細長くなり外部ベース抵抗が増
大することがないようにするために、ベースエピタキシ
ャル層の側壁を垂直ではなく斜めに傾いた形状とする。
また、コレクタ層上面の絶縁膜が、開口部周辺の端で徐
々に薄くなるようにするか、あるいは、その絶縁膜の上
面が開口部内のコレクタ層の上面と同じ高さになるよう
にするか、あるいは、その絶縁膜が少なくとも二種類の
絶縁膜よりなりそのうちの上層の膜厚の大きい方の膜が
開口部の周辺から一定の寸法だけ外側に後退している構
造とする。さらに、ベース引出し電極の内側の側壁が開
口部周辺よりも内側に位置するようにする。
【０００９】また、外部ベース抵抗を更に低減するため
に、ベース引出し電極を金属膜と多結晶Ｓｉ膜もしくは
金属シリサイド膜と多結晶Ｓｉ膜の二層膜にする。更に
その場合、金属膜もしくは金属シリサイド膜とベースエ
ピタキシャル層の側壁の距離がベースエピタキシャル層
の周辺で一定で、且つ、非常に小さくなるようにする。
に、ベース引出し電極を金属膜と多結晶Ｓｉ膜もしくは
金属シリサイド膜と多結晶Ｓｉ膜の二層膜にする。更に
その場合、金属膜もしくは金属シリサイド膜とベースエ
ピタキシャル層の側壁の距離がベースエピタキシャル層
の周辺で一定で、且つ、非常に小さくなるようにする。
【００１０】この構造を持つバイポーラトランジスタを
形成するには次の手段を用いる。すなわち、半導体基板
上に形成されたコレクタ領域の上に、まず酸化Ｓｉ膜と
窒化Ｓｉ膜とを含む多層膜よりなる島状領域を形成し、
次にこの島状領域の側壁に窒化Ｓｉ膜を含む薄膜を形成
する。ベース引出し電極と半導体基板との開口部周辺に
おける接触幅はこの側壁膜の厚さによって決められる。
その後、コレクタ領域において島状領域とその側壁膜に
よって覆われていない部分に熱酸化の方法により選択的
に酸化Ｓｉ膜を形成する。側壁膜を除去した後、多結晶
Ｓｉ膜を堆積し、さらに島状領域上にあるその多結晶Ｓ
ｉ膜を選択的に除去し、その後、残った多結晶Ｓｉ膜の
表面に熱酸化の方法により選択的に酸化Ｓｉ膜を形成す
る。この多結晶Ｓｉ膜がベース引出し電極となる。次に
島状領域を成す多層膜を除去した後、単結晶表面が露出
した半導体基板上にエピタキシャル層を、多結晶Ｓｉ膜
の露出した側壁に多結晶半導体膜を同時に選択的に形成
する。この工程によって上記の構造をもつベース引出し
電極とベースエピタキシャル層の接続部分が形成され
る。この工程以降は、従来技術と同様な方法により、多
結晶半導体膜の側壁に絶縁膜を形成し、さらに、多結晶
半導体膜よりなるエミッタを形成する等の工程を経てバ
イポーラトランジスタを完成させる。
形成するには次の手段を用いる。すなわち、半導体基板
上に形成されたコレクタ領域の上に、まず酸化Ｓｉ膜と
窒化Ｓｉ膜とを含む多層膜よりなる島状領域を形成し、
次にこの島状領域の側壁に窒化Ｓｉ膜を含む薄膜を形成
する。ベース引出し電極と半導体基板との開口部周辺に
おける接触幅はこの側壁膜の厚さによって決められる。
その後、コレクタ領域において島状領域とその側壁膜に
よって覆われていない部分に熱酸化の方法により選択的
に酸化Ｓｉ膜を形成する。側壁膜を除去した後、多結晶
Ｓｉ膜を堆積し、さらに島状領域上にあるその多結晶Ｓ
ｉ膜を選択的に除去し、その後、残った多結晶Ｓｉ膜の
表面に熱酸化の方法により選択的に酸化Ｓｉ膜を形成す
る。この多結晶Ｓｉ膜がベース引出し電極となる。次に
島状領域を成す多層膜を除去した後、単結晶表面が露出
した半導体基板上にエピタキシャル層を、多結晶Ｓｉ膜
の露出した側壁に多結晶半導体膜を同時に選択的に形成
する。この工程によって上記の構造をもつベース引出し
電極とベースエピタキシャル層の接続部分が形成され
る。この工程以降は、従来技術と同様な方法により、多
結晶半導体膜の側壁に絶縁膜を形成し、さらに、多結晶
半導体膜よりなるエミッタを形成する等の工程を経てバ
イポーラトランジスタを完成させる。
【００１１】また同様な構造のバイポーラトランジスタ
を形成する方法として次の手段を用いることもできる。
まず、半導体基板上に形成されたコレクタ領域の上に、
順に第一絶縁膜、それより膜厚の大きな第二絶縁膜，多
結晶半導体膜，第三絶縁膜を形成した後、コレクタ領域
内に第一絶縁膜の上面まで達する開口部を形成する。次
にはさまっている第二絶縁膜を側壁から一定の寸法だけ
サイドエッチする。次に薄い多結晶Ｓｉ膜を基板全面に
堆積した後、その多結晶Ｓｉ膜の第三絶縁膜と第一絶縁
膜に接する部分を選択的に除去する。次に第一絶縁膜を
除去した後、単結晶表面が露出した半導体基板上にエピ
タキシャル層を、多結晶半導体膜の露出した部分に多結
晶半導体膜を同時に選択的に形成する。この工程によっ
てこのような構造をもつベース引出し電極とベースエピ
タキシャル層の接続部分が形成される。
を形成する方法として次の手段を用いることもできる。
まず、半導体基板上に形成されたコレクタ領域の上に、
順に第一絶縁膜、それより膜厚の大きな第二絶縁膜，多
結晶半導体膜，第三絶縁膜を形成した後、コレクタ領域
内に第一絶縁膜の上面まで達する開口部を形成する。次
にはさまっている第二絶縁膜を側壁から一定の寸法だけ
サイドエッチする。次に薄い多結晶Ｓｉ膜を基板全面に
堆積した後、その多結晶Ｓｉ膜の第三絶縁膜と第一絶縁
膜に接する部分を選択的に除去する。次に第一絶縁膜を
除去した後、単結晶表面が露出した半導体基板上にエピ
タキシャル層を、多結晶半導体膜の露出した部分に多結
晶半導体膜を同時に選択的に形成する。この工程によっ
てこのような構造をもつベース引出し電極とベースエピ
タキシャル層の接続部分が形成される。
【００１２】またバイポーラトランジスタの形成方法に
おいて、単結晶表面が露出した半導体基板上にエピタキ
シャル層を、多結晶半導体膜の露出した部分に多結晶半
導体膜を同時に選択的に形成する工程の代わりに、単結
晶表面が露出した半導体基板上にエピタキシャル層を、
基板の残りの全部分に多結晶半導体膜を同時に形成し、
その後、ベース引出し電極上の絶縁膜上の多結晶半導体
膜を選択的に除去する工程を用いることによっても同様
な構造のバイポーラトランジスタを形成することが可能
である。
おいて、単結晶表面が露出した半導体基板上にエピタキ
シャル層を、多結晶半導体膜の露出した部分に多結晶半
導体膜を同時に選択的に形成する工程の代わりに、単結
晶表面が露出した半導体基板上にエピタキシャル層を、
基板の残りの全部分に多結晶半導体膜を同時に形成し、
その後、ベース引出し電極上の絶縁膜上の多結晶半導体
膜を選択的に除去する工程を用いることによっても同様
な構造のバイポーラトランジスタを形成することが可能
である。
【００１３】また同様な構造のバイポーラトランジスタ
を形成する方法として次の手段を用いることもできる。
まず、半導体基板上に形成されたコレクタ領域の上には
エピタキシャル層、絶縁膜上には同じ組成の多結晶半導
体膜を同時に形成する。次にコレクタ領域上に少なくと
も酸化Ｓｉ膜と窒化Ｓｉ膜を含む多層膜よりなる島状領
域を形成し、さらにその側壁に酸化Ｓｉ膜を形成する。
次に、その島状多層膜をマスクとして、露出したエピタ
キシャル層及び絶縁膜上の多結晶半導体膜を除去する。
この場合、エッチングガスにはＣＣｌ４を用いて残され
たエピタキシャル層の側壁が斜めになるようにする。次
に絶縁膜とｐ型多結晶Ｓｉ膜を順に堆積し、ホトリソグ
ラフィとドライエッチングにより島状領域の上面と側壁
のｐ型多結晶Ｓｉ膜を除去し、さらに露出したエピタキ
シャル層の傾斜した側壁上の絶縁膜もドライエッチング
により除去する。このエピタキシャル層側壁に形成され
た開口部の幅はｐ型多結晶Ｓｉ膜の厚みによって決まっ
ている。次にエピタキシャル層及び多結晶Ｓｉ膜が露出
した部分にさらにｐ型多結晶Ｓｉ膜を成長させエピタキ
シャル層とベース引出し電極のつなぎ部分を形成する。
次に島状領域上の多結晶Ｓｉ膜を露出させた後、島状領
域上とベース引出し電極上、すなわち、多結晶Ｓｉ膜が
露出した部分に選択的に金属膜もしくは金属シリサイド
膜を形成する。この工程によって金属膜もしくは金属シ
リサイド膜とエピタキシャル層は自己整合的に非常に短
い距離に配置される。次に絶縁膜を堆積し、その後、通
常の平坦化プロセスにより島状領域上の絶縁膜を除去す
る。次に、島状領域の多層膜を全部エッチング除去しそ
の下のエピタキシャル層を露出する。この工程以降は、
従来技術と同様な方法により、開口部の側壁に絶縁膜を
形成した後多結晶半導体膜よりなるエミッタを形成する
等の工程を経てバイポーラトランジスタを完成させる。
また島状領域の多層膜の最下層にｎ型多結晶Ｓｉ膜を用
いた場合は、上述の形成方法とほぼ同じ工程を経ること
によって、このｎ型多結晶Ｓｉ膜をそのままエミッタと
して用いることも可能となる。
を形成する方法として次の手段を用いることもできる。
まず、半導体基板上に形成されたコレクタ領域の上には
エピタキシャル層、絶縁膜上には同じ組成の多結晶半導
体膜を同時に形成する。次にコレクタ領域上に少なくと
も酸化Ｓｉ膜と窒化Ｓｉ膜を含む多層膜よりなる島状領
域を形成し、さらにその側壁に酸化Ｓｉ膜を形成する。
次に、その島状多層膜をマスクとして、露出したエピタ
キシャル層及び絶縁膜上の多結晶半導体膜を除去する。
この場合、エッチングガスにはＣＣｌ４を用いて残され
たエピタキシャル層の側壁が斜めになるようにする。次
に絶縁膜とｐ型多結晶Ｓｉ膜を順に堆積し、ホトリソグ
ラフィとドライエッチングにより島状領域の上面と側壁
のｐ型多結晶Ｓｉ膜を除去し、さらに露出したエピタキ
シャル層の傾斜した側壁上の絶縁膜もドライエッチング
により除去する。このエピタキシャル層側壁に形成され
た開口部の幅はｐ型多結晶Ｓｉ膜の厚みによって決まっ
ている。次にエピタキシャル層及び多結晶Ｓｉ膜が露出
した部分にさらにｐ型多結晶Ｓｉ膜を成長させエピタキ
シャル層とベース引出し電極のつなぎ部分を形成する。
次に島状領域上の多結晶Ｓｉ膜を露出させた後、島状領
域上とベース引出し電極上、すなわち、多結晶Ｓｉ膜が
露出した部分に選択的に金属膜もしくは金属シリサイド
膜を形成する。この工程によって金属膜もしくは金属シ
リサイド膜とエピタキシャル層は自己整合的に非常に短
い距離に配置される。次に絶縁膜を堆積し、その後、通
常の平坦化プロセスにより島状領域上の絶縁膜を除去す
る。次に、島状領域の多層膜を全部エッチング除去しそ
の下のエピタキシャル層を露出する。この工程以降は、
従来技術と同様な方法により、開口部の側壁に絶縁膜を
形成した後多結晶半導体膜よりなるエミッタを形成する
等の工程を経てバイポーラトランジスタを完成させる。
また島状領域の多層膜の最下層にｎ型多結晶Ｓｉ膜を用
いた場合は、上述の形成方法とほぼ同じ工程を経ること
によって、このｎ型多結晶Ｓｉ膜をそのままエミッタと
して用いることも可能となる。
【００１４】
【作用】上記形成方法によるバイポーラトランジスタで
は、ベース引出し電極はベースエピタキシャル層の側壁
においてそれと接続しているため、コレクタ上開口部領
域内でのこの二層のオーバーラップは非常に小さい。さ
らに、ベース引出し電極と半導体基板との開口部周辺に
おける接触幅は、トランジスタの形成方法において述べ
られている島状領域の側壁膜の厚みによって任意に決め
ることができるため、場所によらず一定で、且つ、１０
０ｎｍ以下とトランジスタの真性領域の面積と比較して
十分小さくすることが容易でまた０にすることも可能で
ある。以上の結果、開口部領域に占める、トランジスタ
の本質的な動作に寄与しない領域、すなわち、外部ベー
スの面積比率は従来技術による場合と比較して大幅に小
さくすることが可能となり、トランジスタの寄生容量を
大幅に減少させることができる。
は、ベース引出し電極はベースエピタキシャル層の側壁
においてそれと接続しているため、コレクタ上開口部領
域内でのこの二層のオーバーラップは非常に小さい。さ
らに、ベース引出し電極と半導体基板との開口部周辺に
おける接触幅は、トランジスタの形成方法において述べ
られている島状領域の側壁膜の厚みによって任意に決め
ることができるため、場所によらず一定で、且つ、１０
０ｎｍ以下とトランジスタの真性領域の面積と比較して
十分小さくすることが容易でまた０にすることも可能で
ある。以上の結果、開口部領域に占める、トランジスタ
の本質的な動作に寄与しない領域、すなわち、外部ベー
スの面積比率は従来技術による場合と比較して大幅に小
さくすることが可能となり、トランジスタの寄生容量を
大幅に減少させることができる。
【００１５】また、この構造のバイポーラトランジスタ
では、ベースエピタキシャル層の側壁が垂直ではなく斜
めに傾いた形状となっており、ベース引出し電極との接
触面積が大きくとれるようになっている。また、コレク
タ層上面の絶縁膜が、開口部周辺の端で徐々に薄くなっ
ているか、あるいは、その絶縁膜の上面が開口部内のコ
レクタ層の上面と同じ高さになっているか、あるいは、
その絶縁膜が複数種類の絶縁膜よりなりそのうちの上層
の厚い方の膜が開口部の周辺から一定の寸法だけ外側に
後退している構造となっているため、ベース引出し電極
とベースエピタキシャル層のつなぎ部分には大きな段差
が無い。さらにベース引出し電極の側壁が開口部周辺よ
りも内側に位置するようになっており、ベース引出し電
極とベースエピタキシャル層とが近接している。以上の
特徴より上記構造のバイポーラトランジスタでは、外部
ベースの面積を小さくした場合にもベース引出し電極と
ベースエピタキシャル層とは狭く細長いつなぎ部分を介
することなく接続することが可能となっている。その結
果、従来技術による場合のように外部ベース領域の面積
を減らした結果外部ベース抵抗が増大するといったこと
は起らない。
では、ベースエピタキシャル層の側壁が垂直ではなく斜
めに傾いた形状となっており、ベース引出し電極との接
触面積が大きくとれるようになっている。また、コレク
タ層上面の絶縁膜が、開口部周辺の端で徐々に薄くなっ
ているか、あるいは、その絶縁膜の上面が開口部内のコ
レクタ層の上面と同じ高さになっているか、あるいは、
その絶縁膜が複数種類の絶縁膜よりなりそのうちの上層
の厚い方の膜が開口部の周辺から一定の寸法だけ外側に
後退している構造となっているため、ベース引出し電極
とベースエピタキシャル層のつなぎ部分には大きな段差
が無い。さらにベース引出し電極の側壁が開口部周辺よ
りも内側に位置するようになっており、ベース引出し電
極とベースエピタキシャル層とが近接している。以上の
特徴より上記構造のバイポーラトランジスタでは、外部
ベースの面積を小さくした場合にもベース引出し電極と
ベースエピタキシャル層とは狭く細長いつなぎ部分を介
することなく接続することが可能となっている。その結
果、従来技術による場合のように外部ベース領域の面積
を減らした結果外部ベース抵抗が増大するといったこと
は起らない。
【００１６】さらに、この構造のバイポーラトランジス
タでは、ベース引出し電極に多結晶Ｓｉ膜と積層になっ
た金属膜もしくは金属シリサイド膜を用いることも可能
で、またその金属膜もしくは金属シリサイド膜とベース
エピタキシャル層との距離を自己整合的に非常に小さく
できるため、この効果を劣化させることなく外部ベース
抵抗を更に低減することも可能である。
タでは、ベース引出し電極に多結晶Ｓｉ膜と積層になっ
た金属膜もしくは金属シリサイド膜を用いることも可能
で、またその金属膜もしくは金属シリサイド膜とベース
エピタキシャル層との距離を自己整合的に非常に小さく
できるため、この効果を劣化させることなく外部ベース
抵抗を更に低減することも可能である。
【００１７】
【実施例】以下の実施例ではｎｐｎ型バイポーラトラン
ジスタについて説明するが、ｐｎｐ型バイポーラトラン
ジスタについてもｎ型とｐ型の不純物が入れ替わる以外
はまったく同じ構造のものが同じ形成方法により実現で
きる。また、不純物を導入する工程を別々にしさえすれ
ば同一基板上にｎｐｎ型とｐｎｐ型の両方を同時に形成
することも可能である。
ジスタについて説明するが、ｐｎｐ型バイポーラトラン
ジスタについてもｎ型とｐ型の不純物が入れ替わる以外
はまったく同じ構造のものが同じ形成方法により実現で
きる。また、不純物を導入する工程を別々にしさえすれ
ば同一基板上にｎｐｎ型とｐｎｐ型の両方を同時に形成
することも可能である。
【００１８】本発明の第一実施例を図１，図２により説
明する。まず、図１に本発明のバイポーラトランジスタ
の縦断面図を示す。１はｐ型単結晶Ｓｉ基板、２は高濃
度ｎ型埋込層、３は低濃度ｎ型Ｓｉエピタキシャル層、
４はＳｉＯ2 膜、５はｐ型不純物拡散層、６はＳｉＯ2
膜、７はｐ型ＳｉＧｅエピタキシャル層、８はｎ型不純
物拡散層、９はｐ型多結晶ＳｉＧｅ膜、１０はｐ型多結
晶Ｓｉ膜、１１はＳｉＯ2 膜、１２はＳｉ3Ｎ4膜、１３
はＳｉＯ2 膜、１４はｎ型多結晶Ｓｉ膜、１５はＳｉＯ
2 膜、１６，１７，１８は金属膜である。高濃度ｎ型埋
込層２，低濃度ｎ型Ｓｉエピタキシャル層３によってコ
レクタが構成されており、金属膜１８がコレクタ電極と
なっている。真性ベースはｐ型ＳｉＧｅエピタキシャル
層７よりなっており、ｐ型不純物拡散層５はグラフトベ
ースに相当している。ｐ型多結晶ＳｉＧｅ膜９，ｐ型多
結晶Ｓｉ膜１０はベース引出し電極としてはたらき、金
属膜１７がベース電極となっている。ｎ型不純物拡散層
８，ｎ型多結晶Ｓｉ膜１４によってエミッタが構成され
ており、金属膜１６がエミッタ電極となっている。ベー
ス引出し電極とエミッタとはＳｉＯ2 膜１１，Ｓｉ3Ｎ4
膜１２によって電気的に分離されている。
明する。まず、図１に本発明のバイポーラトランジスタ
の縦断面図を示す。１はｐ型単結晶Ｓｉ基板、２は高濃
度ｎ型埋込層、３は低濃度ｎ型Ｓｉエピタキシャル層、
４はＳｉＯ2 膜、５はｐ型不純物拡散層、６はＳｉＯ2
膜、７はｐ型ＳｉＧｅエピタキシャル層、８はｎ型不純
物拡散層、９はｐ型多結晶ＳｉＧｅ膜、１０はｐ型多結
晶Ｓｉ膜、１１はＳｉＯ2 膜、１２はＳｉ3Ｎ4膜、１３
はＳｉＯ2 膜、１４はｎ型多結晶Ｓｉ膜、１５はＳｉＯ
2 膜、１６，１７，１８は金属膜である。高濃度ｎ型埋
込層２，低濃度ｎ型Ｓｉエピタキシャル層３によってコ
レクタが構成されており、金属膜１８がコレクタ電極と
なっている。真性ベースはｐ型ＳｉＧｅエピタキシャル
層７よりなっており、ｐ型不純物拡散層５はグラフトベ
ースに相当している。ｐ型多結晶ＳｉＧｅ膜９，ｐ型多
結晶Ｓｉ膜１０はベース引出し電極としてはたらき、金
属膜１７がベース電極となっている。ｎ型不純物拡散層
８，ｎ型多結晶Ｓｉ膜１４によってエミッタが構成され
ており、金属膜１６がエミッタ電極となっている。ベー
ス引出し電極とエミッタとはＳｉＯ2 膜１１，Ｓｉ3Ｎ4
膜１２によって電気的に分離されている。
【００１９】図２は、図１の主要部分を拡大した図であ
る。図中のＡの部分の寸法は０以上、すなわち、ベース
引出し電極の内側の側壁の方がコレクタ領域上開口部の
周辺端よりも内側となっている。また、ベース引出し電
極と単結晶Ｓｉ基板とは開口部周辺で接触しているがそ
の部分の幅、すなわち、図中のＢの寸法は開口部周辺で
一定で、且つ、約５０ｎｍと非常に小さくなっている。
また、コレクタ領域上のＳｉＯ2 膜６は開口部周辺で徐
々に薄くなっており、その部分で急峻な段差は生じてい
ない。
る。図中のＡの部分の寸法は０以上、すなわち、ベース
引出し電極の内側の側壁の方がコレクタ領域上開口部の
周辺端よりも内側となっている。また、ベース引出し電
極と単結晶Ｓｉ基板とは開口部周辺で接触しているがそ
の部分の幅、すなわち、図中のＢの寸法は開口部周辺で
一定で、且つ、約５０ｎｍと非常に小さくなっている。
また、コレクタ領域上のＳｉＯ2 膜６は開口部周辺で徐
々に薄くなっており、その部分で急峻な段差は生じてい
ない。
【００２０】本実施例のバイポーラトランジスタの製造
方法を、工程毎の断面図９（ａ）〜（ｆ）により説明す
る。但し、ベース及びコレクタの電極引き出し部分に関
しては従来の場合とまったく同じであるため省略してあ
る。
方法を、工程毎の断面図９（ａ）〜（ｆ）により説明す
る。但し、ベース及びコレクタの電極引き出し部分に関
しては従来の場合とまったく同じであるため省略してあ
る。
【００２１】まず、公知の通常の方法により、Ｓｉ基板
１にｎ型埋込層２とｎ型エピタキシャル層３を形成した
後、素子分離のためのＳｉＯ2 膜４を形成する。次に、
通常の気相成長法により、ＳｉＯ2 膜２０，Ｓｉ3Ｎ4膜
２１，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２３を順に堆積す
る。さらに、ホトリソグラフィと異方性エッチングによ
りＳｉ3Ｎ4膜２３，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２１
を選択的に除去して、素子分離されたコレクタ領域上に
その多層膜よりなる島状領域を形成する(ａ）。
１にｎ型埋込層２とｎ型エピタキシャル層３を形成した
後、素子分離のためのＳｉＯ2 膜４を形成する。次に、
通常の気相成長法により、ＳｉＯ2 膜２０，Ｓｉ3Ｎ4膜
２１，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２３を順に堆積す
る。さらに、ホトリソグラフィと異方性エッチングによ
りＳｉ3Ｎ4膜２３，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２１
を選択的に除去して、素子分離されたコレクタ領域上に
その多層膜よりなる島状領域を形成する(ａ）。
【００２２】次に、通常の気相成長法により、Ｓｉ３Ｎ
4膜２４，２５及び多結晶Ｓｉ膜を堆積した後、異方性
エッチングによって多層膜島状領域の側壁部分以外の領
域のそれらの膜を除去する。さらに通常のウエットエッ
チングにより側壁の多結晶Ｓｉ膜を除去した後、熱酸化
の方法により、コレクタ領域上にＳｉＯ2 膜６を形成す
る。この場合、ＳｉＯ2 膜６の端の位置が側壁のＳｉ3
Ｎ4膜２４の表面の位置のほぼ真下になるように、Ｓｉ3
Ｎ4膜２４，２５及び多結晶Ｓｉ膜の膜厚が決められて
いる（ｂ）。
4膜２４，２５及び多結晶Ｓｉ膜を堆積した後、異方性
エッチングによって多層膜島状領域の側壁部分以外の領
域のそれらの膜を除去する。さらに通常のウエットエッ
チングにより側壁の多結晶Ｓｉ膜を除去した後、熱酸化
の方法により、コレクタ領域上にＳｉＯ2 膜６を形成す
る。この場合、ＳｉＯ2 膜６の端の位置が側壁のＳｉ3
Ｎ4膜２４の表面の位置のほぼ真下になるように、Ｓｉ3
Ｎ4膜２４，２５及び多結晶Ｓｉ膜の膜厚が決められて
いる（ｂ）。
【００２３】次に、Ｓｉ3Ｎ4膜２５を異方性エッチング
によって、さらにそれによって露出したＳｉＯ2 膜２０
をウエットエッチングによって除去した後、気相成長法
により多結晶Ｓｉ膜１０を堆積する。次にホトリソグラ
フィとエッチングにより島状領域上のその多結晶Ｓｉ膜
を選択的に除去し、さらに残りの多結晶Ｓｉ膜をベース
引出し電極としてパターニングした後、熱酸化の方法に
より残された多結晶Ｓｉ膜上にＳｉＯ2 膜１３を形成す
る。さらにイオン打込み法により多結晶Ｓｉ膜中にボロ
ンイオンを打込み、その後の熱処理により多結晶Ｓｉ膜
中及び低濃度ｎ型Ｓｉエピタキシャル層３にボロンを拡
散し、ｐ型多結晶Ｓｉ膜１０とｐ型拡散層５を形成する
（ｃ）。
によって、さらにそれによって露出したＳｉＯ2 膜２０
をウエットエッチングによって除去した後、気相成長法
により多結晶Ｓｉ膜１０を堆積する。次にホトリソグラ
フィとエッチングにより島状領域上のその多結晶Ｓｉ膜
を選択的に除去し、さらに残りの多結晶Ｓｉ膜をベース
引出し電極としてパターニングした後、熱酸化の方法に
より残された多結晶Ｓｉ膜上にＳｉＯ2 膜１３を形成す
る。さらにイオン打込み法により多結晶Ｓｉ膜中にボロ
ンイオンを打込み、その後の熱処理により多結晶Ｓｉ膜
中及び低濃度ｎ型Ｓｉエピタキシャル層３にボロンを拡
散し、ｐ型多結晶Ｓｉ膜１０とｐ型拡散層５を形成する
（ｃ）。
【００２４】次に、ウエットエッチングによってＳｉ3
Ｎ4膜２３，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２１，２
４，ＳｉＯ2 膜２０を除去する（ｄ）。
Ｎ4膜２３，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜２１，２
４，ＳｉＯ2 膜２０を除去する（ｄ）。
【００２５】次に、基板温度８００℃以下の低温での気
相成長法もしくは、分子線エピタキシー法により、単結
晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率が４：１のＳ
iＧe混晶エピタキシャル層７，多結晶Ｓｉ膜の側壁部分
には同じ組成のｐ型多結晶ＳｉＧｅ膜９を選択的に形成
する（ｅ）。
相成長法もしくは、分子線エピタキシー法により、単結
晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率が４：１のＳ
iＧe混晶エピタキシャル層７，多結晶Ｓｉ膜の側壁部分
には同じ組成のｐ型多結晶ＳｉＧｅ膜９を選択的に形成
する（ｅ）。
【００２６】次に、通常の気相成長法によりＳｉＯ2 膜
１１及びＳｉ3Ｎ4膜１２を堆積した後、異方性エッチン
グにより側壁部分以外のＳｉ3Ｎ4膜１２を除去し、さら
にウエットエッチングにより露出したエピタキシャル層
７上のＳｉＯ2 膜１１を除去する。さらに、通常の気相
成長法により多結晶Ｓｉ膜１４を堆積した後、イオン打
込み法によりＰイオンを打込み加熱することにより多結
晶Ｓｉ膜１４中及び、エピタキシャル層７中にＰを拡散
させ、ｎ型拡散層８を形成する。さらに、ホトリソグラ
フィおよびエッチングにより多結晶Ｓｉ膜１４をパター
ニングする(ｆ)。さらにこの工程以降、すべて通常の方
法によって、エミッタ，ベース，コレクタの電極を形成
し図１のバイポーラトランジスタを完成させる。
１１及びＳｉ3Ｎ4膜１２を堆積した後、異方性エッチン
グにより側壁部分以外のＳｉ3Ｎ4膜１２を除去し、さら
にウエットエッチングにより露出したエピタキシャル層
７上のＳｉＯ2 膜１１を除去する。さらに、通常の気相
成長法により多結晶Ｓｉ膜１４を堆積した後、イオン打
込み法によりＰイオンを打込み加熱することにより多結
晶Ｓｉ膜１４中及び、エピタキシャル層７中にＰを拡散
させ、ｎ型拡散層８を形成する。さらに、ホトリソグラ
フィおよびエッチングにより多結晶Ｓｉ膜１４をパター
ニングする(ｆ)。さらにこの工程以降、すべて通常の方
法によって、エミッタ，ベース，コレクタの電極を形成
し図１のバイポーラトランジスタを完成させる。
【００２７】エピタキシャルベース層の形成では、図９
（ｅ）に示すように、単結晶Ｓｉ基板上にはｐ型ＳｉＧ
ｅエピタキシャル層７，多結晶Ｓｉ膜の側壁部分にｐ型
多結晶ＳｉＧｅ膜９が選択的に形成され、酸化膜上には
膜が堆積しないようになっている。しかし、このプロセ
スの代わりに、単結晶Ｓｉ基板上にはｐ型ＳｉＧｅエピ
タキシャル層、それ以外の基板上の全面にｐ型多結晶Ｓ
ｉＧｅ膜を形成し、その後、多結晶Ｓｉ膜の側壁部分以
外のｐ型多結晶ＳｉＧｅ膜を選択的に除去するという方
法も用いることが可能である。気相成長法におけるこの
選択的堆積の場合と全面堆積の場合の堆積方法の区別は
公知の技術となっており反応ガス中にＨＣｌを含むか否
かに依っている。すなわち、ＨＣｌを含む場合は選択的
堆積となり含まない場合は全面堆積となる。
（ｅ）に示すように、単結晶Ｓｉ基板上にはｐ型ＳｉＧ
ｅエピタキシャル層７，多結晶Ｓｉ膜の側壁部分にｐ型
多結晶ＳｉＧｅ膜９が選択的に形成され、酸化膜上には
膜が堆積しないようになっている。しかし、このプロセ
スの代わりに、単結晶Ｓｉ基板上にはｐ型ＳｉＧｅエピ
タキシャル層、それ以外の基板上の全面にｐ型多結晶Ｓ
ｉＧｅ膜を形成し、その後、多結晶Ｓｉ膜の側壁部分以
外のｐ型多結晶ＳｉＧｅ膜を選択的に除去するという方
法も用いることが可能である。気相成長法におけるこの
選択的堆積の場合と全面堆積の場合の堆積方法の区別は
公知の技術となっており反応ガス中にＨＣｌを含むか否
かに依っている。すなわち、ＨＣｌを含む場合は選択的
堆積となり含まない場合は全面堆積となる。
【００２８】断面図１１（ａ）〜（ｄ）により全面堆積
を行った場合に側壁部分以外の多結晶ＳｉＧｅ膜を選択
的に除去する方法を説明する。まず、基板上の全面にｐ
型ＳｉＧｅエピタキシャル層７とｐ型多結晶ＳｉＧｅ膜
９の形成が完了した段階が（ａ）である。次に基板全面
にホトレジスト３３を塗布する（ｂ）。次に、異方性エ
ッチングによりホトレジストをエッチバックしコレクタ
上の開口部上のみに残るようにする（ｃ）。次に、等方
性エッチングによりＳｉＯ2 膜１３の上及び側壁のｐ型
多結晶ＳｉＧｅ膜９を除去し多結晶Ｓｉ膜の側壁のみに
それを残すようにする（ｄ）。この方法によっても図１
に示した本発明の第一実施例のバイポーラトランジスタ
を形成することが可能である。
を行った場合に側壁部分以外の多結晶ＳｉＧｅ膜を選択
的に除去する方法を説明する。まず、基板上の全面にｐ
型ＳｉＧｅエピタキシャル層７とｐ型多結晶ＳｉＧｅ膜
９の形成が完了した段階が（ａ）である。次に基板全面
にホトレジスト３３を塗布する（ｂ）。次に、異方性エ
ッチングによりホトレジストをエッチバックしコレクタ
上の開口部上のみに残るようにする（ｃ）。次に、等方
性エッチングによりＳｉＯ2 膜１３の上及び側壁のｐ型
多結晶ＳｉＧｅ膜９を除去し多結晶Ｓｉ膜の側壁のみに
それを残すようにする（ｄ）。この方法によっても図１
に示した本発明の第一実施例のバイポーラトランジスタ
を形成することが可能である。
【００２９】本実施例によれば、従来技術による場合と
比較して、ベース抵抗を増大させることなく外部ベース
領域の面積を約１／４にすることが可能であるため、ベ
ースコレクタ間容量を１／２にすることが可能である。
比較して、ベース抵抗を増大させることなく外部ベース
領域の面積を約１／４にすることが可能であるため、ベ
ースコレクタ間容量を１／２にすることが可能である。
【００３０】次に、図３により本発明の第二実施例のバ
イポーラトランジスタを説明する。但し本図ではトラン
ジスタのベース電極とコレクタ電極の部分は図１と同じ
であるので省略している。図３における各部分の名称
は、図１の本発明の第一実施例と同じである。第一実施
例と本実施例の違いは、コレクタ領域上の絶縁膜６の形
状にある。本実施例では、絶縁膜６は、開口部周辺で第
一実施例のように徐々に薄くなっているということはな
いが、その上面は開口部内の低濃度ｎ型Ｓｉエピタキシ
ャル層３の上面と同じ高さにある。すなわち、絶縁膜６
とエピタキシャル層３の接合部分の上面は平坦になって
いる。
イポーラトランジスタを説明する。但し本図ではトラン
ジスタのベース電極とコレクタ電極の部分は図１と同じ
であるので省略している。図３における各部分の名称
は、図１の本発明の第一実施例と同じである。第一実施
例と本実施例の違いは、コレクタ領域上の絶縁膜６の形
状にある。本実施例では、絶縁膜６は、開口部周辺で第
一実施例のように徐々に薄くなっているということはな
いが、その上面は開口部内の低濃度ｎ型Ｓｉエピタキシ
ャル層３の上面と同じ高さにある。すなわち、絶縁膜６
とエピタキシャル層３の接合部分の上面は平坦になって
いる。
【００３１】本実施例のバイポーラトランジスタの製造
方法は一部を除いて図９で説明した第一実施例と同じで
あるが、その異なっている部分を図９を参照しながら図
１２により説明する。図９（ａ）に示した工程までは第
一実施例と同じである。その後、Ｓｉ3Ｎ4膜２４，２５
を形成するところも第一実施例と同じである。しかし、
第二実施例の場合はその直後にＳｉＯ2 膜６を形成する
代わりに、図１２(ａ)に示すように異方性エッチングに
より基板表面に露出したＳｉＯ2 膜２０を除去し、その
下のエピタキシャル層３を一定の深さまで掘り進む。さ
らに、形成された段差の側壁に通常の気相成長方と異方
性エッチングによりＳｉＯ2 膜２７，Ｓｉ3Ｎ4膜２８を
形成する。その後、図１２（ｂ）に示すように熱酸化に
よってＳｉＯ2 膜６を形成する。本実施例でも、ベース
引出し電極とエピタキシャルベース層のつなぎの部分に
段差が生じることなくその部分が狭く細長くならないよ
うにすることができるため、第一実施例と同じ効果を上
げることができる。
方法は一部を除いて図９で説明した第一実施例と同じで
あるが、その異なっている部分を図９を参照しながら図
１２により説明する。図９（ａ）に示した工程までは第
一実施例と同じである。その後、Ｓｉ3Ｎ4膜２４，２５
を形成するところも第一実施例と同じである。しかし、
第二実施例の場合はその直後にＳｉＯ2 膜６を形成する
代わりに、図１２(ａ)に示すように異方性エッチングに
より基板表面に露出したＳｉＯ2 膜２０を除去し、その
下のエピタキシャル層３を一定の深さまで掘り進む。さ
らに、形成された段差の側壁に通常の気相成長方と異方
性エッチングによりＳｉＯ2 膜２７，Ｓｉ3Ｎ4膜２８を
形成する。その後、図１２（ｂ）に示すように熱酸化に
よってＳｉＯ2 膜６を形成する。本実施例でも、ベース
引出し電極とエピタキシャルベース層のつなぎの部分に
段差が生じることなくその部分が狭く細長くならないよ
うにすることができるため、第一実施例と同じ効果を上
げることができる。
【００３２】次に、図４により本発明の第三実施例のバ
イポーラトランジスタを説明する。但し本図ではトラン
ジスタのベース電極とコレクタ電極の部分は図１と同じ
であるので省略している。図４における各部分の名称
は、図１の本発明の第一実施例とほぼ同じである。但
し、１９はＳｉ3Ｎ4膜である。第一実施例と本実施例の
違いは、コレクタ領域上の絶縁膜が第一実施例ではＳｉ
Ｏ2 膜６であるのに対して、本実施例ではＳｉＯ2 膜６
とＳｉ3Ｎ4膜１９の二層膜であるところである。これら
の膜の膜厚はＳｉＯ2 膜６が３０ｎｍ，Ｓｉ3Ｎ4膜１９
が１００ｎｍとＳｉ3Ｎ4膜の方が厚くなっている。Ｓｉ
3Ｎ4膜１９の端は開口部周辺、すなわち、ＳｉＯ2 膜６
の端から１００ｎｍ外側に位置している。本実施例にお
けるその他の構造に関しては、第一実施例と同じになっ
ている。
イポーラトランジスタを説明する。但し本図ではトラン
ジスタのベース電極とコレクタ電極の部分は図１と同じ
であるので省略している。図４における各部分の名称
は、図１の本発明の第一実施例とほぼ同じである。但
し、１９はＳｉ3Ｎ4膜である。第一実施例と本実施例の
違いは、コレクタ領域上の絶縁膜が第一実施例ではＳｉ
Ｏ2 膜６であるのに対して、本実施例ではＳｉＯ2 膜６
とＳｉ3Ｎ4膜１９の二層膜であるところである。これら
の膜の膜厚はＳｉＯ2 膜６が３０ｎｍ，Ｓｉ3Ｎ4膜１９
が１００ｎｍとＳｉ3Ｎ4膜の方が厚くなっている。Ｓｉ
3Ｎ4膜１９の端は開口部周辺、すなわち、ＳｉＯ2 膜６
の端から１００ｎｍ外側に位置している。本実施例にお
けるその他の構造に関しては、第一実施例と同じになっ
ている。
【００３３】図１０（ａ）〜（ｅ）により本実施例のバ
イポーラトランジスタの製造方法を説明する。まず、公
知の通常の方法により、Ｓｉ基板１にｎ型埋込層２とｎ
型エピタキシャル層３を形成した後、素子分離のための
ＳｉＯ2 膜４を形成する。次に通常の気相成長法によ
り、ＳｉＯ2 膜６，Ｓｉ3Ｎ4膜１９，多結晶Ｓｉ膜１
０，ＳｉＯ2 膜１３を順に堆積する。その後、イオン打
込みの方法により多結晶Ｓｉ膜１０にボロンイオンを打
込み加熱することにより多結晶Ｓｉ膜１０を高濃度のｐ
型とする（ａ）。
イポーラトランジスタの製造方法を説明する。まず、公
知の通常の方法により、Ｓｉ基板１にｎ型埋込層２とｎ
型エピタキシャル層３を形成した後、素子分離のための
ＳｉＯ2 膜４を形成する。次に通常の気相成長法によ
り、ＳｉＯ2 膜６，Ｓｉ3Ｎ4膜１９，多結晶Ｓｉ膜１
０，ＳｉＯ2 膜１３を順に堆積する。その後、イオン打
込みの方法により多結晶Ｓｉ膜１０にボロンイオンを打
込み加熱することにより多結晶Ｓｉ膜１０を高濃度のｐ
型とする（ａ）。
【００３４】次に、ホトリソグラフィと異方性ドライエ
ッチングによりＳｉＯ2 膜１３，多結晶Ｓｉ膜１０，Ｓ
ｉ3Ｎ4膜１９を選択的に除去して、素子分離されたコレ
クタ領域内にＳｉＯ2 膜６の上面にまで達する開口を形
成する。さらに、リン酸溶液を用いたエッチングにより
Ｓｉ3Ｎ4膜１９を開口部の側壁より１００ｎｍ後退させ
る（ｂ）。
ッチングによりＳｉＯ2 膜１３，多結晶Ｓｉ膜１０，Ｓ
ｉ3Ｎ4膜１９を選択的に除去して、素子分離されたコレ
クタ領域内にＳｉＯ2 膜６の上面にまで達する開口を形
成する。さらに、リン酸溶液を用いたエッチングにより
Ｓｉ3Ｎ4膜１９を開口部の側壁より１００ｎｍ後退させ
る（ｂ）。
【００３５】次に通常の気相成長法により膜厚２５ｎｍ
の極薄の多結晶Ｓｉ膜２６を堆積する。その後、異方性
ドライエッチングにより、ＳｉＯ2 膜１３の上面と開口
部におけるその側面、及び開口部底面の多結晶Ｓｉ膜２
６を除去する。さらに、加熱により多結晶Ｓｉ膜１０よ
り多結晶Ｓｉ膜２６にボロンを拡散させた後、ウエット
エッチングにより露出しているＳｉＯ2 膜６を除去する
（ｃ）。
の極薄の多結晶Ｓｉ膜２６を堆積する。その後、異方性
ドライエッチングにより、ＳｉＯ2 膜１３の上面と開口
部におけるその側面、及び開口部底面の多結晶Ｓｉ膜２
６を除去する。さらに、加熱により多結晶Ｓｉ膜１０よ
り多結晶Ｓｉ膜２６にボロンを拡散させた後、ウエット
エッチングにより露出しているＳｉＯ2 膜６を除去する
（ｃ）。
【００３６】次に、第一実施例の場合と同じ方法によ
り、単結晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率が
４：１のＳｉＧｅ混晶エピタキシャル層７、多結晶Ｓｉ
膜の側壁部分には同じ組成のｐ型多結晶ＳｉＧｅ膜９を
形成する（ｄ）。
り、単結晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率が
４：１のＳｉＧｅ混晶エピタキシャル層７、多結晶Ｓｉ
膜の側壁部分には同じ組成のｐ型多結晶ＳｉＧｅ膜９を
形成する（ｄ）。
【００３７】これ以降は第一実施例と同じ方法により図
８（ｅ）を経て、図４のバイポーラトランジスタを完成
させる。本実施例によっても、第一実施例の場合と同様
に、従来技術による場合と比較して、ベース抵抗を増大
させることなく外部ベース領域の面積を約１／４にする
ことが可能であるため、ベースコレクタ間容量を１／２
にすることが可能である。
８（ｅ）を経て、図４のバイポーラトランジスタを完成
させる。本実施例によっても、第一実施例の場合と同様
に、従来技術による場合と比較して、ベース抵抗を増大
させることなく外部ベース領域の面積を約１／４にする
ことが可能であるため、ベースコレクタ間容量を１／２
にすることが可能である。
【００３８】次に、図５により本発明の第四実施例のバ
イポーラトランジスタを説明する。図５における各部分
の名称は、図４の本発明の第三実施例とほぼ同じであ
る。但し、３０は金属シリサイド膜である。本実施例で
は第三実施例における多結晶Ｓｉ膜１０の代わりに、多
結晶Ｓｉ膜１０と金属シリサイド膜３０の積層膜がベー
ス引出し電極として用いられている。また本実施例で
は、真性ベースのｐ型ＳｉＧｅエピタキシャル層７の側
壁は傾斜している。本実施例におけるその他の構造に関
しては、基本的には第三実施例と同じになっている。
イポーラトランジスタを説明する。図５における各部分
の名称は、図４の本発明の第三実施例とほぼ同じであ
る。但し、３０は金属シリサイド膜である。本実施例で
は第三実施例における多結晶Ｓｉ膜１０の代わりに、多
結晶Ｓｉ膜１０と金属シリサイド膜３０の積層膜がベー
ス引出し電極として用いられている。また本実施例で
は、真性ベースのｐ型ＳｉＧｅエピタキシャル層７の側
壁は傾斜している。本実施例におけるその他の構造に関
しては、基本的には第三実施例と同じになっている。
【００３９】図１３，図１４により本実施例のバイポー
ラトランジスタの製造方法を説明する。まず、図１３に
おいて、公知の通常の方法により、Ｓｉ基板１にｎ型埋
込層２とｎ型エピタキシャル層３を形成した後素子分離
のためのＳｉＯ2 膜４を形成する。次に、基板温度８０
０℃以下の低温での気相成長法もしくは、分子線エピタ
キシー法により、単結晶Ｓｉ基板上にはｐ型でＳｉとＧ
ｅの比率が４：１のＳｉＧｅ混晶エピタキシャル層７，
ＳｉＯ2 膜４上には同じ組成のｐ型多結晶ＳｉＧｅ膜９
を同時に形成する（ａ）。
ラトランジスタの製造方法を説明する。まず、図１３に
おいて、公知の通常の方法により、Ｓｉ基板１にｎ型埋
込層２とｎ型エピタキシャル層３を形成した後素子分離
のためのＳｉＯ2 膜４を形成する。次に、基板温度８０
０℃以下の低温での気相成長法もしくは、分子線エピタ
キシー法により、単結晶Ｓｉ基板上にはｐ型でＳｉとＧ
ｅの比率が４：１のＳｉＧｅ混晶エピタキシャル層７，
ＳｉＯ2 膜４上には同じ組成のｐ型多結晶ＳｉＧｅ膜９
を同時に形成する（ａ）。
【００４０】次に通常の気相成長法により、ＳｉＯ2 膜
２０，Ｓｉ3Ｎ4膜２１，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜
２３を順に堆積する。さらに、ホトリソグラフィと異方
性ドライエッチングによりＳｉ3Ｎ4膜２３，多結晶Ｓｉ
膜２２，Ｓｉ3Ｎ4膜２１を選択的に除去して、素子分離
されたコレクタ領域上にその多層膜よりなる島状領域を
形成する。さらに、通常の気相成長法によりＳｉＯ2 膜
２７を堆積した後、異方性ドライエッチングによって島
状多層膜の側壁部分以外の領域のそのＳｉＯ2膜を除去
する。さらに、その島状多層膜をマスクとして、露出し
たＳｉＧｅ混晶エピタキシャル層７，ｐ型多結晶ＳｉＧ
ｅ膜９を異方性エッチングによって除去する。この場
合、エッチングガスにはＣＣｌ４を用いて残されたＳｉ
Ｇｅ混晶エピタキシャル層７の側壁が斜めになるように
する（ｂ）。
２０，Ｓｉ3Ｎ4膜２１，多結晶Ｓｉ膜２２，Ｓｉ3Ｎ4膜
２３を順に堆積する。さらに、ホトリソグラフィと異方
性ドライエッチングによりＳｉ3Ｎ4膜２３，多結晶Ｓｉ
膜２２，Ｓｉ3Ｎ4膜２１を選択的に除去して、素子分離
されたコレクタ領域上にその多層膜よりなる島状領域を
形成する。さらに、通常の気相成長法によりＳｉＯ2 膜
２７を堆積した後、異方性ドライエッチングによって島
状多層膜の側壁部分以外の領域のそのＳｉＯ2膜を除去
する。さらに、その島状多層膜をマスクとして、露出し
たＳｉＧｅ混晶エピタキシャル層７，ｐ型多結晶ＳｉＧ
ｅ膜９を異方性エッチングによって除去する。この場
合、エッチングガスにはＣＣｌ４を用いて残されたＳｉ
Ｇｅ混晶エピタキシャル層７の側壁が斜めになるように
する（ｂ）。
【００４１】次に、ＳｉＯ2 膜２７をウエットエッチン
グで除去した後、通常の気相成長法によりＳｉＯ2 膜
６，Ｓｉ3Ｎ4膜１９，Ｂを添加したｐ型多結晶Ｓｉ膜１
０を順に堆積する（ｃ）。
グで除去した後、通常の気相成長法によりＳｉＯ2 膜
６，Ｓｉ3Ｎ4膜１９，Ｂを添加したｐ型多結晶Ｓｉ膜１
０を順に堆積する（ｃ）。
【００４２】次にホトレジスト膜３３を全面に塗布した
後、ホトリソグラフィとドライエッチングにより島状領
域上のホトレジストを選択的に除去する（ｄ）。
後、ホトリソグラフィとドライエッチングにより島状領
域上のホトレジストを選択的に除去する（ｄ）。
【００４３】次に異方性ドライエッチングにより島状領
域の上面と側壁の多結晶Ｓｉ膜１０を除去し、その後更
に露出したベースエピタキシャル層７の傾斜した側壁上
のＳｉ3Ｎ4膜１９も異方性ドライエッチングにより除去
する（ｅ）。
域の上面と側壁の多結晶Ｓｉ膜１０を除去し、その後更
に露出したベースエピタキシャル層７の傾斜した側壁上
のＳｉ3Ｎ4膜１９も異方性ドライエッチングにより除去
する（ｅ）。
【００４４】次にホトレジスト膜３３を除去した後、リ
ン酸溶液を用いたエッチングにより島状領域の側壁のＳ
ｉ3Ｎ4膜１９を除去すると同時に多結晶Ｓｉ膜１０とＳ
iＯ2膜６の間に挾まれたＳｉ3Ｎ4膜１９をサイドエッチ
する。更に異方性ドライエッチングによりベースエピタ
キシャル層７の傾斜した側壁上のＳｉＯ2 膜６を除去す
る（ｆ）。
ン酸溶液を用いたエッチングにより島状領域の側壁のＳ
ｉ3Ｎ4膜１９を除去すると同時に多結晶Ｓｉ膜１０とＳ
iＯ2膜６の間に挾まれたＳｉ3Ｎ4膜１９をサイドエッチ
する。更に異方性ドライエッチングによりベースエピタ
キシャル層７の傾斜した側壁上のＳｉＯ2 膜６を除去す
る（ｆ）。
【００４５】次に図１４において、ＳｉＧｅ混晶エピタ
キシャル層７及び多結晶Ｓｉ膜１０が露出した部分に選
択的にｐ型多結晶Ｓｉ膜２９を成長させる。次にそのｐ
型多結晶Ｓｉ膜をベース引出し電極としてパターニング
した後、島状領域上のＳｉ3Ｎ4膜２３をドライエッチン
グにより除去し多結晶Ｓｉ膜２２を露出させる（ａ）。
キシャル層７及び多結晶Ｓｉ膜１０が露出した部分に選
択的にｐ型多結晶Ｓｉ膜２９を成長させる。次にそのｐ
型多結晶Ｓｉ膜をベース引出し電極としてパターニング
した後、島状領域上のＳｉ3Ｎ4膜２３をドライエッチン
グにより除去し多結晶Ｓｉ膜２２を露出させる（ａ）。
【００４６】次に、通常の方法により多結晶Ｓｉ膜が露
出した部分に選択的に金属シリサイド膜３０を形成す
る。その後、通常の気相成長法によりＳｉＯ2 膜３１を
堆積する（ｂ）。次に、通常の研磨法により島状領域上
のＳｉＯ2 膜３１を金属シリサイド膜３０が露出するま
で削りとる（ｃ）。次に、島状領域上の露出した金属シ
リサイド膜３０をドライエッチングにより除去した後、
ウエットエッチングにより多結晶Ｓｉ膜２２も除去する
（ｄ）。
出した部分に選択的に金属シリサイド膜３０を形成す
る。その後、通常の気相成長法によりＳｉＯ2 膜３１を
堆積する（ｂ）。次に、通常の研磨法により島状領域上
のＳｉＯ2 膜３１を金属シリサイド膜３０が露出するま
で削りとる（ｃ）。次に、島状領域上の露出した金属シ
リサイド膜３０をドライエッチングにより除去した後、
ウエットエッチングにより多結晶Ｓｉ膜２２も除去する
（ｄ）。
【００４７】次に、通常の気相成長法によりＳｉ3Ｎ4膜
１２を堆積した後、異方性ドライエッチングにより側壁
部分以外のＳｉ3Ｎ4膜を除去し、さらにウエットエッチ
ングにより露出したエピタキシャル層７上のＳｉＯ2 膜
６を除去する。さらに、通常の気相成長法により多結晶
Ｓｉ膜１４を堆積した後、イオン打込み法によりリンイ
オンを打込み加熱することにより多結晶Ｓｉ膜１４中及
び、エピタキシャル層７中にＰを拡散させ、ｎ型拡散層
８を形成する。また同時にｐ型多結晶Ｓｉ膜１０よりＢ
を拡散させｐ型拡散層５を形成する。さらに、ホトリソ
グラフィおよびエッチングにより多結晶Ｓｉ膜１４をパ
ターニングする（ｅ）。さらにこの工程以降、すべて通
常の方法によって、エミッタ，ベース，コレクタの電極
を形成し図５のバイポーラトランジスタを完成させる。
１２を堆積した後、異方性ドライエッチングにより側壁
部分以外のＳｉ3Ｎ4膜を除去し、さらにウエットエッチ
ングにより露出したエピタキシャル層７上のＳｉＯ2 膜
６を除去する。さらに、通常の気相成長法により多結晶
Ｓｉ膜１４を堆積した後、イオン打込み法によりリンイ
オンを打込み加熱することにより多結晶Ｓｉ膜１４中及
び、エピタキシャル層７中にＰを拡散させ、ｎ型拡散層
８を形成する。また同時にｐ型多結晶Ｓｉ膜１０よりＢ
を拡散させｐ型拡散層５を形成する。さらに、ホトリソ
グラフィおよびエッチングにより多結晶Ｓｉ膜１４をパ
ターニングする（ｅ）。さらにこの工程以降、すべて通
常の方法によって、エミッタ，ベース，コレクタの電極
を形成し図５のバイポーラトランジスタを完成させる。
【００４８】本実施例によると、第一実施例と同様な効
果のほかに、金属シリサイド膜３０がｐ型多結晶Ｓｉ膜
１０を介して真性ベースエピタキシャル層の側壁とわず
かにオーバーラップして非常に小さい一定の距離にある
ために、外部ベース抵抗を第一実施例と比較して約２／
３と小さくすることが可能となっている。
果のほかに、金属シリサイド膜３０がｐ型多結晶Ｓｉ膜
１０を介して真性ベースエピタキシャル層の側壁とわず
かにオーバーラップして非常に小さい一定の距離にある
ために、外部ベース抵抗を第一実施例と比較して約２／
３と小さくすることが可能となっている。
【００４９】次に、図６により本発明の第五実施例のバ
イポーラトランジスタを説明する。図６における各部分
の名称は、図５の本発明の第四実施例と同じである。本
実施例と第四実施例の構造上の違いはｎ型多結晶Ｓｉ膜
１４の形状のみであるが、製造方法はかなり異なってい
る。
イポーラトランジスタを説明する。図６における各部分
の名称は、図５の本発明の第四実施例と同じである。本
実施例と第四実施例の構造上の違いはｎ型多結晶Ｓｉ膜
１４の形状のみであるが、製造方法はかなり異なってい
る。
【００５０】図１５（ａ）〜（ｅ）により本実施例のバ
イポーラトランジスタの製造方法を説明する。まず、公
知の通常の方法により、Ｓｉ基板１にｎ型埋込層２とｎ
型エピタキシャル層３を形成した後、素子分離のための
ＳｉＯ2 膜４を形成する。次に、基板温度８００℃以下
の低温での気相成長法もしくは、分子線エピタキシー法
により、単結晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率
が４：１のＳｉＧｅ混晶エピタキシャル層７、ＳｉＯ2
膜４上には同じ組成のｐ型多結晶ＳｉＧｅ膜９を同時に
形成する。この工程までは図１１で説明した第四実施例
の場合と同じである（ａ）。
イポーラトランジスタの製造方法を説明する。まず、公
知の通常の方法により、Ｓｉ基板１にｎ型埋込層２とｎ
型エピタキシャル層３を形成した後、素子分離のための
ＳｉＯ2 膜４を形成する。次に、基板温度８００℃以下
の低温での気相成長法もしくは、分子線エピタキシー法
により、単結晶Ｓｉ基板上にはｐ型でＳｉとＧｅの比率
が４：１のＳｉＧｅ混晶エピタキシャル層７、ＳｉＯ2
膜４上には同じ組成のｐ型多結晶ＳｉＧｅ膜９を同時に
形成する。この工程までは図１１で説明した第四実施例
の場合と同じである（ａ）。
【００５１】次に、通常の気相成長法により、Ｐを添加
したｎ型多結晶Ｓｉ膜１４，ＳiＯ2膜３２，多結晶Ｓｉ
膜２２，Ｓｉ3Ｎ4膜２３を順に堆積する。さらに、ホト
リソグラフィと異方性ドライエッチングによりこれらの
多層膜を選択的に除去して、素子分離されたコレクタ領
域上にその多層膜よりなる島状領域を形成する。さらに
通常の気相成長法によりＳｉＯ2 膜２７を堆積した後、
異方性ドライエッチングによって島状多層膜の側壁部分
以外の領域のそのＳｉＯ2 膜を除去する。さらにその島
状多層膜をマスクとして、露出したＳｉＧｅ混晶エピタ
キシャル層７,ｐ型多結晶ＳｉＧｅ膜９を異方性エッチ
ングによって除去する。この場合、エッチングガスには
ＣＣｌ４を用いて残されたＳｉＧｅ混晶エピタキシャル
層７の側壁が斜めになるようにする（ｂ）。
したｎ型多結晶Ｓｉ膜１４，ＳiＯ2膜３２，多結晶Ｓｉ
膜２２，Ｓｉ3Ｎ4膜２３を順に堆積する。さらに、ホト
リソグラフィと異方性ドライエッチングによりこれらの
多層膜を選択的に除去して、素子分離されたコレクタ領
域上にその多層膜よりなる島状領域を形成する。さらに
通常の気相成長法によりＳｉＯ2 膜２７を堆積した後、
異方性ドライエッチングによって島状多層膜の側壁部分
以外の領域のそのＳｉＯ2 膜を除去する。さらにその島
状多層膜をマスクとして、露出したＳｉＧｅ混晶エピタ
キシャル層７,ｐ型多結晶ＳｉＧｅ膜９を異方性エッチ
ングによって除去する。この場合、エッチングガスには
ＣＣｌ４を用いて残されたＳｉＧｅ混晶エピタキシャル
層７の側壁が斜めになるようにする（ｂ）。
【００５２】次に、通常の気相成長法によりＳｉＯ2 膜
６，Ｓｉ3Ｎ4膜１９，Ｂを添加したｐ型多結晶Ｓｉ膜１
０を順に堆積する（ｃ）。次に第四実施例の場合の図１
３（ｄ）（ｅ）（ｆ）および図１４（ａ）（ｂ）（ｃ）
に示した方法と同様な方法により、ｐ型多結晶Ｓｉ膜１
０，金属シリサイド膜３０，ＳｉＯ2 膜３１を形成する
（ｄ）。
６，Ｓｉ3Ｎ4膜１９，Ｂを添加したｐ型多結晶Ｓｉ膜１
０を順に堆積する（ｃ）。次に第四実施例の場合の図１
３（ｄ）（ｅ）（ｆ）および図１４（ａ）（ｂ）（ｃ）
に示した方法と同様な方法により、ｐ型多結晶Ｓｉ膜１
０，金属シリサイド膜３０，ＳｉＯ2 膜３１を形成する
（ｄ）。
【００５３】次に、加熱することによりｎ型多結晶Ｓｉ
膜中のＰをエピタキシャル層７中に拡散させ、ｎ型拡散
層８を形成し、更に同時にｐ型多結晶Ｓｉ膜１０よりＢ
を拡散させｐ型拡散層５を形成する。さらに島状領域上
の露出した金属シリサイド膜３０をドライエッチングに
より除去した後、ウエットエッチングにより多結晶Ｓｉ
膜２２とＳｉＯ2 膜３２も除去する（ｅ）。さらにこの
工程以降、すべて通常の方法によって、エミッタ，ベー
ス，コレクタの電極を形成し図６のバイポーラトランジ
スタを完成させる。本実施例によると第四実施例と同様
な効果を得ることができる。
膜中のＰをエピタキシャル層７中に拡散させ、ｎ型拡散
層８を形成し、更に同時にｐ型多結晶Ｓｉ膜１０よりＢ
を拡散させｐ型拡散層５を形成する。さらに島状領域上
の露出した金属シリサイド膜３０をドライエッチングに
より除去した後、ウエットエッチングにより多結晶Ｓｉ
膜２２とＳｉＯ2 膜３２も除去する（ｅ）。さらにこの
工程以降、すべて通常の方法によって、エミッタ，ベー
ス，コレクタの電極を形成し図６のバイポーラトランジ
スタを完成させる。本実施例によると第四実施例と同様
な効果を得ることができる。
【００５４】次に、図１６により本発明の第六実施例の
バイポーラトランジスタを説明する。３４は半絶縁型Ｇ
ａＡｓ基板、３５はｎ＋型ＧａＡｓ層、３６はｎ−型Ｇ
aＡs層、３７はＳｉＯ2 膜、３８はＢｅ拡散ｐ型ＧａＡ
ｓ層、３９はｐ型ＧａＡｓエピタキシャル層、４０はｎ
型ＡｌＧａＡｓエピタキシャル層、４１はｎ＋型ＧａＡ
ｓエピタキシャル層、４２はｐ＋型多結晶ＧａＡｓ膜、
４３は金属膜、その他の部分は図６の第五実施例の場合
と同じである。本実施例では構成材料はこれまでの実施
例と異なっているが、各部分のはたらきは基本的には同
じである。また本実施例の製造方法は、構成材料がＳｉ
から化合物半導体に置き替えられたことに関連した変更
があるのみで、基本的には図１５で説明した第五実施例
の場合と同じである。本実施例によると、Ｓｉ系だけで
なく化合物においても同様な構造で同様な効果を持つヘ
テロ接合バイポーラトランジスタを実現できる。
バイポーラトランジスタを説明する。３４は半絶縁型Ｇ
ａＡｓ基板、３５はｎ＋型ＧａＡｓ層、３６はｎ−型Ｇ
aＡs層、３７はＳｉＯ2 膜、３８はＢｅ拡散ｐ型ＧａＡ
ｓ層、３９はｐ型ＧａＡｓエピタキシャル層、４０はｎ
型ＡｌＧａＡｓエピタキシャル層、４１はｎ＋型ＧａＡ
ｓエピタキシャル層、４２はｐ＋型多結晶ＧａＡｓ膜、
４３は金属膜、その他の部分は図６の第五実施例の場合
と同じである。本実施例では構成材料はこれまでの実施
例と異なっているが、各部分のはたらきは基本的には同
じである。また本実施例の製造方法は、構成材料がＳｉ
から化合物半導体に置き替えられたことに関連した変更
があるのみで、基本的には図１５で説明した第五実施例
の場合と同じである。本実施例によると、Ｓｉ系だけで
なく化合物においても同様な構造で同様な効果を持つヘ
テロ接合バイポーラトランジスタを実現できる。
【００５５】
【発明の効果】本発明によるバイポーラトランジスタで
は、従来技術による場合と比較して、ベース抵抗を増大
させることなく外部ベース領域の面積を約１／４にする
ことが可能であるため、ベース−コレクタ間容量を１／
２にすることが可能である。その結果、トランジスタの
動作速度を従来技術による場合の約１.５ 倍にすること
が可能である。
は、従来技術による場合と比較して、ベース抵抗を増大
させることなく外部ベース領域の面積を約１／４にする
ことが可能であるため、ベース−コレクタ間容量を１／
２にすることが可能である。その結果、トランジスタの
動作速度を従来技術による場合の約１.５ 倍にすること
が可能である。
【図１】本発明の第一実施例のバイポーラトランジスタ
の縦断面図。
の縦断面図。
【図２】主要部分の拡大図。
【図３】本発明の第二実施例のバイポーラトランジスタ
の縦断面図。
の縦断面図。
【図４】本発明の第三実施例のバイポーラトランジスタ
の縦断面図。
の縦断面図。
【図５】本発明の第四実施例のバイポーラトランジスタ
の縦断面図。
の縦断面図。
【図６】本発明の第五実施例のバイポーラトランジスタ
の縦断面図。
の縦断面図。
【図７】従来技術によるバイポーラトランジスタの縦断
面図。
面図。
【図８】従来技術によるバイポーラトランジスタにおけ
る問題点を説明するための縦断面図。
る問題点を説明するための縦断面図。
【図９】本発明の第一実施例のバイポーラトランジスタ
の製造方法を示す工程毎の縦断面図。
の製造方法を示す工程毎の縦断面図。
【図１０】本発明の第三実施例のバイポーラトランジス
タの製造方法を示す工程毎の縦断面図。
タの製造方法を示す工程毎の縦断面図。
【図１１】本発明の第一実施例のバイポーラトランジス
タの別の製造方法を示す工程毎の縦断面図。
タの別の製造方法を示す工程毎の縦断面図。
【図１２】本発明の第二実施例のバイポーラトランジス
タの製造方法を示す工程毎の縦断面図。
タの製造方法を示す工程毎の縦断面図。
【図１３】本発明の第四実施例のバイポーラトランジス
タの製造方法を示す前半工程の縦断面図。
タの製造方法を示す前半工程の縦断面図。
【図１４】本発明の第四実施例のバイポーラトランジス
タの製造方法を示す後半工程の縦断面図。
タの製造方法を示す後半工程の縦断面図。
【図１５】本発明の第五実施例のバイポーラトランジス
タの製造方法を示す工程毎の縦断面図。
タの製造方法を示す工程毎の縦断面図。
【図１６】本発明の第六実施例のバイポーラトランジス
タの縦断面図。
タの縦断面図。
１…ｐ型単結晶Ｓｉ基板、２…高濃度ｎ型埋込層、３…
低濃度ｎ型Ｓｉエピタキシャル層、４，６，１１，１
５，３１…ＳｉＯ2 膜、５…ｐ型不純物拡散層、７…ｐ
型ＳｉＧｅエピタキシャル層、８…ｎ型不純物拡散層、
１０…ｐ型多結晶Ｓｉ膜、１２，１９…Ｓｉ3Ｎ4膜、１
４…ｎ型多結晶Ｓｉ膜、１６…金属膜、３０…金属シリ
サイド膜。
低濃度ｎ型Ｓｉエピタキシャル層、４，６，１１，１
５，３１…ＳｉＯ2 膜、５…ｐ型不純物拡散層、７…ｐ
型ＳｉＧｅエピタキシャル層、８…ｎ型不純物拡散層、
１０…ｐ型多結晶Ｓｉ膜、１２，１９…Ｓｉ3Ｎ4膜、１
４…ｎ型多結晶Ｓｉ膜、１６…金属膜、３０…金属シリ
サイド膜。
フロントページの続き (72)発明者 大西 和博 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 玉置 洋一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 宮▲崎▼ 博史 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (16)
- 【請求項１】半導体基板の一主面に形成された第一導電
型埋込層と第一導電型エピタキシャル層からなり、互い
に絶縁膜により電気的に分離されたコレクタ層の上面に
開口部を持つ絶縁膜を有し、前記絶縁膜上に第二導電型
多結晶半導体膜を含む導電膜よりなるベース引出し電
極、前記開口部の領域上に第二導電型エピタキシャル層
からなるベースを有するバイポーラトランジスタにおい
て、前記ベース引出し電極が前記第二導電型ベースエピ
タキシャル層の側壁においてそれと接続していることを
特徴とするバイポーラトランジスタ。 - 【請求項２】請求項１において、前記第二導電型ベース
エピタキシャル層の側壁が傾斜しているバイポーラトラ
ンジスタ。 - 【請求項３】請求項１または２において、前記ベース引
出し電極が前記半導体基板と前記開口部の周辺で接触し
ておりその接触部分の幅が前記開口部周辺で一定で、１
００ｎｍ以下であるバイポーラトランジスタ。 - 【請求項４】請求項１，２または３において、前記ベー
ス引出し電極の内側の側壁が前記開口部周辺よりも内側
に位置するバイポーラトランジスタ。 - 【請求項５】請求項１，２，３または４において、前記
コレクタ層上に開口部を持つ前記絶縁膜が、開口部周辺
の端で徐々に薄くなっているバイポーラトランジスタ。 - 【請求項６】請求項１，２，３または４において、前記
コレクタ層上に開口部を持つ前記絶縁膜の上面が、前記
開口部内の前記コレクタ層の上面と同じ高さになってい
るバイポーラトランジスタ。 - 【請求項７】請求項１，２，３または４のバイポーラト
ランジスタにおいて、前記コレクタ層上に前記開口部を
持つ前記絶縁膜が複数種類の絶縁膜よりなりそのうちの
上層の膜が前記開口部の周辺から一定の寸法だけ外側に
後退しているバイポーラトランジスタ。 - 【請求項８】請求項１，２，３，４，５，６または７に
おいて、前記第二導電型ベースエピタキシャル層がＳｉ
とＧｅの混晶よりなるバイポーラトランジスタ。 - 【請求項９】請求項１，２，３，４，５または７におい
て、前記半導体基板，エピタキシャルベース層及びエミ
ッタ層がIII−Ｖ 族の化合物半導体よりなるバイポーラ
トランジスタ。 - 【請求項１０】請求項１，２，３，４，５，６，７，８
または９において、前記ベース引出し電極は金属シリサ
イド膜もしくは金属膜を含み、それらの膜の前記開口部
の周辺におけるエッジが、前記第二導電型多結晶半導体
膜を介して前記第二導電型ベースエピタキシャル層の側
壁から一定の距離にあるバイポーラトランジスタ。 - 【請求項１１】請求項１０において、前記ベース引出し
電極の前記金属シリサイド膜もしくは前記金属膜が前記
第二導電型多結晶半導体膜を介して前記第二導電型ベー
スエピタキシャル層とオーバーラップしているバイポー
ラトランジスタ。 - 【請求項１２】半導体基板の一主面に形成された第一導
電型埋込層と第一導電型エピタキシャル層からなりお互
いに絶縁膜により電気的に分離されたコレクタ領域の上
に、酸化Ｓｉ膜と窒化Ｓｉ膜とを含む多層膜よりなる島
状領域を形成する工程と、前記島状領域の側壁に前記窒
化Ｓｉ膜を含む薄膜を形成する工程と、前記コレクタ領
域で前記島状領域とその側壁膜によって覆われていない
部分に選択的に酸化Ｓｉ膜を形成する工程と、前記島状
領域の側壁膜を除去した後、第二導電型多結晶半導体膜
を形成する工程と、前記島状領域上の前記多結晶半導体
膜を選択的に除去した後、残った前記多結晶半導体膜の
表面に絶縁膜を形成する工程と、前記島状領域を成す多
層膜を除去する工程と、単結晶表面が露出した前記半導
体基板上に第二導電型エピタキシャル層を、前記多結晶
半導体膜の露出した側壁に前記第二導電型多結晶半導体
膜を同時に選択的に形成する工程と、前記多結晶半導体
膜の側壁に絶縁膜を形成する工程とを含むことを特徴と
するバイポーラトランジスタの製造方法。 - 【請求項１３】半導体基板の一主面に形成された第一導
電型埋込層と第一導電型エピタキシャル層からなりお互
いに絶縁膜により電気的に分離されたコレクタ領域の上
に、順に第一絶縁膜，第二絶縁膜，第二導電型多結晶半
導体膜を含む導電膜，第三絶縁膜を形成する工程と、前
記コレクタ領域内に前記コレクタ層の上面まで達する開
口部を形成する工程と、はさまっている前記第二絶縁膜
を側壁から一定の寸法だけサイドエッチングする工程
と、単結晶表面が露出した半導体基板上に第二導電型エ
ピタキシャル層を、前記多結晶半導体膜の露出した部分
に前記第二導電型多結晶半導体膜を同時に選択的に形成
する工程と、前記多結晶半導体膜の側壁に絶縁膜を形成
する工程とを含むことを特徴とするバイポーラトランジ
スタの製造方法。 - 【請求項１４】請求項１２または１３において、前記コ
レクタ領域内に開口部を形成した後、前記単結晶表面が
露出した前記半導体基板上に前記第二導電型エピタキシ
ャル層を、前記多結晶半導体膜の露出した部分に前記第
二導電型多結晶半導体膜を同時に選択的に形成する工程
の代わりに、前記単結晶表面が露出した前記半導体基板
上に前記第二導電型エピタキシャル層を、基板の残りの
全部分に前記第二導電型多結晶半導体膜を同時に形成す
る工程と、絶縁膜上の前記第二導電型多結晶半導体膜を
選択的に除去する工程を含むバイポーラトランジスタの
製造方法。 - 【請求項１５】半導体基板の一主面に形成された第一導
電型埋込層と第一導電型エピタキシャル層からなりお互
いに絶縁膜により電気的に分離されたコレクタ領域の上
に、第二導電型エピタキシャル層を、素子分離領域の絶
縁膜上に第二導電型多結晶半導体膜を同時に形成する工
程と、前記コレクタ領域上に、酸化Ｓｉ膜と窒化Ｓｉ膜
と多結晶Ｓｉ膜を含む多層膜よりなる島状領域を形成す
る工程と、前記島状領域の側壁に少なくとも窒化Ｓｉ膜
もしくは酸化Ｓｉ膜を含む薄膜を形成する工程と、前記
島状領域をマスクにして露出した前記第二導電型エピタ
キシャル層と前記第二導電型多結晶半導体膜をエッチン
グ除去する工程と、全面に絶縁膜を形成する工程と、前
記絶縁膜を前記島状領域の周辺において一定の幅で選択
的に除去する工程と、前記多結晶Ｓｉ膜を堆積し、その
後前記島状領域上の前記多結晶Ｓｉ膜を選択的に除去す
る工程と、露出した前記多結晶Ｓｉ膜上に金属シリサイ
ド膜もしくは金属膜を選択的に形成する工程と、絶縁膜
を形成した後、前記島状領域上の前記絶縁膜を選択的に
除去する工程と、前記島状領域をなす多層膜を除去した
後、形成された開口部の側壁に絶縁膜を形成する工程を
含むことを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項１６】半導体基板の一主面に形成された第一導
電型埋込層と第一導電型エピタキシャル層からなりお互
いに絶縁膜により電気的に分離されたコレクタ領域の上
に、第二導電型エピタキシャル層を、素子分離領域の絶
縁膜上に第二導電型多結晶半導体膜を同時に形成する工
程と、絶縁膜と半導体層を含み前記半導体層を最下層と
する多層膜よりなる島状領域を形成する工程と、前記島
状領域の側壁に窒化Ｓｉ膜もしくは酸化Ｓｉ膜を含む薄
膜を形成する工程と、前記島状領域をマスクにして露出
した前記第二導電型エピタキシャル層と前記第二導電型
多結晶半導体膜をエッチング除去する工程と、全面に絶
縁膜を形成する工程と、前記絶縁膜を前記島状領域の周
辺において一定の幅で選択的に除去する工程と、多結晶
半導体膜を堆積し、その後、前記島状領域上の前記多結
晶半導体膜を選択的に除去する工程と、露出した前記多
結晶半導体膜上に金属シリサイド膜もしくは金属膜を選
択的に形成する工程と、絶縁膜を形成した後、前記島状
領域上の前記絶縁膜を選択的に除去する工程と、前記島
状多層膜の最下層の半導体層以外の部分をすべて除去す
る工程を含むことを特徴とするバイポーラトランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134313A JPH06349841A (ja) | 1993-06-04 | 1993-06-04 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5134313A JPH06349841A (ja) | 1993-06-04 | 1993-06-04 | バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06349841A true JPH06349841A (ja) | 1994-12-22 |
Family
ID=15125384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5134313A Pending JPH06349841A (ja) | 1993-06-04 | 1993-06-04 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06349841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051873A (en) * | 1997-07-04 | 2000-04-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including self-aligned base and emitter electrodes |
-
1993
- 1993-06-04 JP JP5134313A patent/JPH06349841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051873A (en) * | 1997-07-04 | 2000-04-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including self-aligned base and emitter electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3195185B2 (ja) | バーチカル・ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| US5296391A (en) | Method of manufacturing a bipolar transistor having thin base region | |
| JP2855908B2 (ja) | 半導体装置及びその製造方法 | |
| US5250448A (en) | Method of fabricating a miniaturized heterojunction bipolar transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| KR100207337B1 (ko) | 반도체장치 및 그 제조방법 | |
| GB2296376A (en) | Bipolar transistor fabrication with trench isolation | |
| JP3132101B2 (ja) | 半導体装置の製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPH04215469A (ja) | 相補形バイポーラ・トランジスタの形成方法 | |
| JPH06101473B2 (ja) | 半導体装置 | |
| US6265276B1 (en) | Structure and fabrication of bipolar transistor | |
| JP2613031B2 (ja) | バイポーラトランジスターの製造方法 | |
| JP2690740B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3257523B2 (ja) | 半導体装置の製造方法 | |
| JP3332079B2 (ja) | 半導体装置及びその製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JP2518357B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1041315A (ja) | 半導体装置およびその製造方法 | |
| JPS59217363A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 |