JPH0635171A - 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 - Google Patents
位相シフトマスクの製造方法および半導体集積回路装置の製造方法Info
- Publication number
- JPH0635171A JPH0635171A JP19201992A JP19201992A JPH0635171A JP H0635171 A JPH0635171 A JP H0635171A JP 19201992 A JP19201992 A JP 19201992A JP 19201992 A JP19201992 A JP 19201992A JP H0635171 A JPH0635171 A JP H0635171A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- phase shift
- data
- mask
- creating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
る。 【構成】 位相シフトマスクのマスクパターンのデータ
を作成する際に、前記パターンデータを実パターンのデ
ータを有する実パターンデータ層および前記位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離した後、マスクパターンが、互いに隣接するパタ
ーンを透過した光の位相が同一となる同位相パターンの
間隔の規定を満足するか否かを検証する。また、マスク
パターンが、互いに隣接するパターンを透過した光の位
相が異なる位相となる異位相パターンの間隔の規定を満
足するか否かを検証する。
Description
ば半導体集積回路装置の製造工程の一工程である露光工
程において用いる位相シフトマスクの製造技術およびそ
れを用いた半導体集積回路パターンの転写技術に適用し
て有効な技術に関するものである。
トマスク上の回路パターンを転写するフォトリソグラフ
ィ工程においては、半導体集積回路装置の素子集積度の
向上に伴い、良好に転写可能なパターンの最小加工寸法
に限界が生じつつある。
として、露光の際に使用する光の波長を短くすることが
考えられる。また、光の波長を短くするのは、現実には
様々な問題があるので、光の波長をそのままにした状態
で解像度を向上させる方法として、露光装置における光
学系の開口数(NA)を大きくする技術もある。
に伴い、焦点深度が極端に浅くなる問題があった。そこ
で、近年は、焦点深度を確保したまま解像度の向上を図
る様々な露光技術が検討されており、その代表的な手段
として位相シフト法がある。
光の位相を変えることによって、投影像のコントラスト
の低下を防止する技術である。
開昭58−173744号公報があり、遮光領域を挟む
一対の透過領域の一方に透明膜を設け、露光の際に2つ
の透過領域を透過した光の間に位相差を生じさせること
によって、その干渉光が半導体ウエハ上の本来の遮光領
域となる箇所で弱め合うようにする位相シフト技術が開
示されている(レヴェンソン(Levenson)型)。
号公報には、フォトマスク上の遮光領域の一部に微細な
開口パターンを形成した後、この開口パターンまたはそ
の近傍の透過領域のいずれか一方に透明膜を設け、開口
パターンを透過した光と、その近傍の透過領域を透過し
た光との間に位相差を生じさせることによって、その透
過領域を透過した光の振幅分布が横方向に広がるのを防
止する位相シフト技術が開示されている(補助シフタ
型)。
位相シフト技術においては、実際の半導体集積回路パタ
ーンと、位相シフトマスク上に形成されたパターンとが
部分的に異なる場合があるために、位相シフトマスクの
マスクパターンのデータの作成に際し、そのパターンの
良否を検証することができないという問題があることを
本発明者は見い出した。
であり、その目的は、位相シフトマスクのパターンの良
否を検証することのできる技術を提供することにある。
る信頼性の高い半導体集積回路装置を得ることのできる
技術を提供することにある。
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
発明のうち、代表的なものの概要およびその他の概要を
項わけして簡単に説明すれば、以下のとおりである。
位相シフトパターンを有する位相シフトマスクのマスク
パターンのデータを作成する際に、前記マスクパターン
のデータを実パターンのデータを有する実パターンデー
タ層および前記位相シフトパターンのデータを有する位
相シフトパターンデータ層に分離する工程と、前記位相
シフトパターンのデータを用いて前記位相シフトパター
ンが配置されている位相シフトパターン付きの実パター
ンのデータの良否を検証する工程と、前記検証の結果が
良となるまで検証および修正を繰り返す工程とを有し、
前記マスクパターンのデータの作成工程によって作成さ
れた実パターンおよび位相シフトパターンのデータに基
づいて、それぞれ遮光パターン描画データおよび位相シ
フトパターン描画データを作成する工程と、前記遮光パ
ターン描画データに基づいて、前記マスク基板上に遮光
パターンを形成する工程と、前記位相シフトパターン描
画データに基づいて、前記マスク基板上に位相シフトパ
ターンを形成する工程とを有する位相シフトマスクの製
造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて前記位相シフトパターンが配置さ
れている位相シフトパターン付きの実パターンのデータ
の良否を検証する工程と、前記検証の結果が良となるま
で検証および修正を繰り返す工程とを有し、前記マスク
パターンのデータの作成工程によって作成された実パタ
ーンおよび位相シフトパターンのデータに基づいて、そ
れぞれ遮光パターン描画データおよび位相シフトパター
ン描画データを作成する工程と、前記遮光パターン描画
データに基づいて、前記マスク基板上に遮光パターンを
形成する工程と、前記位相シフトパターン描画データに
基づいて、前記マスク基板上に位相シフトパターンを形
成する工程と、前記遮光パターンおよび位相シフトパタ
ーンを有する位相シフトマスクを用いて半導体ウエハの
表面上のレジスト膜に対して所定の半導体集積回路パタ
ーンを転写する工程とを有する半導体集積回路装置の製
造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて前記マスクパターンのデータから
位相シフトパターンの配置されている位相シフトパター
ン付きの実パターンを削除し、位相シフトパターンの配
置されていない位相シフトパターン無しの実パターンの
データを作成する工程と、前記位相シフトパターン無し
の実パターンのデータの良否を検証する工程と、前記検
証の結果が良となるまで検証および修正を繰り返す工程
とを有し、前記マスクパターンのデータの作成工程によ
って作成された実パターンおよび位相シフトパターンの
データに基づいて、それぞれ遮光パターン描画データお
よび位相シフトパターン描画データを作成する工程と、
前記遮光パターン描画データに基づいて、前記マスク基
板上に遮光パターンを形成する工程と、前記位相シフト
パターン描画データに基づいて、前記マスク基板上に位
相シフトパターンを形成する工程とを有する位相シフト
マスクの製造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて前記マスクパターンのデータから
位相シフトパターンの配置されている位相シフトパター
ン付きの実パターンを削除し、位相シフトパターンの配
置されていない位相シフトパターン無しの実パターンの
データを作成する工程と、前記位相シフトパターン無し
の実パターンのデータの良否を検証する工程と、前記検
証の結果が良となるまで検証および修正を繰り返す工程
とを有し、前記マスクパターンのデータの作成工程によ
って作成された実パターンおよび位相シフトパターンの
データに基づいて、それぞれ遮光パターン描画データお
よび位相シフトパターン描画データを作成する工程と、
前記遮光パターン描画データに基づいて、前記マスク基
板上に遮光パターンを形成する工程と、前記位相シフト
パターン描画データに基づいて、前記マスク基板上に位
相シフトパターンを形成する工程と、前記遮光パターン
および位相シフトパターンを有する位相シフトマスクを
用いて半導体ウエハの表面上のレジスト膜に対して所定
の半導体集積回路パターンを転写する工程とを有する半
導体集積回路装置の製造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて、前記マスクパターンのデータか
ら位相シフトパターンの配置されている実パターンを削
除し、位相シフトパターンの配置されていない位相シフ
トパターン無しの実パターンを作成する工程と、前記位
相シフトパターンおよび前記位相シフトパターン無しの
実パターンを用いて、前記位相シフトパターンの配置さ
れている位相シフトパターン付きの実パターンおよび前
記位相シフトパターン無しの実パターンの相互関係の良
否を検証する工程と、前記検証の結果が良となるまで検
証および修正を繰り返す工程とを有し、前記マスクパタ
ーンのデータの作成工程によって作成された実パターン
および位相シフトパターンのデータに基づいて、それぞ
れ遮光パターン描画データおよび位相シフトパターン描
画データを作成する工程と、前記遮光パターン描画デー
タに基づいて、前記マスク基板上に遮光パターンを形成
する工程と、前記位相シフトパターン描画データに基づ
いて、前記マスク基板上に位相シフトパターンを形成す
る工程とを有する位相シフトマスクの製造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて、前記マスクパターンのデータか
ら位相シフトパターンの配置されている実パターンを削
除し、位相シフトパターンの配置されていない位相シフ
トパターン無しの実パターンを作成する工程と、前記位
相シフトパターンおよび前記位相シフトパターン無しの
実パターンを用いて、前記位相シフトパターンの配置さ
れている位相シフトパターン付きの実パターンおよび前
記位相シフトパターン無しの実パターンの相互関係の良
否を検証する工程と、前記検証の結果が良となるまで検
証および修正を繰り返す工程とを有し、前記マスクパタ
ーンのデータの作成工程によって作成された実パターン
および位相シフトパターンのデータに基づいて、それぞ
れ遮光パターン描画データおよび位相シフトパターン描
画データを作成する工程と、前記遮光パターン描画デー
タに基づいて、前記マスク基板上に遮光パターンを形成
する工程と、前記位相シフトパターン描画データに基づ
いて、前記マスク基板上に位相シフトパターンを形成す
る工程と、前記遮光パターンおよび位相シフトパターン
を有する位相シフトマスクを用いて半導体ウエハの表面
上のレジスト膜に対して所定の半導体集積回路パターン
を転写する工程とを有する半導体集積回路装置の製造方
法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて、前記マスクパターンのデータか
ら位相シフトパターンの配置されている実パターンを削
除し、位相シフトパターンの配置されていない位相シフ
トパターン無しの実パターンを作成する工程と、前記位
相シフトパターンおよび前記位相シフトパターン無しの
実パターンを用いて、前記位相シフトパターンの配置さ
れている位相シフトパターン付きの実パターンと前記位
相シフトパターン無しの実パターンとの間隔および幅が
規定値に対して適合しているかを検証する工程と、前記
検証の結果が良となるまで検証および修正を繰り返す工
程とを有し、前記マスクパターンのデータの作成工程に
よって作成された実パターンおよび位相シフトパターン
のデータに基づいて、それぞれ遮光パターン描画データ
および位相シフトパターン描画データを作成する工程
と、前記遮光パターン描画データに基づいて、前記マス
ク基板上に遮光パターンを形成する工程と、前記位相シ
フトパターン描画データに基づいて、前記マスク基板上
に位相シフトパターンを形成する工程とを有する位相シ
フトマスクの製造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンのデータを用いて、前記マスクパターンのデータか
ら位相シフトパターンの配置されている実パターンを削
除し、位相シフトパターンの配置されていない位相シフ
トパターン無しの実パターンを作成する工程と、前記位
相シフトパターンおよび前記位相シフトパターン無しの
実パターンを用いて、前記位相シフトパターンの配置さ
れている位相シフトパターン付きの実パターンと前記位
相シフトパターン無しの実パターンとの間隔および幅が
規定値に対して適合しているかを検証する工程と、前記
検証の結果が良となるまで検証および修正を繰り返す工
程とを有し、前記マスクパターンのデータの作成工程に
よって作成された実パターンおよび位相シフトパターン
のデータに基づいて、それぞれ遮光パターン描画データ
および位相シフトパターン描画データを作成する工程
と、前記遮光パターン描画データに基づいて、前記マス
ク基板上に遮光パターンを形成する工程と、前記位相シ
フトパターン描画データに基づいて、前記マスク基板上
に位相シフトパターンを形成する工程と、前記遮光パタ
ーンおよび位相シフトパターンを有する位相シフトマス
クを用いて半導体ウエハの表面上のレジスト膜に対して
所定の半導体集積回路パターンを転写する工程とを有す
る半導体集積回路装置の製造方法である。
パターンを有する位相シフトマスクのマスクパターンの
データを作成する際に、前記マスクパターンのデータを
実パターンのデータを有する実パターンデータ層および
前記位相シフトパターンのデータを有する位相シフトパ
ターンデータ層に分離する工程と、前記位相シフトパタ
ーンが対応する実パターンと正確に一致しているか否か
を検証する工程と、前記検証の結果が一致するまで検証
および修正を繰り返す工程とを有し、前記マスクパター
ンのデータの作成工程によって作成された実パターンお
よび位相シフトパターンのデータに基づいて、それぞれ
遮光パターン描画データおよび位相シフトパターン描画
データを作成する工程と、前記遮光パターン描画データ
に基づいて、前記マスク基板上に遮光パターンを形成す
る工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有する位相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記位相シフトパ
ターンが対応する実パターンと正確に一致しているか否
かを検証する工程と、前記検証の結果が一致するまで検
証および修正を繰り返す工程とを有し、前記マスクパタ
ーンのデータの作成工程によって作成された実パターン
および位相シフトパターンのデータに基づいて、それぞ
れ遮光パターン描画データおよび位相シフトパターン描
画データを作成する工程と、前記遮光パターン描画デー
タに基づいて、前記マスク基板上に遮光パターンを形成
する工程と、前記位相シフトパターン描画データに基づ
いて、前記マスク基板上に位相シフトパターンを形成す
る工程と、前記遮光パターンおよび位相シフトパターン
を有する位相シフトマスクを用いて半導体ウエハの表面
上のレジスト膜に対して所定の半導体集積回路パターン
を転写する工程とを有する半導体集積回路装置の製造方
法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、予め用意されている穴
パターン用セルを用いて穴パターンのデータを作成する
工程と、前記穴パターンを構成する穴パターン用セルを
穴パターンデータのない空セルに置き換える工程と、そ
の置き換え工程後に残ったパターンの有無および良否を
検証する工程と、前記検証の結果が良となるまで検証お
よび修正を繰り返す工程とを有し、前記マスクパターン
のデータの作成工程によって作成された実パターンおよ
び補助パターンのデータに基づいて遮光パターン描画デ
ータを作成する工程と、前記マスクパターンのデータの
作成工程によって作成された位相シフトパターンのデー
タに基づいて位相シフトパターン描画データを作成する
工程と、前記遮光パターン描画データに基づいて、前記
マスク基板上に遮光パターンを形成する工程と、前記位
相シフトパターン描画データに基づいて、前記マスク基
板上に位相シフトパターンを形成する工程とを有する位
相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、予め用意されている穴
パターン用セルを用いて穴パターンのデータを作成する
工程と、前記穴パターンを構成する穴パターン用セルを
穴パターンデータのない空セルに置き換える工程と、そ
の置き換え工程後に残ったパターンの有無および良否を
検証する工程と、前記検証の結果が良となるまで検証お
よび修正を繰り返す工程とを有し、前記マスクパターン
のデータの作成工程によって作成された実パターンおよ
び補助パターンのデータに基づいて遮光パターン描画デ
ータを作成する工程と、前記マスクパターンのデータの
作成工程によって作成された位相シフトパターンのデー
タに基づいて位相シフトパターン描画データを作成する
工程と、前記遮光パターン描画データに基づいて、前記
マスク基板上に遮光パターンを形成する工程と、前記位
相シフトパターン描画データに基づいて、前記マスク基
板上に位相シフトパターンを形成する工程と、前記遮光
パターンおよび位相シフトパターンを有する位相シフト
マスクを用いて半導体ウエハの表面上のレジスト膜に対
して所定の半導体集積回路パターンを転写する工程とを
有する半導体集積回路装置の製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、予め用意されている穴
パターン用セルを用いて穴パターンのデータを作成する
工程と、前記穴パターンを構成する穴パターン用セルを
検証用セルに置き換える工程と、前記検証用セルの相互
間の関係の良否を検証する工程と、前記検証の結果が良
となるまで検証および修正を繰り返す工程とを有し、前
記マスクパターンのデータの作成工程によって作成され
た実パターンおよび補助パターンのデータに基づいて遮
光パターン描画データを作成する工程と、前記マスクパ
ターンのデータの作成工程によって作成された位相シフ
トパターンのデータに基づいて位相シフトパターン描画
データを作成する工程と、前記遮光パターン描画データ
に基づいて、前記マスク基板上に遮光パターンを形成す
る工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有する位相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、予め用意されている穴
パターン用セルを用いて穴パターンのデータを作成する
工程と、前記穴パターンを構成する穴パターンセルを検
証用セルに置き換える工程と、前記検証用セルの相互間
の関係の良否を検証する工程と、前記検証の結果が良と
なるまで検証および修正を繰り返す工程とを有し、前記
マスクパターンのデータの作成工程によって作成された
実パターンおよび補助パターンのデータに基づいて遮光
パターン描画データを作成する工程と、前記マスクパタ
ーンのデータの作成工程によって作成された位相シフト
パターンのデータに基づいて位相シフトパターン描画デ
ータを作成する工程と、前記遮光パターン描画データに
基づいて、前記マスク基板上に遮光パターンを形成する
工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程と、前記遮光パターンおよび位相シフトパターンを
有する位相シフトマスクを用いて半導体ウエハの表面上
のレジスト膜に対して所定の半導体集積回路パターンを
転写する工程とを有する半導体集積回路装置の製造方法
である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、前記マスクパターンの
データのうち、配線パターンのデータと、穴パターンの
データとで異なる検証を行う工程と、前記検証の結果が
良となるまで検証および修正を繰り返す工程とを有し、
前記マスクパターンのデータの作成工程によって作成さ
れた実パターンおよび補助パターンのデータに基づいて
遮光パターン描画データを作成する工程と、前記マスク
パターンのデータの作成工程によって作成された位相シ
フトパターンのデータに基づいて位相シフトパターン描
画データを作成する工程と、前記遮光パターン描画デー
タに基づいて、前記マスク基板上に遮光パターンを形成
する工程と、前記位相シフトパターン描画データに基づ
いて、前記マスク基板上に位相シフトパターンを形成す
る工程とを有する位相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層、補
助パターンのデータを有する補助パターンデータ層およ
び位相シフトパターンのデータを有する位相シフトパタ
ーンデータ層に分離する工程と、前記マスクパターンの
データのうち、配線パターンのデータと、穴パターンの
データとで異なる検証を行う工程と、前記検証の結果が
良となるまで検証および修正を繰り返す工程とを有し、
前記マスクパターンのデータの作成工程によって作成さ
れた実パターンおよび補助パターンのデータに基づいて
遮光パターン描画データを作成する工程と、前記マスク
パターンのデータの作成工程によって作成された位相シ
フトパターンのデータに基づいて位相シフトパターン描
画データを作成する工程と、前記遮光パターン描画デー
タに基づいて、前記マスク基板上に遮光パターンを形成
する工程と、前記位相シフトパターン描画データに基づ
いて、前記マスク基板上に位相シフトパターンを形成す
る工程と、前記遮光パターンおよび位相シフトパターン
を有する位相シフトマスクを用いて半導体ウエハの表面
上のレジスト膜に対して所定の半導体集積回路パターン
を転写する工程とを有する半導体集積回路装置の製造方
法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記マスクパター
ンのデータが、互いに隣接するパターンを透過した各々
の光が同位相となる同位相パターンの間隔の規定を満足
するか否かを検証する工程と、前記検証の結果が良とな
るまで検証および修正を繰り返す工程とを有し、前記マ
スクパターンのデータの作成工程によって作成された実
パターンおよび位相シフトパターンのデータに基づい
て、それぞれ遮光パターン描画データおよび位相シフト
パターン描画データを作成する工程と、前記遮光パター
ン描画データに基づいて、前記マスク基板上に遮光パタ
ーンを形成する工程と、前記位相シフトパターン描画デ
ータに基づいて、前記マスク基板上に位相シフトパター
ンを形成する工程とを有する位相シフトマスクの製造方
法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記位相シフトパ
ターンの隣接パターン間隔を検証することによって、前
記位相シフトパターンが配置されている位相シフトパタ
ーン付きの実パターンの隣接パターン間隔の良否を検証
する工程と、前記検証の結果が良となるまで検証および
修正を繰り返す工程とを有し、前記マスクパターンのデ
ータの作成工程によって作成された実パターンおよび位
相シフトパターンのデータに基づいて、それぞれ遮光パ
ターン描画データおよび位相シフトパターン描画データ
を作成する工程と、前記遮光パターン描画データに基づ
いて、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程と
を有する位相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記位相シフトパ
ターンのデータを用いて前記マスクパターンのデータか
ら位相シフトパターンの配置されている位相シフトパタ
ーン付きの実パターンを削除し、位相シフトパターンの
配置されていない位相シフトパターン無しの実パターン
のデータを作成する工程と、前記位相シフトパターン無
しの実パターンの隣接パターン間隔の良否を検証する工
程と、前記検証の結果が良となるまで検証および修正を
繰り返す工程とを有し、前記マスクパターンのデータの
作成工程によって作成された実パターンおよび位相シフ
トパターンのデータに基づいて、それぞれ遮光パターン
描画データおよび位相シフトパターン描画データを作成
する工程と、前記遮光パターン描画データに基づいて、
前記マスク基板上に遮光パターンを形成する工程と、前
記位相シフトパターン描画データに基づいて、前記マス
ク基板上に位相シフトパターンを形成する工程とを有す
る位相シフトマスクの製造方法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記マスクパター
ンのデータが、互いに隣接するパターンを透過した各々
の光が同位相となる同位相パターンの幅の規定を満足す
るか否かを検証する工程と、前記検証の結果が良となる
まで検証および修正を繰り返す工程とを有し、前記マス
クパターンのデータの作成工程によって作成された実パ
ターンおよび位相シフトパターンのデータに基づいて、
それぞれ遮光パターン描画データおよび位相シフトパタ
ーン描画データを作成する工程と、前記遮光パターン描
画データに基づいて、前記マスク基板上に遮光パターン
を形成する工程と、前記位相シフトパターン描画データ
に基づいて、前記マスク基板上に位相シフトパターンを
形成する工程とを有する位相シフトマスクの製造方法で
ある。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記マスクパター
ンのデータが、互いに隣接するパターンを透過した各々
の光が同位相となる同位相パターンの間隔および幅の規
定を満足するか否かを検証する工程とを有し、前記マス
クパターンのデータの作成工程によって作成された実パ
ターンおよび位相シフトパターンのデータに基づいて、
それぞれ遮光パターン描画データおよび位相シフトパタ
ーン描画データを作成する工程と、前記遮光パターン描
画データに基づいて、前記マスク基板上に遮光パターン
を形成する工程と、前記位相シフトパターン描画データ
に基づいて、前記マスク基板上に位相シフトパターンを
形成する工程とを有する位相シフトマスクの製造方法で
ある。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記マスクパター
ンのデータが、互いに隣接するパターンを透過した各々
の光が異位相となる異位相パターンの間隔の規定を満足
するか否かを検証する工程と、前記検証の結果が良とな
るまで検証および修正を繰り返す工程とを有し、前記マ
スクパターンのデータの作成工程によって作成された実
パターンおよび位相シフトパターンのデータに基づい
て、それぞれ遮光パターン描画データおよび位相シフト
パターン描画データを作成する工程と、前記遮光パター
ン描画データに基づいて、前記マスク基板上に遮光パタ
ーンを形成する工程と、前記位相シフトパターン描画デ
ータに基づいて、前記マスク基板上に位相シフトパター
ンを形成する工程とを有する位相シフトマスクの製造方
法である。
トパターンを有する位相シフトマスクのマスクパターン
のデータを作成する際に、前記マスクパターンのデータ
を実パターンのデータを有する実パターンデータ層およ
び前記位相シフトパターンのデータを有する位相シフト
パターンデータ層に分離する工程と、前記マスクパター
ンのデータのうち、片側孤立配線または両側孤立配線を
形成するパターンが、前記片側孤立配線または両側孤立
配線に規定されたパターン幅の規則を満足するか否かを
検証する工程と、前記検証の結果が良となるまで検証お
よび修正を繰り返す工程とを有し、前記マスクパターン
のデータの作成工程によって作成された実パターンおよ
び位相シフトパターンのデータに基づいて、それぞれ遮
光パターン描画データおよび位相シフトパターン描画デ
ータを作成する工程と、前記遮光パターン描画データに
基づいて、前記マスク基板上に遮光パターンを形成する
工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有する位相シフトマスクの製造方法である。
スクパターンのデータを検証および修正することがで
き、位相シフトマスクの正しいマスクパターンのデータ
を作成することが可能となる。
タを用いて作成された位相シフトマスクを用いて、半導
体ウエハの表面上のフォトレジスト膜に所定の半導体集
積回路パターンを転写することにより、微細パターンを
有する信頼性の高い半導体集積回路装置を製造すること
が可能となる。
マスクのマスクパターンの検証工程を説明する工程図、
図2は位相シフトマスクのマスクパターンのデータ作成
に用いるパターンデータ作成装置の説明図、図3はマス
クパターン例の平面図、図4は図3のマスクパターンの
分離工程の説明図、図5は図3のマスクパターンにおけ
る検証中の位相シフトパターンの平面図、図6は位相シ
フトパターンの配置されていない実パターンの抽出工程
の説明図、図7は位相シフトパターンの配置されていな
い実パターンの平面図、図8は位相シフトパターンの配
置されていない実パターンと位相シフトパターンとを合
成して検証用パターンを作成する工程の説明図、図9は
図8で説明した検証用パターンの平面図、図10は図1
の検証4によるエラーパターンの抽出工程の説明図、図
11および図12は図1の検証5によるエラーパターン
の抽出工程の説明図、図13は欠けのある位相シフトパ
ターンが配置されているマスクパターンの平面図、図1
4は位相シフトマスクの要部断面図、図15は図14の
位相シフトマスクの製造工程を説明する工程図、図16
は図14の位相シフトマスクを用いる縮小投影露光装置
の説明図である。
体集積回路装置の製造工程の1工程である露光工程で用
いられる位相シフトマスクの製造技術について図1〜図
15によって説明する。なお、マスクには、レチクルも
含むとする。
のデータ作成技術について説明する。ここで、マスクパ
ターンとは、後述するマスク基板上に形成された遮光パ
ターンおよび位相シフトパターン(以下、シフタパター
ンという)である。
ターンのデータの作成および検証に用いるパターンデー
タ作成装置を図2に示す。
ーションシステム2と、大形計算機システム3とを有し
ており、ワークステーションシステム2と、大形計算機
システム3とは、データ伝送用のケーブル4を通じて電
気的に接続されている。
置2aと、ワークステーション本体2bと、ディスプレ
イ2cと、ワークステーション用の外部記憶装置2dと
を有している。
ス等、ワークステーション本体2bに対して所定の情報
を入力するための装置である。ワークステーション本体
2bは、入力装置2aから入力された情報に基づいて、
マスクパターンの作成および検証に関する所定の情報処
理を行う装置である。ディスプレイ2cは、作成中およ
び検証中等のマスクパターン等を表示するための出力装
置である。なお、図示はしないが、ワークステーション
本体2bには、ディスプレイ2cの他に、プリンタやプ
ロッタ等のような他の出力装置も電気的に接続されてい
る。
3aと、大形計算機用の外部記憶装置3bとを有してい
る。大形計算機用の外部記憶装置3bには、検証前マス
クパターンデータ領域3b1 、ルールチェックプログラ
ム領域3b2 、検証中マスクパターンデータ領域3b3
および検証後マスクパターンデータ領域3b4 が設定さ
れている。
1 は、良否を検証する前のマスクパターンの形状、配置
位置座標および回転座標等のようなマスクパターンに関
するデータが格納されている領域である。
位相シフトマスクのマスクパターンにおいて、例えば以
下の第1〜第5の規則が守られているか否かをチェック
するプログラムが格納されている領域である。なお、本
実施例1においては、線幅0.35μmの配線パターンを
フォトレジスト膜に転写する場合を例として、その規則
について説明する。
互いに隣接するパターンを透過した各々の光の位相が同
一となる場合、それらのパターン(以下、同位相パター
ンという)の間隔は、例えば0.5μm以上でなければな
らない。
互いに隣接するパターンを透過した各々の光の位相が互
いに異なる場合、それらのパターン(以下、異位相パタ
ーンという)の間隔は、例えば0.35〜0.5μm未満で
なければならない。
寸法を規定する理由は、次の通りである。位相シフト法
は、互いに隣接するパターンを透過した各々の光のn次
のピークを重ね合わせ、その重ね合わせ部分での光の強
度を強めたり弱めたりすることにより、パターン像の解
像度を高める技術である。ここで、互いに隣接するパタ
ーンの間隔が設計値と異なってしまうと、重ね合わせる
べき各々の光のn次のピークの相対的な位置がずれてし
まう結果、その光の強め合いや弱め合いが設計者の意図
した通りに行われなくなってしまうからである。
パターンの幅は、原則として、例えば0.35μmでなけ
ればならない。
パターンが片側孤立配線または両側孤立配線を形成する
ためのパターンである場合、そのパターンの幅は、例え
ば0.4μm以上でなければならない。
所定の定まった距離、例えば0.5μm未満に他のパター
ンがない配線をいい、両側孤立配線とは、配線の両側の
所定の定まった距離、例えば0.5μm未満に他のパター
ンがない配線をいう。
配線を形成するパターンの幅を最小加工寸法よりも広く
する理由は、例えば位相シフト法による光の操作を充分
に行えないために発生するパターン像の細りを補正する
ためである。
同位相パターンのパターン幅は、例えば0.5μm以上で
なければならない。
実パターンと、それに対応するシフタパターンとは、正
確に重なり一致していなければならない。例えば単独の
シフタパターンが存在する、シフタパターンが欠けてい
る、シフタパターンが実パターン内に包含されている、
または、実パターンとシフタパターンとが交差している
等はこの規則に反する。
パターンデータ領域3b3 は、検証および作成中のマス
クパターンが格納される領域である。また、検証後マス
クパターンデータ領域3b4 は、完成された正しいマス
クパターンのデータが格納される領域である。
のデータの検証技術について説明する。
マスクパターンMPの例を示す。マスクパターンMP
は、実パターン5t1 〜5t10と、実パターン5t2,5
t4,5t6,5t9 上に重ねられた斜線で示すシフタパタ
ーン5s1 〜5s4 とを有している。
導体ウエハ上に形成しようとしているパターンと同一形
状のパターンを、マスク基板上に形成するためのパター
ンである。また、シフタパターン5s1 〜5s4 は、マ
スク基板を透過する光に位相差を生じさせる位相シフト
膜をマスク基板上に形成するためのパターンである。
を説明するために、例えば次のようなエラーE1 〜E9
が含まれている。
幅が、配線パターンの最小加工寸法(例えば0.35μ
m)未満である。すなわち、上記第3の規則に反する。
t6 およびシフタパターン5s2,5s3 の間隔が一部に
おいて、同位相パターンにおける最小間隔未満(例えば
0.5μm未満)の箇所がある。すなわち、上記第1の規
則に反する。
t6 およびシフタパターン5s2,5s3 が一部において
同位相パターンとなっている箇所があるのに、実パター
ン5t4,5t6 およびシフタパターン5s2,5s3 の幅
が、配線パターンの最小加工寸法である。すなわち、上
記第5の規則に反する。
ターン5t7,5t8 の間隔が、同位相パターンにおける
最小間隔未満の箇所がある。すなわち、上記第1の規則
に反する。
t8 が同位相パターンとなっている箇所があるのに、実
パターン5t7,5t8 の幅が、配線パターンの最小加工
寸法である。すなわち、上記第5の規則に反する。
よびシフタパターン5s4 と、実パターン5t10との間
隔が、異位相パターン間の最大間隔(例えばえ0.5μ
m)よりも大きく、実パターン5t9 およびシフタパタ
ーン5s4 と、実パターン5t10との幅が最小加工寸法
である。すなわち、上記第2の規則に反する。
8 と、実パターン5t9 およびシフタパターン5s4 と
の間隔が、異位相パターンの最小間隔(例えば0.35μ
m)未満である。すなわち、上記第2の規則に反する。
上側に他のパターンが無く、実パターン5t1 の幅が片
側孤立配線の最小加工寸法未満である。すなわち、上記
第4の規則に反する。
下側に他のパターンが無く、実パターン5t10の幅が片
側孤立配線の最小加工寸法未満である。すなわち、上記
第4の規則に反する。
例として、本実施例1の位相シフトマスクのマスクパタ
ーンの検証方法を、図1の工程100〜工程106に沿
って、図3〜図13によって説明する。
のデータ作成技術については、武隈(Takekum
a)等の日本特願平3−117355号(1991年5
月22日出願)に示されているので、それをもって本願
の記載の一部とする。
パターンMPを、実パターン5t1〜5t10のデータの
みを有する実パターンデータ層と、シフタパターン5s
1 〜5s4 のデータのみを有するシフタパターンデータ
層とに分離する(工程100)。
位相パターンの間隔を検証する(検証1,2)。
ターンMPの実パターン5t1 〜5t10うち、シフタパ
ターン5s1 〜5s4 が配置されているシフタパターン
付きの実パターン5t2,5t4,5t6,5t9 の各々の間
隔を検証する。
5t2,5t4,5t6,5t9 は、シフタパターン5s1 〜
5s4 と一致しているので、シフタパターン付きの実パ
ターン5t2,5t4,5t6,5t9 の各々の間隔を検証す
るには、シフタパターン5s1 〜5s4 の各々の間隔を
検証すれば良い。図5に、シフタパターン5s1 〜5s
4 を示す。
〜5s4 の各々の間隔が、同位相パターンの間隔の規
則、すなわち、上記第1の規則に反しないかを検証する
(工程101)。これにより、シフタパターン5S2,5
S3 の間隔の一部に、同位相パターンの最小間隔未満の
箇所、すなわち、上記エラーE2 を見い出すことができ
る。ここで、作業者は、そのエラーE2 を修正し、修正
後のマスクパターンのデータを検証用マスクパターンデ
ータ領域3b3 (図2参照)に記憶するも可能である。
ターンMPの実パターン5t1 〜5t10のうち、シフタ
パターン5s1 〜5s4 が配置されていないシフタパタ
ーン無しの実パターン5t1,5t3,5t5,5t7,5t8,
5t10の各々の間隔を検証する。
の実パターン5t1 〜5t10からシフタパターン付きの
実パターン5t2,5t4,5t6,5t9 を取り除いて、シ
フタパターン無しの実パターン5t1,5t3,5t5,5t
7,5t8,5t10を抽出する(工程102a)。図7に、
シフタパターン無しの実パターン5t1,5t3,5t5,5
t7,5t8,5t10を示す。
実パターン5t1,5t3,5t5,5t7,5t8,5t10の各
々の間隔が、同位相パターンの最小間隔の規則、すなわ
ち、第1の規則に反しないかを検証する(工程102
b)。
隔において、同位相パターンの最小間隔未満の箇所、す
なわち、上記エラーE4 を見い出すことができる。ここ
で、作業者は、そのエラーE4 を修正し、修正後のマス
クパターンのデータを検証用マスクパターンデータ領域
3b3 (図2参照)に記憶するも可能である。
ば異位相パターンの間隔を検証する(検証3)。
に、上述のようにして抽出されたシフタパターン無しの
実パターン5t1,5t3,5t5,5t7,5t8,5t10と、
シフタパターン5s1 〜5s4 とを合成して第1検証用
パターンVP1 を作成する。
す。
P1 の各々のパターンの間隔が、異位相パターンの最小
間隔の規則、すなわち、第2の規則に反しないかを検証
する(工程103)。
パターン5s4 との間隔および実パターン5t10と、シ
フタパターン5s4 との間隔が、異位相パターンの規定
間隔でない、すなわち、上記エラーE6,E7 を見い出す
ことができる。ここで、作業者は、そのエラーE6,E7
を修正し、修正後のマスクパターンのデータを検証用マ
スクパターンデータ領域3b3 (図2参照)に記憶する
ことも可能である。
クパターンの検証のために仮に形成されたパターンであ
る。
ばパターンの幅を検証する(検証4)。
うに、マスクパターンMPの各パターンが、配線パター
ンの幅の最小加工寸法の規則、すなわち、上記第3の規
則に反しないかを検証する(工程104)。
ーンの幅が最小加工寸法未満である実パターン5t1 、
すなわち、エラーE1 を見い出すことができる。ここ
で、作業者は、そのエラーE1 を修正し、修正後のマス
クパターンのデータを検証用マスクパターンデータ領域
3b3 (図2参照)に記憶することも可能である。
ば相互に関係するパターン間隔と幅とを検証する(検証
5)。
パターン5t1 〜5t10からシフタパターン付きの実パ
ターン5t2,5t4,5t6,5t9 を取り除いて、シフタ
パターン無しの実パターン5t1,5t3,5t5,5t8,5
t10を作成し、これらのパターンに基づいて、図11に
示す第2検証用パターンVP2 を作成する。
の最小線幅の規則を満足する配線と、同位相パターンお
よび異位相パターンの場合のそれぞれの最小線幅の規則
を満足するパターンとを抽出する(工程105a,10
5b)。
パターンVP2 からそれらの規則を満足するパターンを
取り除いて、エラーパターンを抽出する。
ことができる。ここで、作業者は、そのエラーE1 〜E
9 を修正し、修正後のマスクパターンのデータを検証用
マスクパターンデータ領域3b3 (図2参照)に記憶す
ることも可能である。
際して、規則を満足するパターンを抽出した後、第2検
証用パターンVP2 からその規則を満足するパターンを
取り除き、エラーパターンを抽出したが、直接、エラー
パターンを抽出することも可能である。
ンと、シフタパターンとの重なり等について検証する
(検証6)。これを図13に示すマスクパターンMPを
用いて説明する。
ターン5t2 に配置されたシフタパターン5s5 に欠け
がマスクパターンMPを示している。
ターンMPに対して、実パターン5t1 〜5t10と、そ
れに対応するシフタパターン5s2 〜5s5 とが正確に
重なっているか、例えば単独のシフタパターンがない
か、シフタパターンに欠けはないか、実パターンとシフ
タパターンとが交差していないか、また、シフタパター
ンが実パターン内に包含されていないか等、上記第6の
規則に反していないかの検証を行う(工程106)。
体に重ならなければならないシフタパターン5s5 が、
実パターン5t2 の一部にしか重なっていない、エラー
E10を見い出すことができる。ここで、作業者は、その
エラーE10を修正し、修正後のマスクパターンのデータ
を検証用マスクパターンデータ領域3b3 (図2参照)
に記憶することも可能である。
〜工程106を経て、位相シフトマスクの正しいマスク
パターンのデータを作成し、そのデータを上記した図2
の検証後マスクパターンデータ領域3b3 に記憶する。
タを、実パターンのデータおよびシフタパターンのデー
タに分けて、そのうちの実パターンのデータに基づいて
遮光パターンの描画データを作成し、シフタパターンの
データに基づいてシフタの描画データを作成する。
遮光パターンまたはシフタパターンを形成するために用
いる描画装置で用いるパターン描画用のデータである。
いて説明する。図14に、本実施例1の位相シフトマス
ク6の要部断面図を示す。同図において、7は合成石英
ガラス等からなるマスク基板、8a〜8dはクロム(C
r)等からなる遮蔽膜、9aおよび9bは位相シフト膜
またはシフタ、10はマスク基板露出部または非シフト
光透過部である。なお、基板露出部といっても、必ずし
も石英ガラス基板そのものが露出しているとは限らず、
上記基板そのものが基板本体となる石英ガラス基板とそ
の表面に形成された薄い透明膜とから構成されていても
良い。
の屈折率と透過光の波長によって決まる透明材質の厚さ
(シフタ開口中央部での厚さ)を指定したものであり、
SOG(Spin On Glass)、酸化インジューム(In
OX ) 等からなる透明な薄膜である。
を図15の工程100〜工程119に沿って説明する。
浄して図14に示したマスク基板7を作成した後(工程
100)、その主面上の全面に、例えば0.05〜0.3μ
m程度のクロム(Cr)からなる金属遮光膜(図示せ
ず)をスパッタリング法等によって堆積する(工程10
1)。
ば膜厚0.1〜0.8μmの感電子レジスト膜(図示せず)
をスピンコート法等によって塗布した後(工程10
2)、そのレジスト膜を、例えば電子線露光装置による
直接描画法によって露光し、金属膜上の感電子レジスト
膜に所望の半導体集積回路パターンを転写する。
マスクパターンのデータ作成方法によって作成され、か
つ、パターンデータ作成装置1の検証後マスクパターン
データ領域3b4 に格納された正しいマスクパターンデ
ータのうちの実パターンのデータに基づいて作成された
描画データに従って、電子線をマスク基板7の指定位置
に照射し、上記感電子レジスト膜上に指定形状の半導体
集積回路パターンを転写する。
場合は、露光部分を所定の現像液によって除去した後
(工程104)、残された感電子レジスト膜をエッチン
グマスクとして上記金属遮光膜をウエットエッチング法
等によってエッチングし、所定形状の遮光パターンをマ
スク基板7上に形成する(工程105)。
合は、未露光部分を所定の現像液によって除去した後
(工程104)、残された感電子レジスト膜をエッチン
グマスクとして上記金属遮光膜をウエットエッチング法
等によってエッチングし、所定形状のパターンをマスク
基板7上に形成する(工程105)。これにより、マス
ク基板7上に所定形状の遮光領域と透過領域とを形成す
る。
膜欠け修正工程107、遮光膜残り修正工程108およ
びマスク洗浄工程109を経た後、マスク基板7上に透
過光の位相をシフトさせる、例えばSOG等からなる位
相シフト膜をスピンコート法等によって堆積する(工程
110)。
塗布した後、高温ベークする。その際、光の位相を反転
させるには、位相シフト膜の厚さdは、透過光の波長を
λ、透明膜の屈折率をnとすると、d=λ/2(n−
1)の関係を満たすようにする。
μm(i線)、位相シフト膜の屈折率nを、例えば1.5
とすると、位相シフト膜の厚さは、約0.37μmとすれ
ば良い。
0.05μmのアルミニウム(Al)からなる帯電防止膜
をスパッタリング法等によって堆積した後(工程11
1)、位相シフト膜をパターニングするための感電子レ
ジスト膜を帯電防止膜上に塗布する(工程112)。
に、電子線露光装置による直接描画法等によって露光
し、感電子レジスト膜に所望のシフタパターンを転写す
る(工程113)。
パターンデータ作成装置1の検証後マスクパターンデー
タ領域3b4 に格納された正しいマスクパターンデータ
のうちのシフタパターンに基づいて作成された描画デー
タに従って、電子線をマスク基板7の指定位置に照射
し、感電子レジスト膜上に指定形状のシフタパターンを
転写する。
て形成されたレジストパターンをエッチングマスクとし
て上記位相シフト膜をエッチングするエッチング工程1
15、レジスト膜の除去工程116、シフタ欠け修正工
程117、シフタ残り修正工程118およびマスク洗浄
工程119を経て位相シフトマスク6を作成する。
用いた露光技術について説明する。
使用する縮小投影露光装置11を示す。この露光に適用
可能なレンズ式ステップアンドリピート方式i線5:1
縮小投影露光装置としては、例えば日本光学(Niko
n)のi線ステッパNRS−1755i7A(NA=0.
5、露光エリア=17.5mm角)がある。
チのシリコン(Si)単結晶等からなる半導体ウエハ、
13は露光光源である高圧水銀ランプ、14は集光ミラ
ー、15は第1平面反射鏡、16はシャッタ、17はフ
ライアイレンズ、18はコヒーレンスファクタσ(本実
施例1では、σ=0.5で使用した。)を調整するための
アパーチャ、19はi線(365nm)の場合にi線より
も短波長の遠紫外をカットするためのショートカットフ
ィルタ、20は第2平面反射鏡、21は転写領域の範囲
を決めるためのマスクブラインド、22はケーラー(K
oehler)正面を形成するためのコンデンサレン
ズ、23は位相シフトマスク6を保持して少なくともZ
軸方向に微動可能なマスクホルダ、24は一般に多数の
レンズ群からなる縮小投影レンズであり、上記例示した
縮小投影露光装置11では上記半導体ウエハ12側がテ
レセントリックに構成されている。なお、位相シフトマ
スク6側もテレセントリックに構成することもできる。
25は、半導体ウエハ7を吸着するウエハ吸着台、26
はZ軸移動台(高さ方向)、27はX軸移動台(水平横
方向)、28はY軸移動台(水平前後方向)であり、上
記X軸移動台27とともにXYステージを構成する。
から放射された光を、第1平面反射鏡15、シャッタ1
6、フライアイレンズ17、アパーチャ18、ショート
カットフィルタ19、第2平面反射鏡20、マスクブラ
インド21、コンデンサレンズ22、位相シフトマスク
6および縮小投影レンズ24を介して、半導体ウエハ1
2の表面に照射する。
されたフォトレジスト膜に、例えば0.35μmの微細な
配線パターンを有する所定の半導体集積回路パターンを
転写することが可能となる。
ついては、日本特願平3−170946号(1991年
7月11日出願)に示されているので、それをもって本
願の記載の一部とする。
スク6のマスクパターンのデータ作成に際して、上記検
証1〜検証6を行うことにより、位相シフトマスク6の
マスクパターンのデータを検証および修正することがで
き、位相シフトマスクの正しいマスクパターンのデータ
を作成することが可能となる。
半導体ウエハの表面上のフォトレジスト膜に露光処理を
行うことにより、例えば0.35μmの微細な配線パター
ンを有する信頼性の高い半導体集積回路装置を製造する
ことが可能となる。
である位相シフトマスクのマスクパターンの検証工程を
説明する工程図、図19は本実施例2の検証工程におい
て用いる複数の接続穴パターン用セルの平面図、図20
はマスクパターン例の平面図、図21はマスクパターン
の分離工程の説明図、図22は孤立パターンの抽出工程
の説明図、図23は図19の接続穴用セルを用いて作成
した検証用セルの平面図、図24は図23の検証用セル
の作成方法の説明図、図25は図20のマスクパターン
を検証用セルで置き換えたパターンの平面図、図26は
隣接する検証用セルのうち重なるセルを抽出したパター
ンの平面図である。
いる接続穴パターン(以下、単に穴パターンという)の
データ作成方法を図17〜図26によって説明する。
装置において異なる配線層間および半導体ウエハと配線
層との間を接続する接続穴のパターンを、半導体ウエハ
上に塗布されたフォトレジスト膜に転写するためのマス
ク基板上に形成されたマスクパターンのことである。
ンのレイアウトにおいては、例えば以下の第1〜第9の
規則が守られていなければならない。
ち、穴パターンを構成する実パターンの寸法が設計値通
りでなければならない。
ち、穴パターンを構成する補助パターンの寸法が設計値
通りでなければならない。ここで、補助パターンとは、
半導体ウエハ上には転写されないが、半導体ウエハ上に
所定のパターンを形成する上で必要なマスク基板上のパ
ターンを作成するためのレイアウトパターンである。
ち、補助パターンの長辺が実パターンの辺と向かい合っ
ていなければならない。
ち、孤立実パターン、孤立補助パターンおよび孤立シフ
タパターンは存在してはならない。
のみで形成され、これだけでは所望する径の穴パターン
を転写することができないパターンである。孤立補助パ
ターンとは、補助パターンのみで形成され、これだけで
は穴パターンを転写することができないパターンであ
る。また、孤立シフタパターンとは、シフタパターンの
みで形成されているパターンである。
ち、実パターンと、それに対応する補助パターンとの相
対的な位置がずれてはならない。
ち、異なる穴パターンを構成する各々の実パターンが最
小間隔で並ぶ場合は、各々の実パターンの相対的な位置
がずれてはならない。
ち、実パターンと、補助パターンとの最小間隔が設計値
通りでなければならない。
ち、実パターンの四辺近傍には、必ず実パターンを透過
した光に対して、透過した光の位相が異なるパターンが
存在しなければならない。
ち、異なる実パターンが隣接する場合、これらの実パタ
ーン間の間隔および異なる穴パターンが隣接する場合の
補助パターン間の間隔が設計値通りでなければならな
い。
うな規則を満足する穴パターンのマスクパターンデータ
を作成するために、次のようにする。
すような穴パターン用セル(以下、単に穴用セルとい
う)C1 〜C14を用意する。
トされた四角形状の実パターンT1と、実パターンT1
の四辺近傍にそれぞれ配置された四角形状の補助パター
ンA1 〜A4 と、補助パターンA1 〜A4 上にそれぞれ
配置された斜線で示すシフタパターンS1 〜S4 とから
構成されている。
状の実パターンT2 と、実パターンT2 上に配置された
斜線で示すシフタパターンS5 と、実パターンT2 の四
辺近傍にそれぞれ配置された補助パターンA5 〜A8 と
から構成されている。
状の実パターンT3 と、図19において実パターンT3
の左辺および上下の辺の近傍にそれぞれ配置された四角
形状の補助パターンA9 〜A11と、補助パターンA9 〜
A11上にそれぞれ配置された斜線で示すシフタパターン
S6 〜S8 とから構成されている。
状の実パターンT4 と、実パターンT4 上に配置された
斜線で示すシフタパターンS9 と、図19において実パ
ターンT4 の左辺および上下の辺の近傍にそれぞれ配置
された四角形状の補助パターンA12〜A14とから構成さ
れている。
状の実パターンT5 と、図19において実パターンT5
の右辺および上下の辺の近傍にそれぞれ配置された四角
形状の補助パターンA15〜A17と、補助パターンA15〜
A17上にそれぞれ配置された斜線で示すシフタパターン
S10〜S12とから構成されている。
状の実パターンT6 と、実パターンT6 上に配置された
斜線で示すシフタパターンS13と、図19において実パ
ターンT6 の右辺および上下の辺の近傍にそれぞれ配置
された四角形状の補助パターンA18〜A20とから構成さ
れている。
状の実パターンT7 と、図19において実パターンT7
の左右の辺および下辺の近傍に配置された四角形状の補
助パターンA21〜A23と、補助パターンA21〜A23上に
配置された斜線で示すシフタパターンS14〜S16とから
構成されている。
状の実パターンT8 と、実パターンT8 上に配置された
斜線で示すシフタパターンS17と、図19において実パ
ターンT8 の左右の辺および下辺の近傍に配置された四
角形状の補助パターンA24〜A26とから構成されてい
る。
状の実パターンT9 と、図19において実パターンT9
の左右の辺および上辺の近傍に配置された四角形状の補
助パターンA27〜A29と、補助パターンA27〜A29上に
それぞれ配置された斜線で示すシフタパターンS18〜S
20とから構成されている。
状の実パターンT10と、実パターンT10上に配置された
斜線で示すシフタパターンS21と、図19において実パ
ターンT10の左右の辺および上辺の近傍に配置された四
角形状の補助パターンA30〜A32とから構成されてい
る。
状の実パターンT11と、図19において実パターンT11
の上下の辺の近傍に配置された四角形状の補助パターン
A33,A34と、補助パターンA33,A34上にそれぞれ配
置されたシフタパターンS22,S23とから構成されてい
る。
状の実パターンT12と、実パターンT12上に配置された
シフタパターンS24と、図19において実パターンT12
の上下の辺の近傍に配置された四角形状の補助パターン
A35,A36とから構成されている。
状の実パターンT13と、図19において実パターンT13
の左右の辺の近傍に配置された四角形状の補助パターン
A37,A38と、補助パターンA37,A38上に配置された
シフタパターンS25,S26とから構成されている。
状の実パターンT14と、実パターンT14上に配置された
シフタパターンS27と、図19において実パターンT14
の左右の辺の近傍に配置された四角形状の補助パターン
A39,A40とから構成されている。
ターンT1 〜T14、補助パターンA1 〜A40およびシフ
タパターンS1 〜S27は、寸法、位置関係等のデータ
が、正しく設定されている。
においては、次のようにする。まず、位相シフト法を用
いる全ての穴パターンを、上記穴用セルC1 〜C14を用
いてレイアウト平面にレイアウトし(工程100)、例
えば図20に示すようなマスクパターンMPを作成す
る。ただし、穴用セルC1 〜C14を用いないで個々の穴
パターンを形成する場合もある。
〜29oと、孤立補助パターン30と、孤立実パターン
31とを有している。
n,29oは、図19の穴用セルC1 を用いてレイアウ
トされたパターンである。穴パターン29b,29f,
29kは、図19の穴用セルC3 を用いてレイアウトさ
れたパターンである。穴パターン29c,29d,29
g,29lは、図19の穴用セルC12を用いてレイアウ
トされたパターンである。穴パターン29e,29h,
29mは、図19の穴用セルC5 を用いてレイアウトさ
れたパターンである。
パターンのデータ検証方法を説明するために、例えば次
のようなエラーE1 〜E5 が含まれている。
0および孤立実パターン31が存在することである。
同一である穴パターン29c,29d同士が近接した状
態で配置されていることである。
位置が隣接する他の穴パターン29f,29hの位置と
比較して図20の下方にずれていることである。
29mが規定間隔よりも大きく、離れ過ぎている。
29oが重なっている。
すように、実パターンデータ層、補助パターンデータ層
およびシフタパターンデータ層に分離される。
T14,31のデータのみを有している。補助パターンデ
ータ層は、補助パターンA1 〜A40,30のデータのみ
を有している。シフタパターンデータ層は、シフタパタ
ーンS1 〜S27のデータのみを有している。
して図形処理が可能であるとともに、パターンデータ層
同士の合成等、パターンデータ層間の図形処理も可能で
ある。
においては、図22に示すように、マスクパターンMP
のうち、穴用セルC1 〜C14を用いて形成した穴パター
ン29a〜29oを空セルに置き換える(工程10
1)。
い、セルの領域のみの情報を持ったセルである。本実施
例2においては、穴パターンの情報を持たないセルとし
ている。また、セルとは、マスクパターンをレイアウト
する時のパターンの基本単位をいい、1以上のレイアウ
トパターンから構成されている。セルを定義することに
より、同一のパターンを多数レイアウトするときにレイ
アウト時間を短縮できる。
穴用セル以外のパターン、すなわち、孤立補助パターン
30や孤立実パターン31等をレイアウト平面上に抽出
することができ、エラーE1 をチェックすることができ
る(工程102)。
法を用いない、大径の穴パターンが混在する場合もあ
る。その場合には、上記置き換え工程102の後に、穴
パターンの径をチェックすることにより、エラーである
孤立実パターンか、エラーでない実パターンのみのパタ
ーンかを判定することができ、エラーである孤立実パタ
ーンのみを抽出することができる。
100〜工程105に沿って図20および図23〜図2
6によって説明する。
先立って、図23に示すように、穴用セルC1 〜C14を
用いて、検証用セルVC1 〜VC14を作成する。検証用
セルVC1 〜VC14は、レイアウトルールの検証を行う
ために、穴用セルC1 〜C14と置換されたセルである。
示されているのは、穴用セルC1 〜C14の実パターンに
シフタパターンが配置されているセルである。
角形状のマークmは、その辺に補助パターンが存在しな
いことを示すマークである。そして、そのマークの付さ
れた検証用セルVC3 〜VC14のうち、実パターンにシ
フタパターンが配置されているものには、そのマークm
内に左斜線、実パターンにシフタパターンが配置されて
いないものには、そのマークm内に右斜線が記されてい
る。
穴用セルC1 〜C14の実パターンおよび補助パターンを
太らせたパターンを合成することによって作成されてい
る。
証用セルC1 〜C14の作成方法を図24によって説明す
る。
補助パターンA1 〜A4 とを分離する。続いて、その実
パターンT1 と、補助パターンA1 〜A4 を所定量太ら
せる処理を行い、それぞれパターンVT,VAを形成す
る。
セルC1 〜C14のうちの隣接するセル間の間隔を判定で
きるように設定するものである。
太らせる量は、例えば穴パターンの最小間隔の半分程度
である。また、補助パターンA1 〜A4 を太らせる量
は、例えば補助パターンの最小間隔の半分程度である。
せた状態で合成し、検証用セルVC1 を作成する。
まず、位相シフト法を用いる全ての穴パターンを、上記
穴用セルC1 〜C14を用いてレイアウト平面にレイアウ
トし(図18の工程100)、例えば図20に示したマ
スクパターンMPを作成する。
穴用セルC1 〜C14を、上記検証用セルVC1 〜VC14
に置き換えて(図18の工程101)、図25に示すよ
うな第3検証用パターンVP3 を作成する。第3検証用
パターンVP3 は、検証用セル32a〜32oを有して
いる。
位置、配置順序を検証する(工程102)。ここでは、
例えば全てのマークmが右斜線の付されたマークと、左
斜線の付されたマークとで重なっていること、すなわ
ち、孤立右斜線のマークmや孤立左斜線のマークmが存
在しないことをチェックする。
おいては、1つの孤立左斜線のマークmが配置されてい
るので、誤りであることを判定することができ、エラー
E2を見い出すことができる。
においても、孤立左斜線のマークmおよび孤立右斜線の
マークmが配置されているので、誤りであることを判定
することができ、エラーE3 を見い出すことができる。
しかも、この場合は、検証用セル32f,32g,32
hの枠線の関係および孤立右斜線のマークmと孤立左斜
線のマークmとの位置関係から、検証用セル32gの位
置が、検証用セル32f,32hの位置よりも下方にず
れていると判定することができる。
ても、孤立左斜線のマークmおよび孤立右斜線のマーク
mが配置されているので、誤りであることを判定するこ
とができ、エラーE4 を見い出すことができる。しか
も、この場合は、孤立右斜線のマークmと、孤立左斜線
のマークとの位置関係から、検証用セル32lと検証用
セル32mとが離れ過ぎていると判定することができ
る。
ち、互いに重なり合っている検証用セル32i,32j
および検証用セル32n,32oを抽出する(図18の
工程103)。これにより抽出された第4検証用パター
ンVP4 を図26に示す。同図の斜線は重なりを示して
いる。
4 のうち、実線の検証用セル同士または破線の検証用セ
ル同士が重なる場合は正しく、実線の検証用セルと破線
の検証用セルとが重なる場合は誤りである。
パターン間に補助パターンが1つだけ介在されているパ
ターン、すなわち、孤立穴用セルが最小間隔で配置され
検証用セルで表示すると重なってしまうが正しいパター
ン、例えば図20に示す穴用セル29i,29jに当た
る検証用セル32i,32jを抽出する(図18の工程
104)。
4検証用パターンVP4 から工程104によって抽出さ
れたパターンを削除する。これにより、誤った重なり方
をしている検証用セル32n,32oが抽出され、エラ
ーE5 を見い出すことができる。
フトマスクのマスクパターンのデータ作成に際して、上
記検証1,検証2を行うことによって、位相シフトマス
クのマスクパターンのデータを検証および修正すること
ができ、正しい位相シフトマスクのマスクパターンのデ
ータを作成することが可能となる。
半導体ウエハの表面上のフォトレジスト膜に所定のパタ
ーンを転写することにより、微細な穴パターンを有する
信頼性の高い半導体集積回路装置を製造することが可能
となる。
施例に基づき具体的に説明したが、本発明は前記実施例
1,2に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
から検証用セルを作成する際に、実パターンおよび補助
パターンを太らせる量を、それぞれ穴パターンの最小間
隔の半分および補助パターンの最小間隔の半分とした
が、これに限定されるものではなく、例えばそれより小
さくして検証用セル間の間隔を検証するようにしても良
い。
線パターンと穴パターンとで実施例を分けて説明した
が、位相シフト法を用いる配線パターンと穴パターンと
を有するマスクパターンに対しては、その配線パターン
とその穴パターンとで、それぞれ実施例1,2の異なる
検証を行うことにより、そのマスクパターンのデータを
検証することができる。
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造方法に適用した場合について説明し
たが、これに限定されず種々適用可能であり、例えばフ
ォトマスクや液晶基板に所定のパターンを転写する際に
用いる位相シフトマスクの製造方法等のような他の位相
シフトマスクの製造方法に適用することも可能である。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
フトマスクのマスクパターンのデータを検証および修正
することができ、位相シフトマスクの正しいマスクパタ
ーンのデータを作成することが可能となる。
タを用いて作成された位相シフトマスクを用いて、半導
体ウエハの表面上のフォトレジスト膜に所定の半導体集
積回路パターンを転写することにより、微細パターンを
有する信頼性の高い半導体集積回路装置を製造すること
が可能となる。
スクパターンの検証工程を説明する工程図である。
成に用いるパターンデータ作成装置の説明図である。
る。
フトパターンの平面図である。
ーンの抽出工程の説明図である。
ーンの平面図である。
ーンと位相シフトパターンとを合成して検証用パターン
を作成する工程の説明図である。
る。
程の説明図である。
程の説明図である。
程の説明図である。
いるマスクパターンの平面図である。
する工程図である。
露光装置の説明図である。
のマスクパターンの検証工程を説明する工程図である。
のマスクパターンの検証工程を説明する工程図である。
接続穴パターン用セルの平面図である。
用セルの平面図である。
る。
換えたパターンの平面図である。
したパターンの平面図である。
Claims (20)
- 【請求項1】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて前記位相シフトパターンが配置されている位相
シフトパターン付きの実パターンのデータの良否を検証
する工程と、前記検証の結果が良となるまで検証および
修正を繰り返す工程とを有し、前記マスクパターンのデ
ータの作成工程によって作成された実パターンおよび位
相シフトパターンのデータに基づいて、それぞれ遮光パ
ターン描画データおよび位相シフトパターン描画データ
を作成する工程と、前記遮光パターン描画データに基づ
いて、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程と
を有することを特徴とする位相シフトマスクの製造方
法。 - 【請求項2】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて前記位相シフトパターンが配置されている位相
シフトパターン付きの実パターンのデータの良否を検証
する工程と、前記検証の結果が良となるまで検証および
修正を繰り返す工程とを有し、前記マスクパターンのデ
ータの作成工程によって作成された実パターンおよび位
相シフトパターンのデータに基づいて、それぞれ遮光パ
ターン描画データおよび位相シフトパターン描画データ
を作成する工程と、前記遮光パターン描画データに基づ
いて、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程
と、前記遮光パターンおよび位相シフトパターンを有す
る位相シフトマスクを用いて半導体ウエハの表面上のレ
ジスト膜に対して所定の半導体集積回路パターンを転写
する工程とを有することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項3】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて前記マスクパターンのデータから位相シフトパ
ターンの配置されている位相シフトパターン付きの実パ
ターンを削除し、位相シフトパターンの配置されていな
い位相シフトパターン無しの実パターンのデータを作成
する工程と、前記位相シフトパターン無しの実パターン
のデータの良否を検証する工程と、前記検証の結果が良
となるまで検証および修正を繰り返す工程とを有し、前
記マスクパターンのデータの作成工程によって作成され
た実パターンおよび位相シフトパターンのデータに基づ
いて、それぞれ遮光パターン描画データおよび位相シフ
トパターン描画データを作成する工程と、前記遮光パタ
ーン描画データに基づいて、前記マスク基板上に遮光パ
ターンを形成する工程と、前記位相シフトパターン描画
データに基づいて、前記マスク基板上に位相シフトパタ
ーンを形成する工程とを有することを特徴とする位相シ
フトマスクの製造方法。 - 【請求項4】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて前記マスクパターンのデータから位相シフトパ
ターンの配置されている位相シフトパターン付きの実パ
ターンを削除し、位相シフトパターンの配置されていな
い位相シフトパターン無しの実パターンのデータを作成
する工程と、前記位相シフトパターン無しの実パターン
のデータの良否を検証する工程と、前記検証の結果が良
となるまで検証および修正を繰り返す工程とを有し、前
記マスクパターンのデータの作成工程によって作成され
た実パターンおよび位相シフトパターンのデータに基づ
いて、それぞれ遮光パターン描画データおよび位相シフ
トパターン描画データを作成する工程と、前記遮光パタ
ーン描画データに基づいて、前記マスク基板上に遮光パ
ターンを形成する工程と、前記位相シフトパターン描画
データに基づいて、前記マスク基板上に位相シフトパタ
ーンを形成する工程と、前記遮光パターンおよび位相シ
フトパターンを有する位相シフトマスクを用いて半導体
ウエハの表面上のレジスト膜に対して所定の半導体集積
回路パターンを転写する工程とを有することを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項5】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて、前記マスクパターンのデータから位相シフト
パターンの配置されている実パターンを削除し、位相シ
フトパターンの配置されていない位相シフトパターン無
しの実パターンを作成する工程と、前記位相シフトパタ
ーンおよび前記位相シフトパターン無しの実パターンを
用いて、前記位相シフトパターンの配置されている位相
シフトパターン付きの実パターンおよび前記位相シフト
パターン無しの実パターンの相互関係の良否を検証する
工程と、前記検証の結果が良となるまで検証および修正
を繰り返す工程とを有し、前記マスクパターンのデータ
の作成工程によって作成された実パターンおよび位相シ
フトパターンのデータに基づいて、それぞれ遮光パター
ン描画データおよび位相シフトパターン描画データを作
成する工程と、前記遮光パターン描画データに基づい
て、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程と
を有することを特徴とする位相シフトマスクの製造方
法。 - 【請求項6】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて、前記マスクパターンのデータから位相シフト
パターンの配置されている実パターンを削除し、位相シ
フトパターンの配置されていない位相シフトパターン無
しの実パターンを作成する工程と、前記位相シフトパタ
ーンおよび前記位相シフトパターン無しの実パターンを
用いて、前記位相シフトパターンの配置されている位相
シフトパターン付きの実パターンおよび前記位相シフト
パターン無しの実パターンの相互関係の良否を検証する
工程と、前記検証の結果が良となるまで検証および修正
を繰り返す工程とを有し、前記マスクパターンのデータ
の作成工程によって作成された実パターンおよび位相シ
フトパターンのデータに基づいて、それぞれ遮光パター
ン描画データおよび位相シフトパターン描画データを作
成する工程と、前記遮光パターン描画データに基づい
て、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程
と、前記遮光パターンおよび位相シフトパターンを有す
る位相シフトマスクを用いて半導体ウエハの表面上のレ
ジスト膜に対して所定の半導体集積回路パターンを転写
する工程とを有することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項7】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて、前記マスクパターンのデータから位相シフト
パターンの配置されている実パターンを削除し、位相シ
フトパターンの配置されていない位相シフトパターン無
しの実パターンを作成する工程と、前記位相シフトパタ
ーンおよび前記位相シフトパターン無しの実パターンを
用いて、前記位相シフトパターンの配置されている位相
シフトパターン付きの実パターンと前記位相シフトパタ
ーン無しの実パターンとの間隔および幅が規定値に対し
て適合しているかを検証する工程と、前記検証の結果が
良となるまで検証および修正を繰り返す工程とを有し、
前記マスクパターンのデータの作成工程によって作成さ
れた実パターンおよび位相シフトパターンのデータに基
づいて、それぞれ遮光パターン描画データおよび位相シ
フトパターン描画データを作成する工程と、前記遮光パ
ターン描画データに基づいて、前記マスク基板上に遮光
パターンを形成する工程と、前記位相シフトパターン描
画データに基づいて、前記マスク基板上に位相シフトパ
ターンを形成する工程とを有することを特徴とする位相
シフトマスクの製造方法。 - 【請求項8】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンのデータ
を用いて、前記マスクパターンのデータから位相シフト
パターンの配置されている実パターンを削除し、位相シ
フトパターンの配置されていない位相シフトパターン無
しの実パターンを作成する工程と、前記位相シフトパタ
ーンおよび前記位相シフトパターン無しの実パターンを
用いて、前記位相シフトパターンの配置されている位相
シフトパターン付きの実パターンと前記位相シフトパタ
ーン無しの実パターンとの間隔および幅が規定値に対し
て適合しているかを検証する工程と、前記検証の結果が
良となるまで検証および修正を繰り返す工程とを有し、
前記マスクパターンのデータの作成工程によって作成さ
れた実パターンおよび位相シフトパターンのデータに基
づいて、それぞれ遮光パターン描画データおよび位相シ
フトパターン描画データを作成する工程と、前記遮光パ
ターン描画データに基づいて、前記マスク基板上に遮光
パターンを形成する工程と、前記位相シフトパターン描
画データに基づいて、前記マスク基板上に位相シフトパ
ターンを形成する工程と、前記遮光パターンおよび位相
シフトパターンを有する位相シフトマスクを用いて半導
体ウエハの表面上のレジスト膜に対して所定の半導体集
積回路パターンを転写する工程とを有することを特徴と
する半導体集積回路装置の製造方法。 - 【請求項9】 マスク基板上に位相シフトパターンを有
する位相シフトマスクのマスクパターンのデータを作成
する際に、前記マスクパターンのデータを実パターンの
データを有する実パターンデータ層および前記位相シフ
トパターンのデータを有する位相シフトパターンデータ
層に分離する工程と、前記位相シフトパターンが対応す
る実パターンと正確に一致しているか否かを検証する工
程と、前記検証の結果が一致するまで検証および修正を
繰り返す工程とを有し、前記マスクパターンのデータの
作成工程によって作成された実パターンおよび位相シフ
トパターンのデータに基づいて、それぞれ遮光パターン
描画データおよび位相シフトパターン描画データを作成
する工程と、前記遮光パターン描画データに基づいて、
前記マスク基板上に遮光パターンを形成する工程と、前
記位相シフトパターン描画データに基づいて、前記マス
ク基板上に位相シフトパターンを形成する工程とを有す
ることを特徴とする位相シフトマスクの製造方法。 - 【請求項10】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層および前記位相シ
フトパターンのデータを有する位相シフトパターンデー
タ層に分離する工程と、前記位相シフトパターンが対応
する実パターンと正確に一致しているか否かを検証する
工程と、前記検証の結果が一致するまで検証および修正
を繰り返す工程とを有し、前記マスクパターンのデータ
の作成工程によって作成された実パターンおよび位相シ
フトパターンのデータに基づいて、それぞれ遮光パター
ン描画データおよび位相シフトパターン描画データを作
成する工程と、前記遮光パターン描画データに基づい
て、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程
と、前記遮光パターンおよび位相シフトパターンを有す
る位相シフトマスクを用いて半導体ウエハの表面上のレ
ジスト膜に対して所定の半導体集積回路パターンを転写
する工程とを有することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項11】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、予め用意されている穴パターン用セ
ルを用いて穴パターンのデータを作成する工程と、前記
穴パターンを構成する穴パターン用セルを穴パターンデ
ータのない空セルに置き換える工程と、その置き換え工
程後に残ったパターンの有無および良否を検証する工程
と、前記検証の結果が良となるまで検証および修正を繰
り返す工程とを有し、前記マスクパターンのデータの作
成工程によって作成された実パターンおよび補助パター
ンのデータに基づいて遮光パターン描画データを作成す
る工程と、前記マスクパターンのデータの作成工程によ
って作成された位相シフトパターンのデータに基づいて
位相シフトパターン描画データを作成する工程と、前記
遮光パターン描画データに基づいて、前記マスク基板上
に遮光パターンを形成する工程と、前記位相シフトパタ
ーン描画データに基づいて、前記マスク基板上に位相シ
フトパターンを形成する工程とを有することを特徴とす
る位相シフトマスクの製造方法。 - 【請求項12】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、予め用意されている穴パターン用セ
ルを用いて穴パターンのデータを作成する工程と、前記
穴パターンを構成する穴パターン用セルを穴パターンデ
ータのない空セルに置き換える工程と、その置き換え工
程後に残ったパターンの有無および良否を検証する工程
と、前記検証の結果が良となるまで検証および修正を繰
り返す工程とを有し、前記マスクパターンのデータの作
成工程によって作成された実パターンおよび補助パター
ンのデータに基づいて遮光パターン描画データを作成す
る工程と、前記マスクパターンのデータの作成工程によ
って作成された位相シフトパターンのデータに基づいて
位相シフトパターン描画データを作成する工程と、前記
遮光パターン描画データに基づいて、前記マスク基板上
に遮光パターンを形成する工程と、前記位相シフトパタ
ーン描画データに基づいて、前記マスク基板上に位相シ
フトパターンを形成する工程と、前記遮光パターンおよ
び位相シフトパターンを有する位相シフトマスクを用い
て半導体ウエハの表面上のレジスト膜に対して所定の半
導体集積回路パターンを転写する工程とを有することを
特徴とする半導体集積回路装置の製造方法。 - 【請求項13】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、予め用意されている穴パターン用セ
ルを用いて穴パターンのデータを作成する工程と、前記
穴パターンを構成する穴パターン用セルを検証用セルに
置き換える工程と、前記検証用セルの相互間の関係の良
否を検証する工程と、前記検証の結果が良となるまで検
証および修正を繰り返す工程とを有し、前記マスクパタ
ーンのデータの作成工程によって作成された実パターン
および補助パターンのデータに基づいて遮光パターン描
画データを作成する工程と、前記マスクパターンのデー
タの作成工程によって作成された位相シフトパターンの
データに基づいて位相シフトパターン描画データを作成
する工程と、前記遮光パターン描画データに基づいて、
前記マスク基板上に遮光パターンを形成する工程と、前
記位相シフトパターン描画データに基づいて、前記マス
ク基板上に位相シフトパターンを形成する工程とを有す
ることを特徴とする位相シフトマスクの製造方法。 - 【請求項14】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、予め用意されている穴パターン用セ
ルを用いて穴パターンのデータを作成する工程と、前記
穴パターンを構成する穴パターンセルを検証用セルに置
き換える工程と、前記検証用セルの相互間の関係の良否
を検証する工程と、前記検証の結果が良となるまで検証
および修正を繰り返す工程とを有し、前記マスクパター
ンのデータの作成工程によって作成された実パターンお
よび補助パターンのデータに基づいて遮光パターン描画
データを作成する工程と、前記マスクパターンのデータ
の作成工程によって作成された位相シフトパターンのデ
ータに基づいて位相シフトパターン描画データを作成す
る工程と、前記遮光パターン描画データに基づいて、前
記マスク基板上に遮光パターンを形成する工程と、前記
位相シフトパターン描画データに基づいて、前記マスク
基板上に位相シフトパターンを形成する工程と、前記遮
光パターンおよび位相シフトパターンを有する位相シフ
トマスクを用いて半導体ウエハの表面上のレジスト膜に
対して所定の半導体集積回路パターンを転写する工程と
を有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項15】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、前記マスクパターンのデータのう
ち、配線パターンのデータと、穴パターンのデータとで
異なる検証を行う工程と、前記検証の結果が良となるま
で検証および修正を繰り返す工程とを有し、前記マスク
パターンのデータの作成工程によって作成された実パタ
ーンおよび補助パターンのデータに基づいて遮光パター
ン描画データを作成する工程と、前記マスクパターンの
データの作成工程によって作成された位相シフトパター
ンのデータに基づいて位相シフトパターン描画データを
作成する工程と、前記遮光パターン描画データに基づい
て、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程と
を有することを特徴とする位相シフトマスクの製造方
法。 - 【請求項16】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層、補助パターンの
データを有する補助パターンデータ層および位相シフト
パターンのデータを有する位相シフトパターンデータ層
に分離する工程と、前記マスクパターンのデータのう
ち、配線パターンのデータと、穴パターンのデータとで
異なる検証を行う工程と、前記検証の結果が良となるま
で検証および修正を繰り返す工程とを有し、前記マスク
パターンのデータの作成工程によって作成された実パタ
ーンおよび補助パターンのデータに基づいて遮光パター
ン描画データを作成する工程と、前記マスクパターンの
データの作成工程によって作成された位相シフトパター
ンのデータに基づいて位相シフトパターン描画データを
作成する工程と、前記遮光パターン描画データに基づい
て、前記マスク基板上に遮光パターンを形成する工程
と、前記位相シフトパターン描画データに基づいて、前
記マスク基板上に位相シフトパターンを形成する工程
と、前記遮光パターンおよび位相シフトパターンを有す
る位相シフトマスクを用いて半導体ウエハの表面上のレ
ジスト膜に対して所定の半導体集積回路パターンを転写
する工程とを有することを特徴とする半導体集積回路装
置の製造方法。 - 【請求項17】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層および前記位相シ
フトパターンのデータを有する位相シフトパターンデー
タ層に分離する工程と、前記マスクパターンのデータ
が、互いに隣接するパターンを透過した各々の光が同位
相となる同位相パターンの間隔の規定を満足するか否か
を検証する工程と、前記検証の結果が良となるまで検証
および修正を繰り返す工程とを有し、前記マスクパター
ンのデータの作成工程によって作成された実パターンお
よび位相シフトパターンのデータに基づいて、それぞれ
遮光パターン描画データおよび位相シフトパターン描画
データを作成する工程と、前記遮光パターン描画データ
に基づいて、前記マスク基板上に遮光パターンを形成す
る工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有することを特徴とする位相シフトマスクの製
造方法。 - 【請求項18】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層および前記位相シ
フトパターンのデータを有する位相シフトパターンデー
タ層に分離する工程と、前記マスクパターンのデータ
が、互いに隣接するパターンを透過した各々の光が同位
相となる同位相パターンの幅の規定を満足するか否かを
検証する工程と、前記検証の結果が良となるまで検証お
よび修正を繰り返す工程とを有し、前記マスクパターン
のデータの作成工程によって作成された実パターンおよ
び位相シフトパターンのデータに基づいて、それぞれ遮
光パターン描画データおよび位相シフトパターン描画デ
ータを作成する工程と、前記遮光パターン描画データに
基づいて、前記マスク基板上に遮光パターンを形成する
工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有することを特徴とする位相シフトマスクの製
造方法。 - 【請求項19】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層および前記位相シ
フトパターンのデータを有する位相シフトパターンデー
タ層に分離する工程と、前記マスクパターンのデータ
が、互いに隣接するパターンを透過した各々の光が同位
相となる同位相パターンの間隔および幅の規定を満足す
るか否かを検証する工程とを有し、前記マスクパターン
のデータの作成工程によって作成された実パターンおよ
び位相シフトパターンのデータに基づいて、それぞれ遮
光パターン描画データおよび位相シフトパターン描画デ
ータを作成する工程と、前記遮光パターン描画データに
基づいて、前記マスク基板上に遮光パターンを形成する
工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有することを特徴とする位相シフトマスクの製
造方法。 - 【請求項20】 マスク基板上に位相シフトパターンを
有する位相シフトマスクのマスクパターンのデータを作
成する際に、前記マスクパターンのデータを実パターン
のデータを有する実パターンデータ層および前記位相シ
フトパターンのデータを有する位相シフトパターンデー
タ層に分離する工程と、前記マスクパターンのデータ
が、互いに隣接するパターンを透過した各々の光が異位
相となる異位相パターンの間隔の規定を満足するか否か
を検証する工程と、前記検証の結果が良となるまで検証
および修正を繰り返す工程とを有し、前記マスクパター
ンのデータの作成工程によって作成された実パターンお
よび位相シフトパターンのデータに基づいて、それぞれ
遮光パターン描画データおよび位相シフトパターン描画
データを作成する工程と、前記遮光パターン描画データ
に基づいて、前記マスク基板上に遮光パターンを形成す
る工程と、前記位相シフトパターン描画データに基づい
て、前記マスク基板上に位相シフトパターンを形成する
工程とを有することを特徴とする位相シフトマスクの製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201992A JP3328323B2 (ja) | 1992-07-20 | 1992-07-20 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| US07/943,002 US5441834A (en) | 1992-07-20 | 1992-09-10 | Process for fabricating phase shift mask and process of semiconductor integrated circuit device |
| KR1019920018452A KR100266427B1 (ko) | 1992-07-20 | 1992-10-08 | 위상시프트마스크의제조방법및반도체집적회로장치의제조방법 |
| US08/383,839 US5677092A (en) | 1992-07-20 | 1995-02-06 | Process for fabricating phase shift mask and process of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201992A JP3328323B2 (ja) | 1992-07-20 | 1992-07-20 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002125893A Division JP3427067B2 (ja) | 2002-04-26 | 2002-04-26 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635171A true JPH0635171A (ja) | 1994-02-10 |
| JP3328323B2 JP3328323B2 (ja) | 2002-09-24 |
Family
ID=16284249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19201992A Expired - Lifetime JP3328323B2 (ja) | 1992-07-20 | 1992-07-20 | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5441834A (ja) |
| JP (1) | JP3328323B2 (ja) |
| KR (1) | KR100266427B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786112A (en) * | 1995-06-19 | 1998-07-28 | Hitachi, Ltd. | Photomask manufacturing process and semiconductor integrated circuit device manufacturing process using the photomask |
| US6588005B1 (en) | 1998-12-11 | 2003-07-01 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JP2010079184A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | パタンデータの作成方法およびパタンデータ作成プログラム |
| JP2010097168A (ja) * | 2008-09-22 | 2010-04-30 | Nuflare Technology Inc | マスク検査装置、それを用いた露光方法及びマスク検査方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08297359A (ja) * | 1995-02-27 | 1996-11-12 | Hitachi Ltd | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 |
| US5867401A (en) * | 1996-01-11 | 1999-02-02 | Fujitsu Limited | Phase shifter arranging method and computer readable medium storing program for carrying out the method |
| US5801954A (en) * | 1996-04-24 | 1998-09-01 | Micron Technology, Inc. | Process for designing and checking a mask layout |
| US5731986A (en) * | 1996-05-06 | 1998-03-24 | Winbond Electronics Corporation | Method of downsizing graphic data of a mask pattern stored in a hierarchical graphic database |
| US5795688A (en) * | 1996-08-14 | 1998-08-18 | Micron Technology, Inc. | Process for detecting defects in photomasks through aerial image comparisons |
| US5883813A (en) * | 1997-03-04 | 1999-03-16 | International Business Machines Corporation | Automatic generation of phase shift masks using net coloring |
| JP3474740B2 (ja) * | 1997-03-25 | 2003-12-08 | 株式会社東芝 | フォトマスクの設計方法 |
| JPH10282635A (ja) * | 1997-04-09 | 1998-10-23 | Sony Corp | パターンデータ補正方法、電子線描画方法、フォトマスク及びその作製方法、露光方法、半導体装置及びその製造方法、並びにパターンデータ補正装置 |
| TW365654B (en) | 1997-07-01 | 1999-08-01 | Matsushita Electronics Corp | Electronic device phase shift mask and method using the same |
| US6316163B1 (en) * | 1997-10-01 | 2001-11-13 | Kabushiki Kaisha Toshiba | Pattern forming method |
| JPH11282151A (ja) * | 1998-03-27 | 1999-10-15 | Mitsubishi Electric Corp | マスクパターン検証装置、その方法およびそのプログラムを記録した媒体 |
| US6018392A (en) * | 1998-10-23 | 2000-01-25 | Taiwan Semiconductor Manufacturing Company | Apparatus and method for inspecting phase shifting masks |
| JP3371852B2 (ja) | 1999-07-09 | 2003-01-27 | 日本電気株式会社 | レチクル |
| US6268093B1 (en) * | 1999-10-13 | 2001-07-31 | Applied Materials, Inc. | Method for reticle inspection using aerial imaging |
| US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US7028285B2 (en) * | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US7072502B2 (en) | 2001-06-07 | 2006-07-04 | Applied Materials, Inc. | Alternating phase-shift mask inspection method and apparatus |
| JP2003060039A (ja) * | 2001-08-16 | 2003-02-28 | Mitsubishi Electric Corp | レイアウト検証方法およびそのプログラムおよびレイアウト検証装置 |
| US6698008B2 (en) | 2001-10-30 | 2004-02-24 | International Business Machines Corporation | Row-based placement scoring and legalization measure for books with phase shift mask dependencies |
| US6981240B2 (en) * | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US7027635B1 (en) * | 2001-12-10 | 2006-04-11 | Kla-Tencor Technologies Corporation | Multiple design database layer inspection |
| US6854104B2 (en) * | 2002-11-27 | 2005-02-08 | Lsi Logic Corporation | First approximation for OPC significant speed-up |
| JP2005055537A (ja) * | 2003-08-07 | 2005-03-03 | Toshiba Corp | 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法 |
| JP2005181523A (ja) * | 2003-12-17 | 2005-07-07 | Toshiba Corp | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US8679861B2 (en) | 2007-11-29 | 2014-03-25 | International Business Machines Corporation | Semiconductor chip repair by stacking of a base semiconductor chip and a repair semiconductor chip |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0090924B1 (en) * | 1982-04-05 | 1987-11-11 | International Business Machines Corporation | Method of increasing the image resolution of a transmitting mask and improved masks for performing the method |
| JPH0690506B2 (ja) * | 1985-09-20 | 1994-11-14 | 株式会社日立製作所 | ホトマスク |
| JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| US5278816A (en) * | 1989-09-22 | 1994-01-11 | Russell James T | Recording/reproducing system using wavelength/depth selective optical storage medium |
| JPH05165188A (ja) * | 1991-12-11 | 1993-06-29 | Sharp Corp | デザインルールチェック方法 |
-
1992
- 1992-07-20 JP JP19201992A patent/JP3328323B2/ja not_active Expired - Lifetime
- 1992-09-10 US US07/943,002 patent/US5441834A/en not_active Expired - Lifetime
- 1992-10-08 KR KR1019920018452A patent/KR100266427B1/ko not_active Expired - Lifetime
-
1995
- 1995-02-06 US US08/383,839 patent/US5677092A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786112A (en) * | 1995-06-19 | 1998-07-28 | Hitachi, Ltd. | Photomask manufacturing process and semiconductor integrated circuit device manufacturing process using the photomask |
| US6588005B1 (en) | 1998-12-11 | 2003-07-01 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| JP2010097168A (ja) * | 2008-09-22 | 2010-04-30 | Nuflare Technology Inc | マスク検査装置、それを用いた露光方法及びマスク検査方法 |
| JP2010079184A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | パタンデータの作成方法およびパタンデータ作成プログラム |
| US8234596B2 (en) | 2008-09-29 | 2012-07-31 | Kabushiki Kaisha Toshiba | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3328323B2 (ja) | 2002-09-24 |
| KR940003037A (ko) | 1994-02-19 |
| KR100266427B1 (ko) | 2000-11-01 |
| US5441834A (en) | 1995-08-15 |
| US5677092A (en) | 1997-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3328323B2 (ja) | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 | |
| JP3751051B2 (ja) | 位相シフトマスクパターニングのためのi線ステッパリソグラフィ法 | |
| USRE37996E1 (en) | Manufacturing method or an exposing method for a semiconductor device or a semiconductor integrated circuit device and a mask used therefor | |
| US5418092A (en) | Process for manufacturing semiconductor integrated circuit device, exposure method and mask for the process | |
| KR102198599B1 (ko) | 마스크, 계측 방법, 노광 방법, 및 물품 제조 방법 | |
| JP3279758B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR19990045024A (ko) | 2중노광방법 및 이것을 이용한 디바이스 제조방법 | |
| US5442714A (en) | Design rule checking method and a method of fabricating a phase shift mask | |
| US7930654B2 (en) | System and method of correcting errors in SEM-measurements | |
| CN116794946A (zh) | 光罩及光刻方法 | |
| JPH0695353A (ja) | 位相シフトマスクを用いたパターン形成方法 | |
| EP0459737A2 (en) | Reticle for a reduced projection exposure apparatus | |
| JP3427067B2 (ja) | 位相シフトマスクの製造方法および半導体集積回路装置の製造方法 | |
| JP3268692B2 (ja) | 半導体集積回路パターンの形成方法およびそれに用いるマスクの製造方法 | |
| JP3409924B2 (ja) | フォトマスクおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法 | |
| JP2727784B2 (ja) | 縮小投影露光装置用レティクル | |
| CN101105624A (zh) | 光掩模与曝光方法 | |
| JP3696982B2 (ja) | 半導体集積回路露光用のフォトマスク | |
| US20080057410A1 (en) | Method of repairing a photolithographic mask | |
| JPH08101491A (ja) | フォトマスク | |
| TWI331699B (en) | Photolithographic mask and apparatus and wafer photolithography method for the same | |
| TW578208B (en) | Phase shifting lithographic process | |
| JPH05275303A (ja) | 露光方法およびそれに用いるフォトマスク | |
| JPH08148408A (ja) | 露光方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JP2005195877A (ja) | レチクル及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |