JPH0635716A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【構成】本発明のマイクロプロセッサは外部バスより取
込んだ命令に応じた演算を実行する実行手段と、この実
行手段が演算を実行している間に割込み要求信号に応答
して割込み処理を開始する割込み処理手段とを具備する 【効果】本発明のマイクロプロセッサは実行中の命令が
終了する前に先行して割込み処理を実行できるので、シ
ステムの割込み応答時間を短縮することができる。とく
に、命令実行時間の長い高機能命令において、割込みの
応答時間を大幅に短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロプロセッサに関
する。特に、命令実行時間の長い高機能命令を実行し、
外部割込みが頻繁に発生する用途に用いるマイクロプロ
セッサに関する。

【０００２】

【従来の技術】従来のマイクロプロセッサは［図７］の
ような構成をしている。すなわち、外部バス１０９との
インターフェースを行うバスインターフェースユニット
（ＢＩＵ）１０１、バスインターフェースユニット１０
１が外部バスから取込んだ命令をデコードする命令デコ
ーダ（ＤＥＣ）１０３、マイクロ命令を実行する実行ユ
ニット（ＥＸＵ）１０５、デコーダ１０３のデコード結
果を受けて実行ユニット１０５が実行可能な命令である
マイクロ命令列により実行ユニット１０５を制御するマ
イクロプログラム制御部１０７からなる。マイクロプロ
セッサと外部バス１０９とのデータの転送はバスインタ
ーフェースユニット１０１を介して行う。バスインター
フェースユニット１０１と実行ユニット１０５とはＥＸ
Ｕバス１１１を用いて、バスインターフェースユニット
１０１からデコーダ１０３へは命令バス１１３を用いて
データの転送を行う。

【０００３】続いて、このマイクロプロセッサに対して
外部割込みが発生したときの動作を［図８］に示したフ
ローチャートを用いて説明する。割込み発生か否かは命
令が終了した後に、割込み要求信号をチェックすること
によって判定する。一般に、割込み要求信号は外部から
の割込み要求のレベルをエンコードした信号になってい
る。もし命令実行開始から命令終了までの間に割込みが
発生していなければ、次の命令の実行を開始する。割込
みの発生があれば、引続いて割込みの優先度をチェック
する。すなわち、割込みの優先度がそのときのマスクレ
ベル（内部状態）と同等かもしくは低ければ割込み処理
は行わず、次に命令の実行を開始する。もし、割込みの
優先度がそのときのマスクレベルより高ければ引続いて
割込み処理を行う。すなわち、ベクタフェッチ、ベクタ
テーブルリード、ＰＳＷ（プロセッサステータスワー
ド）等のスタックへのプッシュ、新しいＰＳＷのセッ
ト、割込みハンドラーへのジャンプを行う。

【０００４】このマイクロプロセッサに対して外部割込
みが発生したときは、マイクロプロセッサは外部割込み
が発生した時点（割込み要求信号が変化した時点）でそ
れを検出するが、割込みの優先度チェック及び割込みベ
クタフェッチから割込みハンドラへのジャンプまでの一
連の割込み処理は、実行中の命令を終了した後に始めら
れる。この理由は二つある。第１に、高機能なマイクロ
プロセッサでは命令の実行と割込み処理はともにマイク
ロプログラム制御部１０７と実行ユニット１０５で行わ
れるため、命令と割込みとを同時に実行できない。ベク
タテーブルが格納されている外部記憶装置のアドレスの
計算に実行ユニット１０５を必要とすることもこの理由
の一つである。第２に、実行中の命令が終了するまでは
発生した外部割込みを受付けるか否かの判断ができない
ためである。これは、実行中の命令が割込みマスクレベ
ルを変更する可能性があるためである。

【０００５】割込みが発生してから割込みハンドラーへ
のジャンプが実行されるまでの時間で定義される割込み
応答時間は、以上の割込み処理を実行する時間（割込み
処理時間）と外部割込みが発生してから実行中の命令が
終了するまでの割込み潜伏時間の和になる。

【０００６】したがって、マイクロプロセッサが命令実
行時間の長い高機能命令を実行しているときに発生した
外部割込みは、割込み潜伏時間が長くなり、ひいては割
込み応答時間を増大させてしまうという問題があった。

【０００７】

【発明が解決しようとする課題】上記したように、従来
のマイクロプロセッサは実行時間の長い命令を実行中に
発生した割込みに対する割込み応答時間が長いという欠
点があった。本発明は、上記欠点を除去し、割込み応答
時間の短いマイクロプロセッサを提供することを目的と
する。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、外部バスより取込んだ命令に応じた演算を実行する
実行手段と、前記実行手段が演算を実行している間に割
込み要求信号に応答して割込み処理を開始する割込み処
理手段とを具備することを特徴とするマイクロプロセッ
サを提供する。

【０００９】また、外部バスより取込んだ命令に応じた
演算を実行する実行手段と、前記実行手段が演算を実行
している間に、割込み要求信号に応答して割込み処理を
行うか否かを判断し、割込み処理を行う場合には外部か
ら割込みベクタ番号を読込み、引続いてこの割込みベク
タ番号より少なくとも割込み処理においてジャンプすべ
きアドレスを含むベクタテーブルの外部記憶装置のアド
レスを計算し、このベクタテーブルを読込む割込み処理
手段とを具備することを特徴とするマイクロプロセッサ
を提供する。また、前記ベクタテーブルの外部記憶装置
のアドレスが所定の固定アドレスであることを特徴とす
るマイクロプロセッサを提供する。

【００１０】

【作用】本発明で提供する手段を用いると、実行手段が
演算を実行している間に、割込み処理手段が割込み処理
を開始する。すなわち、実行手段の演算と並行して、割
込みレベルの比較、割込みベクタフェッチ、ベクタテー
ブルの読込み、と続く割込み処理の前半を割込み処理手
段が行う。したがって、この割込み処理の前半の処理時
間に相当する時間だけ割込み応答時間が短縮される。

【００１１】また、ベクタテーブルの外部記憶装置のア
ドレスが所定の固定アドレスであればベクタテーブルの
外部記憶装置のアドレスを計算を実行手段によらず容易
に計算できる。

【００１２】

【実施例】本発明の実施例を［図１］〜［図６］を用い
て説明する。

【００１３】本発明のマイクロプロセッサは［図１］に
示すような構成をしている。すなわち、外部バス２０９
とのインターフェースを行うバスインターフェースユニ
ット（ＢＩＵ）２０１、バスインターフェースユニット
２０１が外部バスから取込んだ命令をデコードする命令
デコーダ（ＤＥＣ）２０３、マイクロ命令を実行する実
行ユニット（ＥＸＵ）２０５、デコーダ２０３のデコー
ド結果を受けて実行ユニット２０５が実行可能な命令で
あるマイクロ命令列により実行ユニット２０５を制御す
るマイクロプログラム制御部２０７、割込み要求信号に
応答して割込み処理を行う割込み処理ユニット（ＩＮＴ
Ｕ）２２１からなる。マイクロプロセッサ２００と外部
バス２０９とのデータの転送はバスインターフェースユ
ニット２０１を介して行う。バスインターフェースユニ
ット２０１と実行ユニット２０５とはＥＸＵバス２１１
を用いて、バスインターフェースユニット２０１からデ
コーダ２０３へは命令バス２１３を用いてデータの転送
を行う。バスインターフェースユニット２０１と割込み
処理ユニット２２１とのデータの転送はＩＮＴＵバス２
１５を用いて行う。

【００１４】本発明はマイクロプロセッサの命令セット
アーキテクチャによらず効果があるが、とくに効果の大
きいのはＤＩＶ（除算）命令、ＭＵＬ（乗算）命令を備
えている場合である。これらの命令は、実行に多大な演
算を要するので命令実行時間が比較的に長いが、一方で
外部記憶装置等とのデータ転送は少ないという特徴を持
っている。本実施例のマイクロプロセッサはこれらのＤ
ＩＶ（除算）命令、ＭＵＬ（乗算）命令を備えている。
本実施例では割込みのベクタテーブルは固定アドレスに
マッピングされている。これは、割込みの先行処理に必
要なハードウェアを最小限にするためである。

【００１５】本実施例のマイクロプロセッサは、従来と
異なり、割込み処理ユニット２２１を実行ユニット２０
５、マイクロプログラム制御部２０７と独立させたの
で、命令の実行中でも割込み処理を開始できる構成にな
っている。

【００１６】さらに、本発明のマイクロプロセッサ２０
０を用いたプロセッサシステムの構成には、［図１］に
示すごとく、さらに割込みコントローラ２３１、外部記
憶装置２３３が外付されている。

【００１７】割込み処理ユニット２２１の詳細は［図
２］に示すような構成をしている。すなわち、比較器３
０１、シーケンサ３０３、アドレス発生器３０５、ベク
タレジスタ３０７、新ＰＳＷレジスタ３０９、ハンドラ
ーアドレスレジスタ３１１からなる。

【００１８】比較器３０１は、外部の割込みコントロー
ラ２３１が発する割込み要求信号と実行ユニット２０５
内にあるＰＳＷレジスタの一部に格納されているマスク
レベルとを比較し、マスクレベルより外部割込みの優先
度が高いとき、割込みを許可する。この割込み許可信号
はシーケンサ３０３に入力される。

【００１９】シーケンサ３０３は上述の割込み許可信号
をうけると起動し、マイクロプログラム制御部２０７、
バスインターフェースユニット２０１を制御する。すな
わち、マイクロプログラム制御部２０７に割込み通知信
号を発し、バスインターフェースユニット２０１にベク
タフェッチ要求およびテーブルリード要求を発する。

【００２０】ベクタレジスタ３０７はバスインターフェ
ースユニット２０１を介して割込みコントローラ２３１
から読込んだ割込みベクタを一時的に格納するレジスタ
である。

【００２１】アドレス発生器３０５はシーケンサ３０３
の制御によりベクタレジスタの値をもとにベクタテーブ
ルのアドレスを計算する。ベクタテーブルは外部記憶装
置上に固定マッピングされているためハードウェアは後
述するようにごくわずかでよい。

【００２２】新ＰＳＷレジスタ３０９とハンドラーアド
レスレジスタ３１１は、ベクタテーブルの要素である、
新ＰＳＷとハンドラーアドレスを格納する。新ＰＳＷレ
ジスタ３０９に格納されているデータである新ＰＳＷは
シーケンサ３０３の制御により実行ユニット２０５に転
送される。新ＰＳＷは割込みルーチン時のプロセッサの
内部状態として用いられる。また、ハンドラーアドレス
レジスタ３１１に格納されているデータであるハンドラ
ーアドレスはシーケンサ３０３の制御によりマイクロプ
ログラム制御部２０７に転送される。このハンドラーア
ドレスにジャンプを行い、割込みルーチンに入る。

【００２３】続いて、アドレス発生器３０５のアドレス
発生の原理について述べる。［図５］は主記憶上でベク
タテーブルが固定アドレスにマッピングされている様子
を示している。各エントリー毎のベクタテーブルは６４
ビットで構成され、３２ビットのＰＳＷと３２ビットの
割込みハンドラアドレスからなる。アドレスは従来と同
様に１バイト毎に付与されているため、１１０００００
０００がベクタテーブル列の先頭アドレス、すなわちエ
ントリー０のベクタテーブルのアドレス、だとすると、
エントリー１のベクタテーブルが格納されているアドレ
スは１１００００１０００である。同様に、エントリー
２は１１０００１００００、エントリー３は１１０００
１１０００‥‥となる。従って、アドレス発生は［図
６］に示すように、下位８ビット〜下位４ビットまでの
間にエントリーに相当するベクタレジスタの０００００
〜１１１１１をはめ込めばいい。このようにすると、複
雑な加算器を必要としないため、アドレス発生に実行ユ
ニット２０５を用いる必要がない。また、複雑なハード
ウェアも必要がない。以上、エントリーが３２の場合の
アドレス生成法を述べたが、エントリー数が変るとそれ
に応じてはめ込むビット数が変る。

【００２４】バスインターフェースユニット２０１は実
行ユニット２０５からＥＸＵバス２１１を介して、転送
すべきデータのアドレス、データ幅などが知らされる
と、外部バスを使用してマイクロプロセッサ２００外の
外部記憶装置２３３等との間でデータ転送を行う。命令
フェッチは実行ユニット２０５からのデータ転送要求と
割込み処理ユニット２２１からの割込み処理関連のデー
タ転送要求がともにない場合にバスインターフェースユ
ニット２０１の判断により随時行われる。バスインター
フェースユニットでフェッチされた命令はバスインター
フェースユニット２０１内部の命令バッファに一時的に
蓄えられ、必要に応じて命令デコーダ２０３へ転送さ
れ、デコードされる。デコード済みの情報はマイクロプ
ログラム制御部２０７に送られ、それに応じてマイクロ
プログラム制御部２０７からの制御信号が実行ユニット
２０５に与えられる。

【００２５】また、バスインターフェースユニット２０
１はＩＮＴＵバスで割込み処理ユニット２２１と接続さ
れている。ＩＮＴＵバスを介して割込み処理ユニット２
２１から割込み処理に必要なデータ転送要求があると、
バスインターフェースユニット２０１は実行ユニット２
０５からのデータ転送がないときに、割込み処理ユニッ
ト２２１から要求されたデータ転送を行い、結果をＩＮ
ＴＵバスを介して割込み処理ユニット２２１に通知す
る。以上のように、バスインターフェースユニット内部
でのデータ転送の優先度の判断は、ＥＸＵからの要求＞
ＩＮＴＵからの要求＞命令フェッチとなっている。

【００２６】実行ユニット２０５はマイクロプログラム
制御部２０７からの制御信号に従って命令を実行する。
命令実行にデータ転送が必要な場合は、ＥＸＵバスを介
してバスインターフェースユニットにメモリアドレスな
どの必要な情報を渡してデータ転送を要求する。次に、
［図３］及び［図４］に示した本実施例のフローチャー
ト及びタイミングチャートを参照して割込み処理の説明
をする。

【００２７】実行ユニット２０５が命令を実行している
間に、外部割込みが発生すると、割込み処理ユニット２
２１は割込み処理を行う。外部割込みはエンコードされ
た割込みレベルが割込み要求信号によって割込み処理ユ
ニット２２１に通知される（ａ）。実行ユニット２０５
に格納されているＰＳＷ内の割込みマスクレベルよりも
高い割込みが割込み要求信号を通して外部から通知され
たとき、割込み処理が開始される。この処理は、前述し
たように、比較器３０１が割込み要求レベルとマスクレ
ベルとの比較を行い、割込み処理が可能ならば、この比
較器３０１はシーケンサ３０３に許可信号を通知する。
割込み処理ユニット２２１は割込み通知線を用いてマイ
クロプログラム制御部２０７に割込みの発生を通知す
る。マイクロプログラム制御部２０７は命令実行中であ
ればｂｕｓｙ信号を出力しているが、この場合でも割込
み処理ユニット２２１はマイクロプログラム制御部２０
７とは独立に割込み処理を開始する。実行中の命令が終
了する前に行える割込み処理（割込み先行処理）は以下
の１〜４である。

【００２８】１．割込み処理ユニット２２１はＩＮＴＵ
バス２１５を通して、割込みベクタフェッチをバスイン
ターフェースユニット２０１に要求する。この動作は、
割込み処理ユニット２２１内のシーケンサ３０３がベク
タフェッチ要求信号を通してＩＮＴＵバス２１５を介
し、割込みベクタフェッチをバスインターフェースユニ
ット２０１に要求することによって行う。

【００２９】２．バスインターフェースユニット２０１
はＥＸＵバス２１１を介する実行ユニット２０５からの
データ転送要求がないときに限り、割込みベクタフェッ
チ信号をアクティブ（“Ｈ”）にして、割込みベクタフ
ェッチを行う（ｂ）。この動作は、割込み処理ユニット
２２１内では、ベクタレジスタ３０７にフェッチされた
割込みベクタ番号がＩＮＴＵバスの割込みベクタ信号線
を介して格納されることによって終了する。

【００３０】３．割込み処理ユニット２２１はフェッチ
した割込みベクタに対応するベクタテーブル上の新ＰＳ
Ｗおよび割込みハンドラーの先頭アドレス等の読みだし
をバスインターフェースユニット２０１に要求する。こ
の動作は、割込み処理ユニット内では、ベクタレジスタ
内の割込みベクタ番号を基にベクタテーブル上のアドレ
スをアドレス発生器３０５が計算し、シーケンサ３０３
の制御によりバスインターフェースユニットにアドレス
発生器３０５が上述のアドレスを転送することによって
開始される。アドレスが確定した後、シーケンサ３０３
はＩＮＴＵバス２１５内のテーブルリード要求信号線を
用いてベクタテーブル上の新ＰＳＷおよび割込みハンド
ラーの先頭アドレスの読みだしをバスインターフェース
ユニットに要求する。

【００３１】４．バスインターフェースユニット２０１
はＥＸＵバス２１１からのデータ転送要求がないときに
限り、要求されたデータ転送をおこない、ＩＮＴＵバス
２１５を通して割込み処理ユニットに新ＰＳＷおよび割
込みハンドラーアドレスを含む割込みベクタテーブルを
転送する。割込み処理ユニット２２１内部では、新ＰＳ
Ｗレジスタ３０９とハンドラーアドレスレジスタ３１１
へ所定のデータがＩＮＴＵバス２１５のベクタテーブル
信号線を介して転送される（ｃ）。

【００３２】以上の処理は割込み処理の全てではない。
ここまでの処理は、たとえ実行中の命令が終了する前で
も、外部バスに空きがあれば前もって実行する。これ
は、これ以降の処理がＰＳＷのライトなどを伴うため、
処理中の命令が終了するまで実行できないためである。
また、ここまでの処理を割込みの先行処理と呼ぶ。

【００３３】５．続いて、実行中の命令が終了すると、
マイクロプログラム制御部２０７は割込み通知線によっ
て割込みの発生を認識し、次の命令は実行せずｂｕｓｙ
信号をネゲート（インアクティブ“Ｌ”にする）して、
命令の終了を割込み処理ユニット２２１に通知する
（ｄ）。

【００３４】６．命令の実行が終了すると、割込み処理
ユニットは現在のＰＳＷを実行ユニット２０５から読み
だし、ＰＳＷ中にある割込みマスクレベルと処理中の割
込み要求レベルとを比較する（ｅ）。このマスクベルの
比較は、上述したように、比較器３０１によって行う。
もし、割込みマスクレベルが実行中だった命令により書
換えられていて、先行処理していた割込みのレベルより
高くなった時は、割込みは受付けられないので割込み処
理を中止し、実行ユニット２０５は再びｂｕｓｙ信号を
アサート（アクティブ“Ｈ”にする）して次の命令を実
行する（ｅ’）。もし処理中の割込みが受付けられる場
合は以降の割込み処理を続行する。

【００３５】７．現在のＰＳＷ値と割込み要因に関する
情報をスタックにプッシュするよう、バスインターフェ
ースユニットに要求し、バスインターフェースユニット
がそれを実行する（ｆ）。

【００３６】８．割込み処理ユニット２２１は新ＰＳＷ
値を実行ユニット２０５内のＰＳＷレジスタに格納す
る。割込み処理ユニット２１１内部ではシーケンサ３０
３が新ＰＳＷレジスタの出力バッファを制御することに
より行われる。

【００３７】９．実行ユニットは割込みハンドラーの先
頭アドレスにジャンプし、割込み処理ユニット２２１は
割込み通知線をネゲート（インアクティブ“Ｈ”にす
る）する（ｇ）。 １０．割込みハンドラーでの処理を終了する（ｈ）。 以上で割込み処理及び割込みルーチンでの処理は終了す
る。

【００３８】以上のように、本発明は実行中の命令が終
了する前に先行して割込み処理を実行できるので、シス
テムの割込み応答時間を短縮することができる。とく
に、命令実行時間の長い高機能命令は終了までに数十か
ら１００クロックほど要するものがあり、従来の場合で
は、この命令の実行中に発生した割込みは割込み潜伏時
間が長くなる。しかし、本発明のマイクロプロセッサは
割込みの先行処理を実行ユニットの命令実行と並行して
行うため、割込みの応答時間を大幅に短縮することがで
きる。

【００３９】本実施例では、命令実行の終了時点で割込
み要求の再チェックを行わない。すなわち、その時点で
さらに優先度の高い割込みが発生していてもそれはすぐ
には受付けられず、先行処理された割込みが優先され
る。これは再チェックを行うとその分時間がかかり、割
込み応答時間が多少なりとも増加してしまうこと、また
多少動作が複雑になりひいては割込み処理ユニット２２
１のチップ上での面積が増加するからである。

【００４０】また、本実施例の１変形としては、上記と
は逆に割込み要求の再チェックを行う処理方法も考えら
れる。この場合、再チェック時点で先行処理していた割
込みよりも優先度の高い割込みがこの時点で発生してい
たら、先行処理を保留にして、優先度の高い割込みの処
理を改めて行う。この場合は上記の欠点はあるが、新た
に発生した優先度の高い割込みの待ち時間が若干短縮さ
れるというメリットがある。また、本実施例ではバスイ
ンターフェースユニットにおけるデータ転送要求の優先
度を、 ＥＸＵからの要求＞ＩＮＴＵからの要求＞命令フェッチ としているが、 ＩＮＴＵからの要求＞ＥＸＵからの要求＞命令フェッチ としても割込み潜伏時間の短縮には同様の効果がある。

【００４１】また、本実施例では、割込み処理を行う割
込み処理ユニットを独立させており若干のハードウェア
増となるが、これは従来ではマイクロプログラム制御部
で行っていた制御も含むため、一方でその分の制御回路
は削減され、全体としてのチップ面積増加はそれほど大
きくない。

【００４２】

【発明の効果】以上のように、本発明は実行中の命令が
終了する前に先行して割込み処理を実行できるので、シ
ステムの割込み応答時間を短縮することができる。とく
に、命令実行時間の長い高機能命令において、割込みの
応答時間を大幅に短縮することができる。

【図面の簡単な説明】

【図１】本発明の実施例を表した回路構成図。

【図２】本発明の実施例を表した回路構成図。

【図３】本発明の実施例の割込み処理のフローチャー
ト。

【図４】本発明の実施例の割込み処理のタイミングチャ
ート。

【図５】本発明の実施例の主記憶上のベクタテーブルの
マッピング例。

【図６】本発明の実施例のベクタテーブルのアドレスの
生成法。

【図７】従来例を表した回路構成図。

【図８】従来例の割込み処理のフローチャート。

【符号の説明】 ２００ マイクロプロセッサ ２０１ バスインターフェースユニット ２０３ 命令デコーダ ２０５ 実行ユニット ２０７ マイクロプログラム制御部 ２０９ 外部バス ２１１ ＥＸＵバス ２１３ 命令バス ２１５ ＩＮＴＵバス ２２１ 割込み処理ユニット ２３１ 割込みコントローラ ２３３ 外部記憶装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部バスより取込んだ命令に応じた演算
   を実行する実行手段と、 この実行手段が演算を実行している間に割込み要求信号
   に応答して割込み処理を開始する割込み処理手段とを具
   備することを特徴とするマイクロプロセッサ。
2. 【請求項２】 外部バスより取込んだ命令に応じた演算
   を実行する実行手段と、 この実行手段が演算を実行している間に、割込み要求信
   号に応答して割込み処理を行うか否かを判断し、割込み
   処理を行う場合には外部から割込みベクタ番号を読込
   み、引続いてこの割込みベクタ番号より少なくとも割込
   み処理においてジャンプすべきアドレスを含むベクタテ
   ーブルの外部記憶装置のアドレスを計算し、このベクタ
   テーブルを前記外部記憶装置より読込む割込み処理手段
   とを具備することを特徴とするマイクロプロセッサ。
3. 【請求項３】 前記ベクタテーブルの外部記憶装置のア
   ドレスが所定の固定アドレスであることを特徴とする請
   求項２記載のマイクロプロセッサ。