JPH0635727A - Cpu負荷率算出方法 - Google Patents

Cpu負荷率算出方法

Info

Publication number
JPH0635727A
JPH0635727A JP4212147A JP21214792A JPH0635727A JP H0635727 A JPH0635727 A JP H0635727A JP 4212147 A JP4212147 A JP 4212147A JP 21214792 A JP21214792 A JP 21214792A JP H0635727 A JPH0635727 A JP H0635727A
Authority
JP
Japan
Prior art keywords
load factor
value
cpu
interrupt
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4212147A
Other languages
English (en)
Inventor
Wataru Matsumoto
渉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP4212147A priority Critical patent/JPH0635727A/ja
Publication of JPH0635727A publication Critical patent/JPH0635727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【構成】 CPUへのハードウェア割込みを使用した制
御において、優先度が最下位で全ての割込みが無い時に
行われる最下位処理(Jc)が当該処理の繰返しに要す
る時間(Ts)を第一保持値(ta)に順次加算する過
程を含み、また、前記最下位処理(Jc)よりも優先度
が高い所定周期(Ti)のタイマー割込みによる主要割
込処理(Ja、Jb1 、Jb2 、…)の1つが、この所
定周期(Ti)を第二保持値(tb)に順次加算する過
程とこの第二保持値(tb)を負荷率算出周期値(T
c)と比較する過程とこの比較の結果、前記第二保持値
(tb)が負荷率算出周期値(Tc)以上である場合
に、CPU負荷率(Rt)を値(tb−ta)/tbと
して算出する過程及び第一保持値(ta)と第二保持値
(tb)を初期化する過程とを含む。 【効果】 CPU負荷率が簡易に常時得られるので、制
御システムの実際の運用中での制御システムの動作状態
の検証や、不適負荷状態の監視や警報等が可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マイクロプロセツサ
(CPU)に対する割込み制御を用いて構成された、C
PUを用いたマルチジョブ制御システムにおいて、CP
Uが割込みにより稼動している状態(割合)を示すCP
U負荷率を算出する方法に関する。
【0002】
【従来の技術】マイクロプロセツサ(以下CPUとも記
述する)を用いた多様な制御機器が各種分野にて使用さ
れているが、中にCPUに対するハードウェア割込みを
使用して複数の処理を行うように構成された制御システ
ムも数多く使われている。この様な、割込みを用いた制
御システムの構成の一例を図4に示す。
【0003】図4に示す例は交通信号制御に用いて好適
な制御システム10で、その制御部は、CPU(符号
1)、このCPU1にバス結合されたプログラムや定数
を記憶したROM2及びワークエリアとなるRAM3、
前記CPU1に割込み制御をかける割込みコントローラ
4、この割込みコントローラ4にタイマー割込み信号を
入力するとともにCPU1にクロック信号を供給するタ
イマー回路5を含んでおり、更に前記CPU1にはI/
O回路6がバス結合されている。
【0004】このI/O回路6には、外部のセンサーや
アクチュエータ7が接続されている。また、前記割込み
コントローラ4には、外部の操作盤(図示せず)からの
出力や信号機の歩行者用押ボタン(図示せず)の信号が
割込み信号として入力されている。なお、同じくI/O
回路6に接続された20は、7セグメント表示器で、制
御システムの状態を外部から知るために用いたり、後述
する本願発明により算出されたCPU負荷率を常時ある
いは要求に応じて外部に数値で表示するために用いる。
【0005】上述システムは、割込みにより制御され例
えば図2に表として示すように主としてJ′0 〜J′4
の複数の割込みによるジョブ(以下、主要処理と記述す
る)を行い、これらのジョブの要求がないときにはアイ
ドル状態、即ち優先度が最下位の処理J′5 (以下、最
下位処理と記述する)を行っている。
【0006】前記主要割込処理(J′0 〜J′4 )は、
いづれも最下位処理J′5 に優先しており、各処理同士
はデイジーチェーン接続の関係にあり各主要処理の相互
間の切り替わりは全て割込みによって行われていて、図
2の表に示す様な優先度が設けられて割込みコントロー
ラ4により各処理の切換えが行われている。例えば、パ
ネルからの操作入力を処理する処理J′4 は5番目の優
先度を持ち、200ms周期のタイマー割込みで処理を
開始するが、優先度のより高い処理が行われている場合
には、その開始は抑制され上位の処理が終了するのを待
って開始される。また、処理実行中であっても優先度が
より高い例えばJ′2 に対応する割込みが発生した場合
には処理は中断され制御は優先度の高い処理J′2 に移
る。
【0007】全ての主要処理が終了して全ての割込みが
解除された状態では、上述した最下位処理J′5 が行わ
れる。この最下位処理には、特別な処理をさせないか緊
急を要さず重要でない処理内容を割り当て、発生する割
込み処理に対して待機するいわゆるアイドル状態として
おく。
【0008】ところで、上述システムを含め、割込みを
利用したシステムでは、諸々の主要ジョブ(処理)にC
PUが要する実稼動時間とCPUが待機状態にある待機
時間とが混在し、外部条件によって実稼動時間従って待
機時間が変動している。所定時間内での全時間に対する
CPUの実稼動時間を以下ではCPU負荷率Rtと記述
する。即ち、CPU負荷率Rtは、 CPU負荷率(Rt)=実稼動時間/(実稼動時間+待
機時間) として定義され、CPUが割込により稼動している状態
(割合)、即ち主要な処理が全体に占める割合を示して
いる。
【0009】このCPU負荷率が高いことは、CPUが
レベルの高い主要割込処理群に稼動時間を多く占有され
て、割込みレベルのより低い主要割込処理が発生しても
長時間待機させられ適切な時点で必要な処理が行われな
い等の不都合を生じる確率が高いことを意味しており、
装置の信頼性が悪化する。負荷率が100%となれば、
行われない割込処理がでる。反対にCPU負荷率が極端
に低いことも、CPUの処理能力を有効に用いていない
こととなり、価格等も考慮すれば適切なシステム設計と
はいえない。
【0010】制御システムの設計に当たっては、システ
ム運用時において上記CPU負荷率が適正な値(システ
ムによるが通常約60%〜70%程度に設定される)と
なる様に設計される。従来は、このようなCPU負荷率
の評価には、一時的に外部からロジックアナライザやイ
ンサーキットエミュレータ(ICE)等のツールを接続
して評価していた。
【0011】
【発明が解決しようとする課題】ところで、上述のよう
にシステムのCPU負荷率が適切となるように設定し設
計されたシステムであっても、実際の運用時には運用環
境と適合していなかったり、また当初は適切であても運
用環境自体が変化して上述負荷率が変化し設計時に意図
したCPU負荷率で稼動しない事態も起こる。
【0012】このような不適切な実態を発見するために
は、従来にあっては上述の外部ツール(測定装置)を用
いる他に手段は無く、煩雑で大掛りな作業となることか
ら運用中での再評価は実際にはなかなか行い難いもので
あった。従って、CPU負荷率を随時簡易に得る方法が
求められていた。
【0013】このような事情以外にも、極めて複雑な制
御システムではプログラムの過誤(バグ)も含まれる虞
もあり、事前には発見できず運用中の特殊条件下で初め
て顕在化し、例えばプログラムがループを構成して単一
のジョブが終了しない等の不測の事態が生じることもあ
る。しかし、故障原因がプログラムであるかは容易に特
定できず対応に多くの時間と労力を費やしていた。しか
しこのようなケースでは、CPU負荷率Rtは100%
となるから、もし負荷率を簡易に常時得ることができれ
ばこうした原因の特定は容易となる。
【0014】本願発明は、このような事情に鑑みて成さ
れたもので、システム設計時に有用なばかりか、運用中
には自動的に負荷率を算出し、必要に応じて検定したり
常時表示したり必要であれば警告出力を得ることもでき
る、簡易なCPU負荷率算出方法を新規に提案すること
を目的とする。
【0015】
【課題を解決するための手段】上記課題を解決するため
に本願発明では、CPUへのハードウェア割込みを使用
して複数の処理を優先度順に行う制御システムにおいて
CPU負荷率算出方法を、システム制御各過程の中で、
優先度が最下位で全ての割込みが無い時に行われる最下
位処理(Jc)が、当該最下位処理の繰返しに要する時
間(Ts)を第一保持値(ta)に順次加算する過程を
含み、また、前記最下位処理(Jc)よりも優先度が高
く、主要割込処理(Ja、Jb1 、Jb2 、…)の中で
所定周期(Ti)のタイマー割込みによる処理の一つ
が、前記所定周期(Ti)を第二保持値(tb)に順次
加算する過程と、この第二保持値(tb)を負荷率算出
周期値(Tc)と比較する過程と、この比較の結果、前
記第二保持値(tb)が負荷率算出周期値(Tc)以上
である場合に、CPU負荷率(Rt)として値(tb−
ta)/tbを算出する過程及びこれに続き前記第一保
持値(ta)と前記第二保持値(tb)とを値“0”に
初期化する過程とを含む構成とする。
【0016】
【作用】アイドル状態に対応する最下位処理(Jc)
で、当該処理の繰返しに要する時間(Ts)を第一保持
値(ta)に“0”から順次加算しアイドル時間を積算
するとともに、所定周期(Ti)のタイマー割込みによ
る割込み処理(Ja、Jb1 、Jb2 、…)の一つで、
前記所定周期(Ti)を第二保持値(tb)に順次加算
して経過時間を積算しており、この処理の中で負荷率算
出周期を越えて最初に発生した処理中では前述処理に加
えて第二保持値(tb)を負荷率算出周期値(Tc)と
の比較の結果、負荷率(Rt)を(tb−ta)/tb
として算出し、次の算出に備えて第一保持値(ta)と
前記第二保持値(tb)とを数値“0”に初期化する。
従って、ほぼ設定された負荷率算出周期毎にCPU負荷
率Rtが順次求められる。このCPU負荷率は、必要に
応じて参照したり、或いは警報の送出やシステムの停止
等に利用することができる。
【0017】
【実施例】以下、本発明を詳細に説明する。本願発明の
CPU負荷率算出方法は、例えば既に挙げた図4の装置
にて実施することができる。図4の制御システム10
は、既に説明したようにCPU1、ROM2、RAM
3、割込みコントローラ4、タイマー回路5、I/O回
路6を含み構成されている。I/O回路6には、外部の
センサーやアクチュエータ7と7セグメント表示器20
が接続されている。7セグメント表示器20は、制御シ
ステムの状態を外部から知るために用いる他、算出した
CPU負荷率を常時あるいは要求に応じて外部に数値で
表示するために用いる。前記割込みコントローラ4に
は、外部の操作盤(図示せず)からの出力や信号機の歩
行者用押ボタン(図示せず)の信号が割込み信号として
入力されている。
【0018】以下、本願発明のCPU負荷率算出方法の
一実施例について詳述する。本願発明に係る上述システ
ムの割込みによる制御の一実施例を図1のフローチャー
トと図2の表に示す。この制御は概略図4に示し既述し
たものと同様で、再度略記すると、主としてJ0 〜J4
の複数のジョブ(主要割込処理)を行うもので、全ての
主要処理が終了して全ての割込みが解除された状態で
は、最下位処理J5 が行われる(アイドル状態)。最下
位処理J5 に優先する各主要処理J0 〜J4 はデイジー
チェーン接続され相互の切り替えは全て割込みによって
行われ、図2の表に示す優先度が設けられて割込みコン
トローラ4により制御されている。そして、本実施例に
おいては、特に最下位処理J5 (Jc)と主要処理中の
0 (Ja)に特徴を有している。
【0019】即ち、本願発明のCPU負荷率算出方法で
は、図1のフローチャートに示すように、先ず第一に、
最下位処理Jc(処理J5 )が、全割込みが解除されて
いること(全ての主要処理J0 〜J4 が完了している場
合)を確認し(S21:実際にはハードウェア的に行わ
れる)、最下位処理Jcの1サイクルに要する時間Ts
を第一保持値taに順次加算する過程(S22)と、必
要に応じては、適宜の任意の過程(S23)を経て、再
度上述(S21)過程から繰返す、という各過程から構
成されている。
【0020】上述の、1サイクルに要する時間Tsは、
制御システムのクロック周波数とプログラム内容に依存
した一定の値となる。また、第一保持値taは適宜のレ
ジスタの記憶内容あるいは前出のRAM3の所定アドレ
スの記憶内容であり、値Tsが1サイクル毎に順次加
算、累積される。なお、第一保持値taはシステムの起
動時に例えば図1の最下位処理Jcの過程S1として示
すように適宜プログラムで後述する第二保持値tbとと
もに値“0”が代入され初期化される。また、システム
稼動中には後述するように、タイマー割込みによる主要
処理中の何れかにより所定間隔で初期化される。
【0021】また、本願発明のCPU負荷率算出方法に
おいては、第二の条件として前記最下位処理Jcよりも
優先度が高く、且つ所定周期Tiの対割込みにより開始
される主要処理の一つJa(図1の実施例では、最高優
先度の主要処理J0 が選択されている)が、所定周期T
i(例えば10ms)のタイマ割込みにより処理を開始
し、前記所定周期Tiを、第二保持値tbに順次加算す
る過程(S11)と、この第二保持値tbを予め設定さ
れた一定値である負荷率算出周期値Tcと比較する過程
(S12)と、この比較の結果、もし第二保持値tb
が、負荷率算出周期値Tc以上である場合に前記第一保
持値taを参照して、 (tb−ta)/tb として負荷率Rtを算出する過程(S13)、これに続
き、前記第一保持値ta及び第二保持値tbに値“0”
を代入し初期化し全処理を終了する(S11)、との、
この順の各過程を含み構成されている。また、前記比較
(S12)の結果、もし第二保持値tbが、負荷率算出
周期値Tcに満たない場合には全処理終了とする、或い
は、必要に応じては適宜の任意の過程(S15)を経て
全処理終了とする。
【0022】先に、CPU負荷率を、実稼動時間/(実
稼動時間+待機時間)として示したが、本願発明ではこ
れと等価なものとして、 (tb−ta)/tb、即ち、(全時間−待機時間)/
全時間 なる演算よりCPU負荷率Rtを求めている。
【0023】本願発明に係る制御システムではその制御
は、以上挙げた各過程を含み、一般にはその他の中間割
込みレベルのタイマ割込みによる或いはタイマ割込みで
ない通常割込みの各主要処理(図1ではJb1 、J
2 、…として表す)を含み構成される。なお、一定間
隔で算出されるCPU負荷率Rtを利用するために、7
セグメント表示器20に数値でCPU負荷率Rtを表示
する処理、或いは一定間隔で算出されるCPU負荷率R
tを常時監視し、設定値以上の異常値となった場合には
適宜手段で警告したりシステムの稼動を停止する処理等
は、この中間割込み処理を用いれば良い。もっとも、上
記CPU負荷率利用のための制御過程は、もし速度的に
余裕があれば負荷率を算出する過程(S13)と同一の
処理中等に含ませても良い。
【0024】以上説明したごとき構成の本願発明のCP
U負荷率算出方法によれば、例えば図3に示すタイミン
グチャートに於いて、最下位処理J5 (Jc)に於いて
常にアイドル時間(待機時間)を積算しており、最上位
処理J0 に於いて全体の時間をtbとして加算してお
り、ほぼ所定周期Tc毎にCPU負荷率が算出されて必
要に応じて参照したり警報等に利用したりすることがで
きる。従って、制御システムの設計時や、運用中の点検
や状態監視にCPU負荷率を有効に利用し制御システム
をより良いものとすることができる。勿論、必要であれ
ば第一保持値ta(アイドル時間)及び第二保持値tb
(全動作時間)より実稼動時間を求めることもできる。
【0025】上述の実施例では、CPU負荷率算出過程
を含む処理Jaの優先度を最上位としたが、最上位でな
くとも良いがあまり下位レベルとするのは不都合で、な
るべく高く設定することが望ましい。もし、更に優先度
の高い処理が設定されている場合にはこの優先度の高い
処理の発生具合によっては、CPU負荷率算出過程を含
む処理の周期Ti中に時間割当てが無く、稼動時間の積
算に欠落を生じCPU負荷率にマイナス方向の誤差が発
生するし、CPU負荷率算出の間隔が変動し好ましくな
い。実施例のようにCPU負荷率算出過程のための処理
の優先度を最上位とすれば、誤差や変動を最も少なくで
きる。
【0026】以上例示し説明した交通制御システムに限
らず、本願発明のCPU負荷率算出方法は、割込み制御
を用いたシステムであれば特に用途を限定されるもので
はなく、ひろく種々の装置、システムに適用することが
可能で、システム等の設計時或いは実際の運用時のCP
U負荷率の検定や監視等に用いて有用である。
【0027】
【発明の効果】以上詳述したとおり本願発明では、CP
Uへのハードウェア割込みを使用して複数の処理を優先
度順に行う制御システムにおけるCPU負荷率算出方法
を、優先度が最下位で全ての割込みが無い時に行われる
最下位処理(Jc)が、当該最下位処理の繰返しに要す
る時間(Ts)を第一保持値(ta)に順次加算する過
程を含み、また、前記最下位処理(Jc)よりも優先度
が高く、主要割込処理(Ja、Jb1 、Jb2 、…)の
中で所定周期(Ti)のタイマー割込みによる処理の一
つが、前記所定周期(Ti)を第二保持値(tb)に順
次加算する過程と、この第二保持値(tb)を負荷率算
出周期値(Tc)と比較する過程と、この比較の結果、
前記第二保持値(tb)が負荷率算出周期値(Tc)以
上である場合に、CPU負荷率(Rt)として値(tb
−ta)/tbを算出する過程及びこれに続き前記第一
保持値(ta)と前記第二保持値(tb)とを値“0”
に初期化する過程とを含む構成としたので、制御システ
ムのCPU負荷率を、外部のツールや装置を使用するこ
となく、ソフトウェア的処理で常時算出し利用すること
ができる。この結果、従来には実施困難であった制御シ
ステム運用中でのCPU負荷率の検証やCPU負荷率の
監視することによりCPU負荷率が上がりシステムが機
能しない事態を放置する等の不都合を回避して制御シス
テムを適正に運用することを可能とならしめる。その他
にも、制御システムの設計時にCPU負荷率が適正であ
るかを簡易に常時検証することができる効果もある。
【図面の簡単な説明】
【図1】本願発明のCPU負荷率算出方法を含む制御シ
ステムの制御過程を示すフローチャートである。
【図2】本願発明のCPU負荷率算出方法に係る制御シ
ステムの一例を示すブロック図である。
【図3】本願発明のCPU負荷率算出方法を含む制御過
程の一実施例の各処理を説明する図である。
【図4】図3に対応する処理の流れを説明するタイミン
グチャートである。
【符号の説明】
1…CPU(マイクロプロセツサ)、 4…割込みコントローラ、 5…タイマ、 (Ja、Jb1 、Jb2 、…、…)…主要割込処理、 (Jc)…最下位処理、 ta…第一保持値、 tb…第二保持値、Ts…最下位
処理の繰返し周期、 Tc…負荷率算出周期、Ti…タ
イマ割込周期、 Rt…CPU負荷率。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年3月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本願発明のCPU負荷率算出方法を含む制御シ
ステムの制御過程を示すフローチャートである。
【図2】本願発明のCPU負荷率算出方法を含む制御過
程の一実施例の各処理を説明する図である。
【図3】図2に対応する処理の流れを説明するタイミン
グチャートである。
【図4】本願発明のCPU負荷率算出方法に係る制御シ
ステムの一例を示すブロック図である。
【図5】従来の制御過程の一例の各処理を説明する図で
ある。
【図6】図5に対応する処理の流れを説明するタイミン
グチャートである。
【符号の説明】 1…CPU(マイクロプロセツサ)、 4…割込みコントローラ、 5…タイマ、 (Ja、Jb1 、Jb2 、…、…)…主要割込処理、 (Jc)…最下位処理、 ta…第一保持値、 tb…第二保持値、Ts…最下位
処理の繰返し周期、 Tc…負荷率算出周期、Ti…タ
イマ割込周期、 Rt…CPU負荷率。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成5年3月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】上述システムは、割込みにより制御され例
えば図5に表として示すように主としてJ′0 〜J′4
の複数の割込みによるジョブ(以下、主要処理と記述す
る)を行い、これらのジョブの要求がないときにはアイ
ドル状態、即ち優先度が最下位の処理J′5 (以下、最
下位処理と記述する)を行っている。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】前記主要割込処理(J′0 〜J′4 )は、
いづれも最下位処理J′5 に優先しており、各処理同士
はデイジーチェーン接続の関係にあり各主要処理の相互
間の切り替わりは全て割込みによって行われていて、図
5の表に示す様な優先度が設けられて割込みコントロー
ラ4により各処理の切換えが行われている。図6は対応
する処理の流れの一例を示すタイミングチャートであ
る。例えば、パネルからの操作入力を処理する処理J′
4 は5番目の優先度を持ち、200ms周期のタイマー
割込みで処理を開始するが、優先度のより高い処理が行
われている場合には、その開始は抑制され上位の処理が
終了するのを待って開始される。また、処理実行中であ
っても優先度がより高い例えばJ′2 に対応する割込み
が発生した場合には処理は中断され制御は優先度の高い
処理J′2 に移る。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0018
【補正方法】変更
【補正内容】
【0018】以下、本願発明のCPU負荷率算出方法の
一実施例について詳述する。本願発明に係る上述システ
ムの割込みによる制御の一実施例を図1のフローチャー
トと図2の表に示す。また、図3は対応する処理の流れ
の一例を示すタイミングチャートである。この制御は概
略図5に示し既述したものと同様で、再度略記すると、
主としてJ0 〜J4 の複数のジョブ(主要割込処理)を
行うもので、全ての主要処理が終了して全ての割込みが
解除された状態では、最下位処理J5が行われる(アイ
ドル状態)。最下位処理J5 に優先する各主要処理J0
〜J4はデイジーチェーン接続され相互の切り替えは全
て割込みによって行われ、図2の表に示す優先度が設け
られて割込みコントローラ4により制御されている。そ
して、本実施例においては、特に最下位処理J5 (J
c)と主要処理中のJ0 (Ja)に特徴を有している。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 CPUへのハードウェア割込みを使用し
    て複数の処理を優先度順に行う制御システムにおいてC
    PU負荷率を求めるための方法であって、 優先度が最下位で全ての割込みが無い時に行われる最下
    位処理(Jc)が、当該最下位処理の繰返しに要する時
    間(Ts)を第一保持値(ta)に順次加算する過程を
    含み、 前記最下位処理(Jc)よりも優先度が高く、主要割込
    処理(Ja、Jb1 、Jb2 、…)の中で所定周期(T
    i)のタイマー割込みによる処理の一つが、前記所定周
    期(Ti)を第二保持値(tb)に順次加算する過程
    と、この第二保持値(tb)を負荷率算出周期値(T
    c)と比較する過程と、この比較の結果、前記第二保持
    値(tb)が負荷率算出周期値(Tc)以上である場合
    に、CPU負荷率(Rt)として値(tb−ta)/t
    bを算出する過程及びこれに続き前記第一保持値(t
    a)と前記第二保持値(tb)とを値“0”に初期化す
    る過程とを含むことを特徴とする CPU負荷率算出方法。
JP4212147A 1992-07-16 1992-07-16 Cpu負荷率算出方法 Pending JPH0635727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4212147A JPH0635727A (ja) 1992-07-16 1992-07-16 Cpu負荷率算出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4212147A JPH0635727A (ja) 1992-07-16 1992-07-16 Cpu負荷率算出方法

Publications (1)

Publication Number Publication Date
JPH0635727A true JPH0635727A (ja) 1994-02-10

Family

ID=16617671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4212147A Pending JPH0635727A (ja) 1992-07-16 1992-07-16 Cpu負荷率算出方法

Country Status (1)

Country Link
JP (1) JPH0635727A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034292A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur ermittlung der auslastung eines rechengeräts
KR100295956B1 (ko) * 1996-05-18 2001-10-24 박종섭 마이크로 프로세서의 감성 유휴도 측정 방법
JP2002318713A (ja) * 2001-04-19 2002-10-31 Yaskawa Electric Corp Cpu占有時間測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295956B1 (ko) * 1996-05-18 2001-10-24 박종섭 마이크로 프로세서의 감성 유휴도 측정 방법
WO1999034292A1 (de) * 1997-12-24 1999-07-08 Robert Bosch Gmbh Verfahren zur ermittlung der auslastung eines rechengeräts
US6477484B1 (en) 1997-12-24 2002-11-05 Robert Bosch Gmbh Method for determining the load of a computing device
JP2002318713A (ja) * 2001-04-19 2002-10-31 Yaskawa Electric Corp Cpu占有時間測定方法

Similar Documents

Publication Publication Date Title
US5796941A (en) Method for supervising software execution in a license restricted environment
JP2004504667A (ja) 実時間システム内のタスクのラン時間の測定方法及び装置
US20080082802A1 (en) Microcomputer debugging system
US20090217090A1 (en) Method, operating system and computing hardware for running a computer program
JPH0635727A (ja) Cpu負荷率算出方法
JPH09244923A (ja) ウォッチドッグタイマを用いた異常監視装置
JPS63163932A (ja) 制御用計算機のシステム監視方式
JP3243849B2 (ja) タスクスケジューリング装置
JP6788145B2 (ja) 処理装置、交通信号装置及び情報表示装置
JP3015793B1 (ja) プログラマブルコントロ―ラ
EP1889163A1 (en) System and method for bypassing execution of an algorithm
JP2535664B2 (ja) 処理条件成立待ち合わせ方式
JP2009116445A (ja) 複数本のシーケンスプログラムを並列して実行可能なプログラマブルコントローラ
JPH0683652A (ja) マイクロコンピュ−タシステム
JPH07114517A (ja) マルチプロセッサシステムのプログラム実行制御方式
JP3361949B2 (ja) プログラム検証装置
JPS63251845A (ja) プログラム異常検出装置
JP3331235B2 (ja) 計算機システムの省電力制御方法および装置
JPS6118045A (ja) プログラムの暴走検出方式
JPS6339047A (ja) 試験プログラム用スケジユ−ラ
JPH0378034A (ja) プログラム並行実行装置
JPH0784786A (ja) プログラム実行制御方法
JPS6353653A (ja) 試験プログラム用スケジユ−ラ
JPH03219352A (ja) 入出力制御装置
JP2001209409A (ja) Plcシミュレータ装置及びシミュレーションするためのプログラムが記録された記録媒体