JPS6118045A - プログラムの暴走検出方式 - Google Patents
プログラムの暴走検出方式Info
- Publication number
- JPS6118045A JPS6118045A JP59138620A JP13862084A JPS6118045A JP S6118045 A JPS6118045 A JP S6118045A JP 59138620 A JP59138620 A JP 59138620A JP 13862084 A JP13862084 A JP 13862084A JP S6118045 A JPS6118045 A JP S6118045A
- Authority
- JP
- Japan
- Prior art keywords
- program
- instruction
- counter
- instructions
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１′産業上の利用分野〕
本発明はプログラムの暴走検出方式の改良に関する。
従来公知のノイマン型計算機におりるデータ処理はその
メインメモリに格納されるプログラムの制御によって遂
行されるようになっている。
メインメモリに格納されるプログラムの制御によって遂
行されるようになっている。
そのプログラムがこれを格納する命令領域を正常に実行
しζいる限り何らの不都合も生じないのであるが、何ら
かの原因でプログラムが命令領域を正常に実行しなくな
る場合にこれを可及的早期に検出してプログラムエラー
の範囲を最小限に食い留めることが計算機の正常な稼動
上必要になる。
しζいる限り何らの不都合も生じないのであるが、何ら
かの原因でプログラムが命令領域を正常に実行しなくな
る場合にこれを可及的早期に検出してプログラムエラー
の範囲を最小限に食い留めることが計算機の正常な稼動
上必要になる。
従来におけるプログラムの暴走判定方式としては、メモ
リのデータ領域に保護をかけ、インストラクションのロ
ードモードでその領域にアクセスすることを禁止する方
式や、インストラクションコードの先頭は必ず特定アド
レス、例えば偶数アドレスから始まるように為し、イン
ストラクションのロードモードでは奇数アドレスからア
クセスするのを禁止する方式がある。
リのデータ領域に保護をかけ、インストラクションのロ
ードモードでその領域にアクセスすることを禁止する方
式や、インストラクションコードの先頭は必ず特定アド
レス、例えば偶数アドレスから始まるように為し、イン
ストラクションのロードモードでは奇数アドレスからア
クセスするのを禁止する方式がある。
しかしながら、これらの方式はアクセスする領域への禁
止を生せしめる手段の性質上それに要するハードウェア
の複雑化が避けられないばかりか、特に後者の方式にお
いてはインストラクションコードセットの設計に制限が
課せられてしまう欠点がある。
止を生せしめる手段の性質上それに要するハードウェア
の複雑化が避けられないばかりか、特に後者の方式にお
いてはインストラクションコードセットの設計に制限が
課せられてしまう欠点がある。
本発明は上述の技術的課題を解決し得るプログラムの暴
走検出方式を提供するもので、その手段はプログラムに
よって制御される情報処理システムにおいて、該システ
ムの処理単位毎に予め決められた値ずつカウント値を単
調に変更せしめ、カウント設定値超過信号を発生し得る
手段と、該手段をリセットするべく前記プログラム中に
置かれたリセット命令とを備え、前記カウント設定値超
過信号の発生で前記プログラムの異常を検出するように
したものである。
走検出方式を提供するもので、その手段はプログラムに
よって制御される情報処理システムにおいて、該システ
ムの処理単位毎に予め決められた値ずつカウント値を単
調に変更せしめ、カウント設定値超過信号を発生し得る
手段と、該手段をリセットするべく前記プログラム中に
置かれたリセット命令とを備え、前記カウント設定値超
過信号の発生で前記プログラムの異常を検出するように
したものである。
本発明方式によれば、プログラムの予め決められた数の
命令の実行経過時間が、それら命令が正常に実行される
場合に要する所要時間内にあるか否かを調べる手段とし
て、カウント設定値超過判定手段とリセット命令とを擁
して構成されているから、プログラムの暴走を簡易なハ
ードウェアにて検出することができる。
命令の実行経過時間が、それら命令が正常に実行される
場合に要する所要時間内にあるか否かを調べる手段とし
て、カウント設定値超過判定手段とリセット命令とを擁
して構成されているから、プログラムの暴走を簡易なハ
ードウェアにて検出することができる。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示す。この図において、１
は中央処理装置（以下、ＣＰ Ｕと略称する。）で、そ
こにはそこでの演算処理のためのプ ′ログ
ラムの命令（機械語）及びデータを格納しているメモリ
２が接続されるほか、クロック発生器３のクロック出力
が接続されている。クロック発生器３のクロック出力は
カウンタ４のカウントアンプ人力４Ａに接続されている
。カウンタ４には又リセット入力４Ｂ及びカウンタ溢れ
信号出力４Ｃがあって、これらはＣＰＵＩに接続されて
いる。
は中央処理装置（以下、ＣＰ Ｕと略称する。）で、そ
こにはそこでの演算処理のためのプ ′ログ
ラムの命令（機械語）及びデータを格納しているメモリ
２が接続されるほか、クロック発生器３のクロック出力
が接続されている。クロック発生器３のクロック出力は
カウンタ４のカウントアンプ人力４Ａに接続されている
。カウンタ４には又リセット入力４Ｂ及びカウンタ溢れ
信号出力４Ｃがあって、これらはＣＰＵＩに接続されて
いる。
これに加えて、上述プログラム内の予め決められた数、
例えば１０の命令毎にカウンタ４を初期設定値、例えば
零に戻すカウンタリセット命令が埋め込まれ、更にＪＵ
ＭＰ命令、ＢＲＡＮＣＨ命令等のプログラムの順次の命
令の実行処理から外れた処理を生ぜしめる命令の前後に
もカウンタリセット命令が埋め込まれてメモリ２にプロ
グラムが格納されている。
例えば１０の命令毎にカウンタ４を初期設定値、例えば
零に戻すカウンタリセット命令が埋め込まれ、更にＪＵ
ＭＰ命令、ＢＲＡＮＣＨ命令等のプログラムの順次の命
令の実行処理から外れた処理を生ぜしめる命令の前後に
もカウンタリセット命令が埋め込まれてメモリ２にプロ
グラムが格納されている。
このような構成の下においてプログラムの暴走がどのよ
うにして検出されるかを以下に説明する。
うにして検出されるかを以下に説明する。
情報処理装置が動作状態に入り、クロック発生器３から
ＣＰ ＩＪ １及びカウンタ４にクロックが（１給され
てメモリ２のプログラムがＣＰＵＩにて実行されるよう
になると、プログラム命令領域の命令がＣＰＵＩに取り
込まれて実行された後、カウンタ４からのカウンタ溢れ
信号があるか否かが調べられ、カウンタ溢れ信号が届い
ていなければ（第２図のステップＳ］のＮ）、プログラ
ム中から命令をＣＰＵＩに読み込む（ステップＳ２）。
ＣＰ ＩＪ １及びカウンタ４にクロックが（１給され
てメモリ２のプログラムがＣＰＵＩにて実行されるよう
になると、プログラム命令領域の命令がＣＰＵＩに取り
込まれて実行された後、カウンタ４からのカウンタ溢れ
信号があるか否かが調べられ、カウンタ溢れ信号が届い
ていなければ（第２図のステップＳ］のＮ）、プログラ
ム中から命令をＣＰＵＩに読み込む（ステップＳ２）。
そして、その命令がカウンタリセット命令であるか否か
が調べられ、もしそうであるならば（ステップＳ３のＹ
）カウンタ４をリセットする（ステップ３４）。
が調べられ、もしそうであるならば（ステップＳ３のＹ
）カウンタ４をリセットする（ステップ３４）。
ＣＰ ［Ｊ ｌに読み込まれた命令がカウンタリセット
命令でないならば（ステップＳ３のＮ）、その命令の通
常の処理を行なう（ステップＳ５）。
命令でないならば（ステップＳ３のＮ）、その命令の通
常の処理を行なう（ステップＳ５）。
ステップＳ４．Ｓ５の処理後、ステップＳ１に戻ってカ
ウンタ溢れ信号が届いているか否かが調べられるという
処理順序を繰り返すが、もしカウンタ溢れ信号が発生し
ているならば（ステップＳＩのＹ）、プログラム処理に
異常が生じているものとして、プログラムの異常終了と
なる（ステップＳ６）。
ウンタ溢れ信号が届いているか否かが調べられるという
処理順序を繰り返すが、もしカウンタ溢れ信号が発生し
ているならば（ステップＳＩのＹ）、プログラム処理に
異常が生じているものとして、プログラムの異常終了と
なる（ステップＳ６）。
例えば、カウンタ４がクロック発生器３の１クロツク毎
に１インクリメントされ、プログラムの１０命令毎にカ
ウンタリセット命令が埋め込まれており１命令が必ず１
０クロック以内に終了するとすると、プログラム命令領
域の命令が正常に実行されているならばカウンタは１０
０を超えることはない。従って、カウンタが１０１以上
になったとすると、プログラム命令領域の命令が正常に
実行されていないことを検出することができる。
に１インクリメントされ、プログラムの１０命令毎にカ
ウンタリセット命令が埋め込まれており１命令が必ず１
０クロック以内に終了するとすると、プログラム命令領
域の命令が正常に実行されているならばカウンタは１０
０を超えることはない。従って、カウンタが１０１以上
になったとすると、プログラム命令領域の命令が正常に
実行されていないことを検出することができる。
なお、上記実施例におけるカウンタのインクリメント手
段はクロック発生器とする例について説明したが、プロ
グラムの処理経過時間を計測せしめ得るその伯の処理単
位時間毎にインクリメント信号をカウンタに供給し得る
ものにて代替させてもよい。又、カウンタは初期値から
デクリメントされるものであってもよい。
段はクロック発生器とする例について説明したが、プロ
グラムの処理経過時間を計測せしめ得るその伯の処理単
位時間毎にインクリメント信号をカウンタに供給し得る
ものにて代替させてもよい。又、カウンタは初期値から
デクリメントされるものであってもよい。
以上述べたように、本発明によれば、実行される予め決
められた数の命令の処理時間がそれら命令の正常な実行
時に要する所要時間内にあるか否かを、カウンタ等とそ
のリセット命令で判定するように構成しているから、プ
ログラムの暴走を比較的に簡易なハードウェアで検出す
ることができる。
められた数の命令の処理時間がそれら命令の正常な実行
時に要する所要時間内にあるか否かを、カウンタ等とそ
のリセット命令で判定するように構成しているから、プ
ログラムの暴走を比較的に簡易なハードウェアで検出す
ることができる。
第１図は本発明の一実施例を示す図、第２図は第１図実
施例の動作説明のためのフローチャートである。 図中、ＩはＣＰ［Ｊ、２はメモリ、３はクロック発生器
、４はカウンタである。
施例の動作説明のためのフローチャートである。 図中、ＩはＣＰ［Ｊ、２はメモリ、３はクロック発生器
、４はカウンタである。
Claims (4)
- （１） プログラムによって制御される情報処理システ
ムにおいて、該システムの処理単位毎に予め決められた
値ずつカウント値を単調に変更せしめカウント設定値超
過信号を発生する手段と、該手段をその初期値ヘリセッ
トするべく前記プログラム中に置かれたリセット命令と
を備え、前記カウント設定値超過信号の発生で前記プロ
グラムの異常を検出するようにしたことを特徴とするプ
ログラムの暴走検出方式。 - （２）前記手段は前記システムのクロックによりインク
リメントされるカウンタであることを特徴とする特許請
求の範囲第１項記載のプログラムの暴走検出方式。 - （３）前記リセット命令は予め決められた数の命令毎に
設けられたことを特徴とする特許請求の範囲第１項又は
第２項記載のプログラムの暴走検出方式。 - （４）前記リセット命令は予め決められた数の命令毎に
、且つプログラムの順次の命令の実行から外れた命令の
実行を生ぜしめる命令の前後に置かれていることを特徴
とする特許請求の範囲第１項又は第２項記載のプログラ
ムの暴走検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138620A JPS6118045A (ja) | 1984-07-04 | 1984-07-04 | プログラムの暴走検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59138620A JPS6118045A (ja) | 1984-07-04 | 1984-07-04 | プログラムの暴走検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118045A true JPS6118045A (ja) | 1986-01-25 |
Family
ID=15226324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59138620A Pending JPS6118045A (ja) | 1984-07-04 | 1984-07-04 | プログラムの暴走検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793601U (ja) * | 1980-11-28 | 1982-06-09 | ||
| EP0590637A1 (en) * | 1992-09-30 | 1994-04-06 | Nec Corporation | Dectection of improper CPU operation from lap time pulses and count of executed significant steps |
| JP2008185227A (ja) * | 2007-01-26 | 2008-08-14 | Mitsubishi Electric Corp | 給湯装置の遠隔制御装置 |
-
1984
- 1984-07-04 JP JP59138620A patent/JPS6118045A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5793601U (ja) * | 1980-11-28 | 1982-06-09 | ||
| EP0590637A1 (en) * | 1992-09-30 | 1994-04-06 | Nec Corporation | Dectection of improper CPU operation from lap time pulses and count of executed significant steps |
| US5694336A (en) * | 1992-09-30 | 1997-12-02 | Nec Corporation | Detection of improper CPU operation from lap time pulses and count of executed significant steps |
| JP2008185227A (ja) * | 2007-01-26 | 2008-08-14 | Mitsubishi Electric Corp | 給湯装置の遠隔制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763296A (en) | Watchdog timer | |
| EP0461792B1 (en) | Master/slave checking system | |
| KR101249693B1 (ko) | 서브루틴 복귀 메카니즘 선택 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JP2000322264A (ja) | 電子機器 | |
| JPH06324914A (ja) | コンピュータの暴走検出方法 | |
| KR102603835B1 (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| KR100223096B1 (ko) | 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 | |
| US5036516A (en) | Process and means for selftest of RAMs in an electronic device | |
| JP2548378B2 (ja) | Ｒａｓチェック機能検査方式 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPS6211745B2 (ja) | ||
| JPH0149975B2 (ja) | ||
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2967741B2 (ja) | Ｃｐｕ互換性テスト装置 | |
| KR20230089448A (ko) | 차량용 임베디드 제어기의 리셋 원인 결정 방법 및 그 방법이 적용된 차량용 임베디드 제어기 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 |