JPH0636008B2 - プリント基板試験方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 プリント基板におけるネット毎のパターンを試験する方
法において、不均一格子のプリント基板を試験する際，
無駄な労力と，多くの時間を要すると云う問題を解決す
る為に、該プリント基板の全てのネットパターンデータ
の内から、各ネット毎の試験データに対して、例えば、
ショートする可能性のある近接パターンデータを抽出
し、該抽出されたネットについてのみ、例えば、２点試
験方法で試験するようにしたものである。

〔産業上の利用分野〕

本発明は、プリント基板の試験方法に関する。

一般に、プリント基板の試験は、該プリント基板に印刷
配線されているパターンが、正しく配線されているか否
かとか，パターン同志に短絡（ショート）している所が
ないかをチェックするものである。

所で、最近の電子部品の多様化に伴い、端子の寸法規格
も多様化して、各種の寸法の部品を搭載することが多く
なっており、グリッド格子も不均一なものが多くなって
くる動向にある。

又、最近の計算機システムの大規模化に起因する高密度
実装化に伴って、均一なグリッド格子以外のホールが生
成される動向にある。

従って、該不均一なグリッド格子のプリント基板の試験
が手作業で行われると、多くの時間と労力を要する為、
短時間でできるプリント基板試験方法が必要とされる。

又、不均一であっても、２点のグリッド端子をあたるこ
とができるプリント基板試験機の作成は可能であるが、
該試験機で上記短絡チェックを完全に行う為には、全て
のネットの組み合わせを行わなくてはならず，膨大な時
間が必要となる為、不均一なグリッド格子を持つプリン
ト基板に対して、効果的に短絡試験ができる試験方法が
待たれるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕

第４図は従来のプリント基板試験方法を説明する図であ
り、(a) は均一グリッド格子を持つプリント基板の場合
を示し、(b) は不均一なグリッド格子を持つプリント基
板の場合を示している。

先ず、 (a)図に示すように、グリッド格子が100 milの
正方形のように均一な格子を持っているプリント基板に
おいては、例えば、‘剣山’のような均一のプロービン
グ端子で、全てのグリッド格子（例えば、図示の〜
）を同時にプロービングして試験していた。

然し、 (b)図に示すような不均一な格子のプリント基板
では、均一のプロービング端子による試験ができない
為、例えば、手作業で試験していた。

従って、(a) のケースでは、同時にプロービングできる
ような‘フィクスチャ’（均一試験端子盤）を、プリン
ト基板のサイズ毎に作成する必要があり、非常に多くの
コスト，時間がかかると云う問題があった。

この為、例えば、２点毎にプロービングする試験機が知
られているが、前述のネットの短絡（ショート）を検査
する為には、 (b)図に示すように、全てのネットの組み
合わせを試験する必要があり、非常に時間がかかると云
う問題があった。

本発明は上記従来の欠点に鑑み、プリント基板試験方法
において、試験時間を短縮できる効率的な試験方法を提
供することを目的とするものである。

〔問題点を解決するための手段〕

第１図は、本発明のプリント基板試験方法の構成を示す
処理の流れ図でる。

本発明においては、 プリント基板におけるネット毎のパターンを試験する方
法であって、 該プリント基板の全てのネットパターンデータの内か
ら、各ネット毎の試験データに対して、近接するネット
パターンデータを抽出する手段 32,33を設け、 該手段 32,33によって抽出されたネットパターンについ
てのみ、試験するように構成する。

〔作用〕

即ち、本発明によれば、プリント基板におけるネット毎
のパターンを試験する方法において、不均一格子のプリ
ント基板を試験する際，無駄な労力と，多くの時間を要
すると云う問題を解決する為に、該プリント基板の全て
のネットパターンデータの内から、各ネット毎の試験デ
ータに対して、例えば、ショートする可能性のある近接
パターンデータを抽出し、該抽出されたネットについて
のみ、例えば、２点試験方法で試験するようにしたもの
であるので、試験データからかなり離れている‘ビ
ア’，‘パターン’等で試験する必要がなく、プリント
基板をチェックするのに要する時間が短縮されると共
に、プリント基板毎にチェックする為の‘フィクスチ
ャ’を作成する必要がなくなる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明のプリント基板試験方法の構成を
示す流れ図であり、第２図はプリント基板試験システム
の構成例を示した図であり、第３図は本発明のプリント
基板試験方法の具体例を示した図であり、第１図におけ
るステップ 32,33が本発明を実施するのに必要な手段で
ある。尚、全図を通して同じ符号は同じ対象物を示して
いる。

以下、第１図〜第３図によって、本発明のプリント基板
試験方法を説明する。

先ず、第２図において、中央処理部(CPU) １が主記憶装
置(MS)２上にローディングされている「プリント基板試
験システム」21を実行することにより、ファイルメモリ
(FM)３に構築されているデータベース(DB)から、試験対
象のプリント基板の配線パターンデータを主記憶装置(M
S)２上の特定領域（プリント基板データ領域）22にプリ
ント基板データとして展開し、その中から試験対象デー
タを、第１図のステップ 32,33によってチェックデータ
領域 23 に抽出し、該チェックデータに基づいて、２点
試験機４を起動し、本発明のプリント基板の試験を行
う。

以下、第１図によって、本発明のチェックデータ抽出方
法を説明する。

ステップ 30 ：前述のプリント基板データベース(DB)か
ら、１ネットを構成するパターン，及びビア（ホール）
データを収集する。

ここで、‘ネット’とは、常に同電位となる，互いに接
続されたパターン，及びホールデータの群を指す。

ステップ 31 ：ステップ 30 で収集したネットの接続を
チェックする為のチェックデータを作成する。

ステップ 32 ：上記ネットのパターン，又はホールに隣
接する他のネットのパターン，及びホールデータを集め
る。

通常、パターン，及びホールデータは、主記憶装置(MS)
２上のプリント基板データ領域 22 ｛第２図参照｝に、
各ネット毎に、順序付けされた領域に、例えば、端点座
標データと，線幅データ群として格納されているので、
あるネットのデータに対して近接している領域に格納さ
れているネットデータを選択し、該選択したデータにつ
いて、相互の距離を計算することにより、近接ネットを
抽出することができる。

ステップ 33 ：ステップ 32 で抽出したネットに対し
て、隣接ショートをチェックする為のチェックデータを
作成して、第２図のチェックデータ領域 23 に格納す
る。

ステップ 34 ：当該ネットを構成している全てのパター
ン，及びホールについて、上記ステップ32,33 の処理を
したかどうかを調べ、残っているパターン，又はホール
がある場合には、ステップ32に戻るが、全て完了してい
る場合には、次のステップ 35 に移る。

ステップ 35 ：当該プリント基板に存在する全てのネッ
トを処理したかどうかを見て、終了していない時には、
ステップ 30 に戻るが、終了している場合には次のステ
ップに移る。

ステップ 36 ：前述のチェックデータ領域 23 に格納さ
れているチェックデータについて、重複しているチェッ
クデータの一方を削除して、無駄のないチェックデータ
を作成する。

上記ステップ 30 〜36で生成されたチェックデータにつ
いて、前述の２点試験機 4で本発明のプリント基板試験
を行う。

上記、ステップ 32,33で抽出されたチェックデータの具
体例を、第３図によって説明する。

本図において、ホール，，を結ぶ１つのネットに
対して、ホール，に属する近接ネットが上記のステ
ップ 32,33で抽出され、ホール，に属するネットは
抽出されない。

このチェックデータについて、２点試験機 4で試験する
場合、先ず、ホール，，を結ぶネットが正常に繋
がっていることを試験する為に、，間，及び，
間をプロービングしてチェックする。

次に、ショートをチェックする為に選択されたネットの
内、ショートする危険のある点に近いプロービング端子
（例えば、−，−）を選び出して、該ショート
チェックを行う。

従来は、第４図 (b)に示すように、全てのネットとショ
ートチェックを行っていた為、チェック回数が膨大にな
っていた。

このように、本発明は、プリント基板の設計データよ
り、試験しようとしているネットに近接しているネット
のみを抽出して、２点試験のチェックデータを生成し、
例えば、前述の２点試験機で試験するようにした所に特
徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のプリント基板チ
ェック方法は、プリント基板におけるネット毎のパター
ンを試験する方法において、不均一格子のプリント基板
を試験する際，無駄な労力と，多くの時間を要すると云
う問題を解決する為に、該プリント基板の全てのネット
パターンデータの内から、各ネット毎の試験データに対
して、例えば、ショートする可能性のある近接パターン
データを抽出し、該抽出されたネットについてのみ、例
えば、２点試験方法で試験するようにしたものであるの
で、試験データからかなり離れている‘ビア’，‘パタ
ーン’等で試験する必要がなく、プリント基板をチェッ
クするのに要する時間が短縮されると共に、プリント基
板毎にチェックする為の‘フィクスチャ’を作成する必
要がなくなる効果がある。

【図面の簡単な説明】

第１図が本発明のプリント基板試験方法の構成を示す処
理の流れ図， 第２図はプリント基板試験システムの構成例を示した
図， 第３図は本発明のプリント基板試験方法の具体例を示し
た図， 第４図は従来のプリント基板試験方法を説明する図， である。 図面において、 1 は中央処理部(CPU)，2 は主記憶装置(MS)， 21はプリント基板試験システム， 22はプリント基板データ領域， 23はチェックデータ領域， 3 はファイルメモリ(FM)， 4 は２点試験機， 30〜36は処理ステップ，〜はホール， をそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】プリント基板におけるネット毎のパターン
   を試験する方法であって、 該プリント基板の全てのネットパターンデータの内か
   ら、各ネット毎の試験データに対して、近接するネット
   パターンデータを抽出する手段(32,33) を設け、 該手段(32,33) によって抽出されたネットパターンにつ
   いてのみ、試験することを特徴とするプリント基板試験
   方法。