JPS63201575A - プリント基板搭載回路試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント基板の動作テストを行なうインサーキ
ットテスタに係り、特に、プリント基板上で電子部品同
士が直接接続される等してプローブピンを接触すること
ができない回路のインサーキットテストを行なうのに好
適なプリント基板搭載回路試験方法に関する。

〔従来の方法〕

第３図はインサーキットテスタと被検査プリント基板の
概要図である。第３図において、テスタＣＰＵ　９はフ
ロッピーディスク８から読出したテストパターン情報に
従い、テーブル１０上のテストピン１１に検査信号を出
力し、被検査プリント基板１４の搭載回路から返ってき
たデータを演算処理する。

テスト治具製造数値制御情報に基づいて位置が設定され
るテスト治具１３のプローブピン１４と、テスタビン１
１とは、自動布線数値制御情報に基づいてケーブル１２
により布線接続される。プリント基板１５の表側には、
回路を構成する電子部品１６．１７等が搭載される。

プリント基板１５は、通常、格子点位置に等間隔に部品
ピン挿入用の穴が穿設されている。そして、電子部品の
ピンはプリント基板１５の裏側で接続され、回路が構成
されるようになっている。

近年、電子部品の小型化が進み、ＩＣのピン等はプリン
ト基板の穴の間隔より狭いピン間隔のもの（以下、格子
踏み外し部品という。）も出現している。また、プリン
ト基板の搭載回路規模も大きくするようになってきてお
り、このため、電子部品をプリント基板の表面側で直に
接続する（か斯る部品を表面実装部品という。）場合が
多い。

かする場合、テスト用のプローブピン１４は、第３図に
示すように基板の裏側から接触させる構成のため、個々
の電子部品の良否のテストはできない。

このため、従来は、例えば、エレクトロニックパッケー
ジング　テクノロジー（ＥｌｅｃｔｒｏｎｉｃＰａｃｋ
ａｇｉｎｇ　Ｔｅｃｈｎｏｌｏｇｙ）１９８６．２．Ｖ
ｏｌ、２．Ｎｏ、２の「高密度高多層化における検査シ
ステムの動向ｊ等に記載されているように、プリント基
板の実装設計時に、表面実装部品にはプローブピン接触
用の専用ランドを設け、格子踏み外し部品にはテストポ
イントを準備するようにしている。

〔発明が解決しようとする問題点〕

上記従来技術は、表面実装部品や格子踏み外し部品同士
が非常に接近して実装され直接接続された場合のプロー
ブピンの接触方法については配慮しておらず、表面実装
部品や格子踏み外し部品が近接して実装され接続された
場合には、専用ランドや格子引き出し接触点を作成する
ことができず、この様な部品のテストができなくなると
いう問題点がある。

表面実装部品や格子踏み外し部品を使用した場合、実装
設計段階からプリント基板のテスト方法を考慮した設計
を行なわなくてはならず、高密度プリント基板の実装設
計を行なう際には、いかに無駄な間隙を作らずに効率良
く実装するが目的であるため、テスト用のランドや格子
引き出しのテストポイントを作成することは実装設計の
障害となっている。

本発明の目的は、上記の様に実装設計に影響することな
く、インサーキットテスタによる表面実装部品、格子踏
み外し部品搭載プリント基板のテストを実施することが
できるプリント基板搭載回路試験方法を提供することに
ある。

（問題点を解決するための手段〕 上記目的は、試験対象プリント基板の回路を、プローブ
ピン立て可能な回路とプローブビン立て不可能な回路に
分割し、プローブピン立て可能な回路は論理接続ネット
１ネツトに対し１ピンずつプローブピンを接触させて部
品の動作テストを行ない、プローブピン立て不可能回路
は該回路゛を含む回路を抽出し、このプローブピン立て
不可能領域を囲むプローブビン立て可能部品へプローブ
ピンを接触させ、このプローブピンで囲む回路に対して
テストパターンを発生し、このテストパターンを先にプ
ローブピン立て可能領域に立てたプローブピンより供給
し、出力値を確認するようにすることにより、達成され
る。

〔作用〕

プローブピン立て不可能な回路は、これを分割抽出し、
該回路全体に対してテストパターンを供給し、その出力
値により当該回路及び構成部品の良否を判定する。これ
により、テスト用のランドやテストポイントを設けずに
プローブピン立て不可能回路の試験が可能となり、実装
設計が容易になると共に、より大規模回路を蜜にプリン
ト基板に搭載することが可能となる。

〔実施例〕

以下、本発明の一実施例を図面を参照して説明する。

第２図は本発明の一実施例に係るプリント基板搭載回路
試験方法を実施する装置構成図である。

第２図において、１は中央処理装置（ＣＰｔｌ）であり
、定められたプログラムに従い各周辺機器からのデータ
の取り出し、処理及び各周辺機器の動作の制御を行なう
。２はビデオターミナルで、ＣＰＵ　１へのバッチジゴ
プ投入及びジョブラン結果の確認を行なうためのもので
ある。３は磁気ディスク装置で、検査対象であるプリン
ト基板の論理設計情報及び実装設計情報、ＣＰＵ　ｉで
の処理の途中結果を収納する。４はメモリで、ＣＰＵ　
１を動作させるプログラムを収納する。５は祇テープ出
力装置で、ＣＰＵ　１における処理で決定されたプロー
ブピンのピン立て位置をインサーキットテスタのテスト
治具製造数値制御用紙チー・プに出力し、またインサー
キットテスタのテスタピンとテスト治具との布線接続を
自動布線数値制御用紙テープに出力する。

６はフロッピーディスク出力装置で、インサーキットテ
スタで使用するテストパターン情報をフロッピーディス
クへ収納する。７はラインプリンタ装置で、ＣＰＵ　１
におけるジョブの処理結果を出力する。

第１図はプリント基板試験方法の一例を示すフローチャ
ートである。先ず、第２図のビデオターミナル２からＣ
ＰＵ　１への作業開始が指示され、ＣＰＵ１での処理が
スタートする（ステップ１００）。

ＣＰＵ　１は、プリント基板上へ搭載している全部品の
実装設計情報を磁気ディスク装置ｉ３から読み取り、メ
モリ４へ収納する（ステップ１０１）。実装設計情報は
、第４図（ａ）に示すように、一部品の実装情報である
「部品情報」がプリント基板上の部品数分だけ繰り返し
て成り、各「部品情報」は、プリント基板上へ搭載した
部品の物理的な「実装位置名」や表面実装部品、格子踏
み外し部品、を表わす「部品種別」部品をプリント基板
の表面へ搭載したか裏面へ搭載したかを区別するための
「部品取り付は方向」、部品の持つピンの実装情報を表
わす「ピン番号」、「ピン座標」より構成される。尚、
「ピン番号」、「ピン座標」は、当該部品のピン数分繰
り返される。

ＣＰＵ　１はこのような実装設計情報を読み取った後、
磁気ディスク装置３中のプリント基板の論理設計情報を
１同量位接続（以下、「ネット」と称す）読み取りメモ
リ４へ格納する（１０２　）。ここで、プリント基板の
論理設計情報とは、ぶりんと基板上の電子部品の論理的
な接続関係を示すデータであり、第４図（ｂ）にその具
体例を示す。第４図（ｂ）は１ネツト分の論理設計情報
を表現したもので、１部品の実装設計情報を指す「実装
位置ポインタ」、ネットに接続する部品ピンの「ピン番
号」、着目ネットの「ネット番号」がネット内ピン数分
収納されている。

ＣＰＵ　１は、この１ネツトの情報を読み取った後、論
理設計情報が終了か否か判断（ステップ１０３）し、終
了であれば論理回路分割処理１０Ｂへ進む。

論理設計情報が終了でない場合はステップ１０４へ進み
、読み取ったネット上へピンを立てる事が可能か否か判
断する。この判断は、１ネツトに接続する部品のピン全
てが表面実装部品のプリント基板表面搭載であるか、又
は格子踏み外し部品であるか、又は通常部品のプリント
基板裏面搭載であるかにより行う。この判断（ステップ
１０４）の結果、１ネツト上の部品ピンの何れか１ピン
でもピン立て可能な点がなればステップ１０６へ進み、
プローブピン割り当て処理を行なう。１ネツト上に全く
プローブピンを立てる場所がない場合、このネットはプ
ローブピン立て不可ネットとしてメモ＋７４内に設けた
第４図（ｄ）に示すピン立て不可ネットテーブルへ登録
し、次の１ネツトの読み込み処理１０２へ戻る。ステッ
プ１０６のプローブピン立て位置決定では、■ネットに
必らずプローブピンが１ピン立つようにプローブピン割
り当てを行なう。

こうして決定したプローブピン番号は、メモリ４内に設
けた第４図（Ｃ）に示すピン立て可テーブルへステップ
１０２で読み取ったネット情報の当該位置ヘセットし登
録する。

磁気ディスク装置４中のネット情報を全て読み取り、プ
ローブビン立て不可ネットとプローブピン立て可ネット
が分類できたならステップ１０８の処理へ進み、回路分
割処理を行なう。

ステップ１０８では、プローブピン立て不可ネットがあ
るか否かを判断し、該ネットが全くない場合にはステッ
プ１１４に進み、通常電子部品の処理を行なう。ステッ
プ１０８の判断の結果、プローブピン立て不可ネットが
存在する場合は、ピン立て不可ネットテーブル上の１ネ
ツト分の論理設計情報を書き換える。つまり、実装位置
ポインタの昇順あるいは降順にネット上の部品ピンを並
べ換え、同一実装位置にある部品のピンを集める（ステ
ップ１０９）。例えば第５図に示す回路がプリント基板
上に搭載されている場合（図中斜線を施しである部品が
プローブビン立て不可部品で、英大文字が実装位置ポイ
ンタ数で、１桁のアラビア数字がピン番号で、７００番
台の数字がネット番号である。）、ステップ１０９の処
理を行なう前のピン立て不可ネットテーブルの内容は第
６図（ａ）の様になっているが、ステップ１０９の処理
が実行されると、第６図（ｂ）に示す内容となる。ここ
で、このピン立て不可部品に接続するネット番号（７０
０番台の数字）に着目し、同じ実装位置に接続するネッ
ト番号を分類し、プローブピン立て不可系列を作成する
。第５図の場合、第７図のステップ８０１で示す様に、
ネット番号７０１−７０２−７０３−７０４の組と７０
５がそれぞれプローブビン立て不可系列である事が解る
。この様にして、第１図のステップ１１０においてプリ
ント基板上の全てのプローブピン立てに不可ネット系列
を作成する。次にここで作成したプローブピン立て不可
ネット系列に対し入力テストパターン（ＴＰ）を与える
ためのプローブピン立て位置や出力値を観測するプロー
ブピン立て位置を決定するネットを付加する処理（ステ
ップ１１２）を行なう、ここで完成するネット系列が目
的とする分割回路となる。処理手順は、先づステップ１
１１でプローブピン立て不可系列がまだテーブルに残っ
ているか否か調べ、残りが無ければステップ１１４の通
常ネットのテストパターンＴＰ生成へ進む。プローブピ
ン立て不可系列が存在する場合、着目しているプローブ
ピン立て不可系列に含まれる実装位置の部品に接続する
全てのネットをプローブピン立て可ネットテーブルより
抽出し、プローブピン立て不可ネットと合わせた分割回
路を形成する。

第５図の場合、第７図のステップ８０２と８０３の処理
手順となり、分割回路１．Ｉｔが完成する。次に、この
分割回路に対しテストパターンを発生させ、この結果は
一旦磁気ディスク装置３へ出力する（ステップ１１３）
。ステップｌｉｔ〜１１３の処理を繰り返すことにより
、プリント基板上の全プローブピン立て不可系列に対す
るテストパターンを発生することができる。

次に、ステップ１１４へ進み通常電子部品に対するパタ
ーン発生を行ないこのテストパターンも一旦磁気ディス
ク３へ出力しておき、ステップ１１５においてステップ
１１３で作成した分割回路のテストパターンと、ステッ
プ１１４で作成したテストパターンを磁気ディスク装置
３より読み取りインサーキットテスタ用テストパターン
として編集しフロッピーディスク装置６へ出力する。

最後にプローブピン立て可ネットテーブルと実装設計情
報に従ってテスト治具製造数値制御用紙テープと自動布
線数値制御用紙テープに出力しくステップ１１６）全て
の処理を完了する。

以上説明した様に、本実施例によれば、プリント基板搭
載回路の回路論理に従った分割方法ではなく、搭載部品
の形状、取付状態等によって生じた任意のプローブビン
立て不可領域に従った分割方法であるため、プリント基
板搭載回路の大規模化に容易に対応することができる。

〔発明の効果〕

本発明によれば、プローブピンを接触させる事のできな
い部品同士が接続するネットがプリント基板上に存在す
る場合、当該部品と当該部品を囲むプローブピン接触可
能部品とで構成する分割回路を作成し、テストパターン
を発生することができるため、直接プローブピンを立て
る事のできないプリント基板に対してもインサーキット
テスタによる動作テストを行なう事ができる。

【図面の簡単な説明】

第１図は本発明の処理手順の一実施例を示すフローチャ
ート、第２図は本発明を実施する電子計算機の機器構成
図、第３図はインサーキットテスタとプリント基板の概
念図、第４図（ａ）、Φ）、　（Ｃ）。 （ｄ）は夫々実装設計情報、論理接続情報、ピン立て可
テーブル、ピン立て不可テーブルの説明図、第５図は本
発明の通用例を示す回路図、第６図（ａ）。 （ｂ）は本発明による計算機メモリ内のテーブルの書換
動作の説明図、第７図は分割回路作成手順を示すフロー
チャートである。 １・・・中央処理装置（ＣＰＵ）、２・・・ビデオター
ミナル、３・・・磁気ディスク装置、４・・・メモリ、
５・・・紙テープ出力装置、６フロツピーデイスク出力
装置、７・・・ラインプリンタ装置、８・・・フロッピ
ーディスク入力装置、９・・・テスタｃｐｕ　。 代理人　弁理士　　秋　　本　　正　　実第１図 第２図 第３図 １日 第４図 第５図 第６図 （ａ）（ｂ） 手続有口正置（自発） 昭和６３年３月１０日

Claims (1)

【特許請求の範囲】
1. １、プリント基板へ立てたプローブピンよりテストパタ
   ーンを基板搭載回路部品へ供給して電子部品からの出力
   信号を観測するインサーキットテスタにおいて、プリン
   ト基板上の電子部品の論理的接続関係を示す論理設計情
   報と、プリント基板のプリントパターンの接続状態及び
   プリント基板上の電子部品の搭載状態を示す実装設計情
   報とを予め記録し、該論理設計情報と実装設計情報を処
   理してプローブピン立て不可能な電子部品が互いに直接
   接続している論理接続情報をそれ以外の論理接続情報か
   ら分離し、プローブピン立て不可能な電子部品同士が互
   いに接続している論理回路単位に当該論理回路のテスト
   パターンを発生させ、このプローブピン立て不可能な前
   記論理回路に接続するテストポイントにプローブピンを
   立て前記テストパターンにて該論理回路のテストを行な
   うことを特徴とするプリント基板搭載回路試験方法。