JPH0636320B2 - Drive circuit - Google Patents
Drive circuitInfo
- Publication number
- JPH0636320B2 JPH0636320B2 JP61256679A JP25667986A JPH0636320B2 JP H0636320 B2 JPH0636320 B2 JP H0636320B2 JP 61256679 A JP61256679 A JP 61256679A JP 25667986 A JP25667986 A JP 25667986A JP H0636320 B2 JPH0636320 B2 JP H0636320B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- drive circuit
- stage
- switch
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Shift Register Type Memory (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージセンサー等からの信号を読み出す
ためのドライブ回路に係り、特に、シフトレジスタを用
いた双方向のドライブ回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for reading a signal from an image sensor or the like, and more particularly to a bidirectional drive circuit using a shift register.
多数の光センサー、例えばフォドダイオードを並べたイ
メージセンサーがファクシミリのセンサー部等に使用さ
れている。A large number of photosensors, for example, an image sensor in which photodiodes are arranged side by side are used in a sensor unit of a facsimile.
特に、アモルファスシリコンを利用した原稿と同じ長さ
の長大なセンサーが実現されるに至り、重要性が増して
いる。In particular, a large sensor having the same length as a document using amorphous silicon has been realized, and its importance is increasing.
このフォトセンサーは、多数のフォトダイオードを並べ
ているため、このフォトセンサーから映像信号を得るた
めには、フォトダイオード列から成るイメージセンサー
を順次読み出すためのドライブ回路が必要となる。Since many photodiodes are arranged in this photosensor, in order to obtain a video signal from this photosensor, a drive circuit for sequentially reading out an image sensor composed of a photodiode array is required.
第２図は、センサー部分を含めたドライブ回路の例であ
る。図において、２０はフォトダイオード等より成るセ
ンサーで、このセンサーが多数並んでイメージセンサー
が作られる。２１はボルテージフォロワであり、インピ
ーダンス変換器として動作する。２２は、Ｎ−ＭＯＳＦ
ＥＴ２２′およびＰ−ＭＯＳＦＥＴ２２″より成る走査
用のアナログスイッチ、２３はレベルシフタ、２４、２
５はそれぞれシフトレジスタの一部である。２６はイン
バータ、２７は、配線部に寄生する浮遊容量である。FIG. 2 is an example of a drive circuit including a sensor portion. In the figure, reference numeral 20 denotes a sensor composed of a photodiode or the like, and a large number of these sensors are arranged side by side to form an image sensor. Reference numeral 21 is a voltage follower, which operates as an impedance converter. 22 is N-MOSF
An analog switch for scanning composed of ET22 'and P-MOSFET 22 ", 23 is a level shifter, 24, 2
Each of 5 is a part of the shift register. Reference numeral 26 is an inverter, and 27 is a stray capacitance parasitic on the wiring portion.
このようなイメージセンサーのドライブ回路において、
光がセンサー２０に入射すると、これは、センサー２０
を含めて容量２７に、入射光量に応じた電荷を蓄積す
る。In the drive circuit of such an image sensor,
When light enters the sensor 20, it
Including the above, the charge corresponding to the amount of incident light is accumulated in the capacitor 27.
その電位レベルをボルテージフォロワ２１で受け、走査
用のアナログスイッチ２２を開閉して、出力信号として
の映像信号を得る。The voltage follower 21 receives the potential level, opens and closes the analog switch 22 for scanning, and obtains a video signal as an output signal.
走査用のアナログスイッチ２２を開閉するためのタイミ
ング信号は、ｎ段のシフトレジスタの所定の段２４より
作られる。インバータ２６は、Ｎ−ＭＯＳ２２′、Ｐ−
ＭＯＳ２２″のＦＥＴより成るアナログスイッチを開閉
するための信号を作るためのものである。A timing signal for opening and closing the analog switch 22 for scanning is generated by a predetermined stage 24 of the n-stage shift register. The inverter 26 includes N-MOS 22 'and P-
It is for producing a signal for opening and closing an analog switch composed of a MOS22 ″ FET.
各シフトレジスタにはクロック入力２７および走査入力
が設けられており、各クロック毎に遅延された走査入力
をシフトレジスタから得て、この信号により走査用のア
ナログスイッチ２２を開閉する。Each shift register is provided with a clock input 27 and a scan input. The scan input delayed for each clock is obtained from the shift register, and this signal opens and closes the analog switch 22 for scanning.
この時、センサー読み出し後の入力ラインに電荷が残っ
ていると、次の画像信号読取時にこれが合わせて読み出
され画像信号に雑音が混入することとなるので、入力ラ
インをアースするためのリセット回路を設ける必要があ
る。At this time, if electric charge remains on the input line after reading the sensor, it will also be read when the next image signal is read and noise will be mixed into the image signal.Therefore, a reset circuit for grounding the input line Need to be provided.
第３図は、このリセット回路にＣＭＯＳ構成のアナログ
スイッチ３１、３２…を設けた例である。図において、
２１、２１′は第２図のボルテージフォロワ２１に対応
するもので、このボルテージフォロワ２１、２１′の出
力は、走査用アナログスイッチに入力される。また、ボ
ルテージフォロワの入力である端子３６、３７は、それ
ぞれセンサーに接続されている。FIG. 3 shows an example in which analog switches 31, 32 ... Of CMOS structure are provided in this reset circuit. In the figure,
Reference numerals 21 and 21 'correspond to the voltage follower 21 in FIG. 2, and the outputs of the voltage followers 21 and 21' are input to the scanning analog switch. The terminals 36 and 37, which are the inputs of the voltage follower, are connected to the sensors, respectively.
この第３図において、走査用アナログスイッチをオンに
して、映像信号を読み出した後、アナログスイッチ３
１、３２を順次オンにして、端子３６、３７を順次オン
にしてリセットし、各入力ラインに残っている電荷をア
ースする。In FIG. 3, after turning on the analog switch for scanning and reading out the video signal, the analog switch 3
1, 32 are sequentially turned on, terminals 36, 37 are sequentially turned on to reset, and the electric charge remaining in each input line is grounded.
ところが、このように隣接したセンサーの入力ライン間
には、浮遊容量３３が存在するため、リセットのタイミ
ングによっては、次段の出力信号が影響されてしまうと
いう問題点を有する。However, since the stray capacitance 33 exists between the input lines of the adjacent sensors as described above, there is a problem that the output signal of the next stage is affected depending on the reset timing.
この問題点を解決するため、リセットのタイミングを、
読み出し時から出来るだけ遅らせることがよい。In order to solve this problem, reset timing,
It is good to delay as much as possible after reading.
第４図は、このような、リセットのタイミングをｍビッ
ト遅れさせたドライブ回路の例を示す。図において、４
６−１、４６−２…４６−ｎはｎ段のシフトレジスタで
あり、端子４３からクロックに応じて、スイッチ４７−
１、４７−２…４７−ｎを順次オンオフ制御するための
制御信号を発生する。これらはｎビットドライバを構成
する。FIG. 4 shows an example of such a drive circuit in which the reset timing is delayed by m bits. In the figure, 4
Numerals 6-1 and 46-2 ... 46-n are shift registers of n stages, and switches 47-n are provided from the terminal 43 according to the clock.
A control signal for sequentially controlling ON / OFF of 1, 47-2 ... 47-n is generated. These form an n-bit driver.
４５−１、４５−２〜４５−ｎは、シフトレジスタの１
段目４６−１等の出力を受け、そのレベルを変換するレ
ベルシフタであり、このレベルシフタの出力によってス
イッチ４７−１、４７−２…を制御する。45-1, 45-2 to 45-n are shift register 1
It is a level shifter that receives the output of the stage 46-1 and the like and converts the level thereof, and the switches 47-1, 47-2, ... Are controlled by the output of this level shifter.
４４−１、４４−２〜４４−ｎは、ボルテージフォロワ
であり、端子４０−１、４０−２、〜４０−ｎに接続さ
れたセンサーからの出力を受け、前述のスイッチ４７−
１、〜４７−ｎを介して映像信号出力を端子４２に出力
する。スイッチ４７−１、４７−２〜４７−ｎは、ｎ段
のシフトレジスタ４６−１、４６−２〜４６−ｎからの
制御信号を受けて順次開閉されるので、一列に並んだセ
ンサーの出力を一連の映像信号として出力することにな
る。44-1, 44-2 to 44-n are voltage followers, which receive outputs from the sensors connected to the terminals 40-1, 40-2, to 40-n and receive the switch 47- mentioned above.
The video signal output is output to the terminal 42 via the terminals 1 to 47-n. The switches 47-1 and 47-2 to 47-n are sequentially opened and closed in response to the control signals from the n-stage shift registers 46-1 and 46-2 to 46-n. Will be output as a series of video signals.
前述のとおり、映像信号を読み出した後の入力ラインに
残っている電荷をアースするため、スイッチ４８−１、
４８−２〜４８−ｎが設けられている。そして、例えば
スイッチ４７−１が閉となってセンサーの出力が読み出
された後、ｍビット後に、スイッチ４８−１を閉じて、
このラインの残留電荷を除去する。As described above, in order to ground the electric charge remaining on the input line after reading the video signal, the switch 48-1,
48-2 to 48-n are provided. Then, for example, after the switch 47-1 is closed and the output of the sensor is read out, the switch 48-1 is closed after m bits have passed,
The residual charge on this line is removed.
従って、ｎ番目のセンサーからの出力４０−ｎをスイッ
チ４７−ｎの閉によって読み出した後、ｍビット後にス
イッチ４８−ｎを閉にするためには、さらにｍビット遅
延リセットのためのダミービットとなるｍ段のシフトレ
ジスタ列４６−０１〜４６−０ｍが必要となる。Therefore, after reading the output 40-n from the n-th sensor by closing the switch 47-n, in order to close the switch 48-n after m bits, a dummy bit for m-bit delay reset is further added. Therefore, m stages of shift register trains 46-01 to 46-0m are required.
第４図に示した例は、スイッチ４７−１、４７−２…４
７−ｎを、上記の順にオンとして、センサーを読み出す
もの、即ち、図の左から右方向へのスキヤンのみを行う
場合のものであるが、場合によっては、左から右方向の
みでなく、右から左方向へスキヤニングする必要が生ず
る。In the example shown in FIG. 4, the switches 47-1, 47-2, ...
7-n is turned on in the above order to read out the sensor, that is, to perform only scanning from the left to the right in the figure, but in some cases, not only from the left to the right, but also to the right. It becomes necessary to scan from left to right.
第５図は、このように、左→右、右→左へのスキヤニン
グを可能にした例である。図において、第４図と同じ部
材には同じ番号が付与してある。この場合は、ｎビット
ドライバを構成するｎ段のシフトレジスタ５６−１、５
６−２…５６−ｎとして、左右双方向にシフト可能なシ
フトレジスタを使用することと、ｎビットドライバの右
部分にｍビット遅延リセット用のダミービットであるｍ
段のシフトレジスタ群４６−０１〜４６−０ｍを設ける
外に、ｎビットドライバの左側にもｍビット遅延リセッ
ト用のダミービットであるｍ段のシフトレジスタ群４６
−０１′〜４６−０ｍ′を設けている。また、センサー
入力ラインに設けられる入力ラインリセット用のスイッ
チ５８−１〜５８−ｎは、ｍ段のシフトレジスタ４６−
０１〜４６−０ｍ及びｍ段のシフトレジスタ４６−０
１′〜４６−０ｍ′の双方からの信号によっても制御さ
れる。FIG. 5 shows an example in which skinning from left to right and right to left is possible in this way. In the figure, the same members as in FIG. 4 are given the same numbers. In this case, n-stage shift registers 56-1 and 5-5, which form an n-bit driver,
As 6-2 ... 56-n, a shift register capable of bidirectionally shifting to the left and right is used, and an m-bit delay reset dummy bit m is provided in the right part of the n-bit driver.
In addition to providing the shift register groups 46-01 to 46-0m of m stages, the shift register group 46 of m stages, which is a dummy bit for m bit delay reset, is also provided on the left side of the n bit driver.
-01 'to 46-0m' are provided. Further, the switches 58-1 to 58-n for resetting the input lines provided on the sensor input line are the m-stage shift register 46-
01-46-0m and m-stage shift register 46-0
It is also controlled by signals from both 1'-46-0m '.
従って、左から右へのスキヤニングの際には、ｍ段のシ
フトレジスタ群４６−０１〜４６−０ｍを使用すること
によってｍビット遅延した形でスイッチ５８−１、５８
−ｎを閉じ、センサーの入力ラインをアースすると同時
に、右から左へのスキヤニングの際にも、ｍ段のシフト
レジスタ群４６−０１′〜４６−０ｍ′を使用すること
によって、ｍビット遅延リセットを可能とすることがで
きる。Therefore, when scanning from left to right, the switches 58-1 and 58 are delayed by m bits by using the m-stage shift register groups 46-01 to 46-0m.
-N is closed, the input line of the sensor is grounded, and m-bit delay resetting is performed by using m-stage shift register groups 46-01 'to 46-0m' when scanning from right to left. Can be possible.
以上述べたように、入力ラインに残っている電荷を完全
に抜きとる為の、入力ラインのリセットを、読み出し時
よりｍビットだけ遅れたタイミングで行わせようとする
と、一方向スキヤニングの場合でもｍ＋ｎ段のシフトレ
ジスタが必要となる。As described above, if it is attempted to reset the input line in order to completely remove the electric charge remaining in the input line at a timing delayed by m bits from the reading time, m + n even in the case of one-way scanning. A stage shift register is required.
更に、イメージセンサーの読取りの方向性に自由度を与
えるために、左右双方向の走査（双方向スキヤニング）
を可能となるようにすると、第５図に示すように、ｎビ
ット・ドライバに対し、２ｍ段のシフトレジスタが必要
となる。これをそのまま、集積回路としてレイアウトす
ると、必要とするチップサイズが大きくなるという問題
点を有している。Furthermore, in order to give a degree of freedom to the directionality of the image sensor reading, left-right bidirectional scanning (bidirectional scanning)
In order to enable this, as shown in FIG. 5, a shift register of 2m stages is required for the n-bit driver. If this is laid out as it is as an integrated circuit, there is a problem that the required chip size becomes large.
この発明は、このような点にかんがみてなされたもので
あり、双方向スキヤニングを可能としたイメージセンサ
ードライブ回路において、ＩＣ化した時のチップの面積
の減少を図ることができるイメージセンサードライブ回
路を提供することを目的とする。The present invention has been made in view of the above points, and in an image sensor drive circuit capable of bidirectional scanning, an image sensor drive circuit capable of reducing a chip area when integrated into an IC is provided. The purpose is to provide.
上述の問題点を解決するため、この発明においては、双
方向シフトレジスタを用いて双方向読み出しを行う多数
の入力信号を読み出すためのドライブ回路において、ｍ
段の双方向シフトレジスタを設けることを特徴とする。In order to solve the above-mentioned problems, in the present invention, in a drive circuit for reading a large number of input signals for bidirectional reading using a bidirectional shift register, m
It is characterized in that a two-stage shift register is provided.
これにより、上記、多数の入力信号読み出しのためのド
ライブ回路ＩＣ化する際のチップ面積の縮少を図ること
を可能にする。As a result, it becomes possible to reduce the chip area when forming the drive circuit IC for reading a large number of input signals.
第１図は、この発明の実施例である。図において、１−
１、１−２、〜１−ｎは、ボルテージフォロワであり、
端子ＩＮ１、ＩＮ２〜ＩＮｎからのイメージセンサー出
力を、スキヤン用のスイッチ２−１、２−２〜２−ｎを
介して、順次映像出力として、出力ライン６に送り出
す。３−１、３−２、〜３−ｎは、レベルシフターであ
り、ｎ段のシフトレジスタ４−１、４−２〜４−ｎから
の信号のレベルをスキヤン用のスイッチ２−１、２−２
〜２−ｎ駆動に適するものとして、前記スキヤン用のス
イッチ２−１、２−２〜２−ｎに送るものである。FIG. 1 shows an embodiment of the present invention. In the figure, 1-
1, 1-2, to 1-n are voltage followers,
The image sensor outputs from the terminals IN1 and IN2 to INn are sequentially sent to the output line 6 as video output through the scanning switches 2-1 and 2-2 to 2-n. 3-1 and 3-2 to 3-n are level shifters, and switches 2-1 and 2 for scanning the levels of signals from the n-stage shift registers 4-1 and 4-2 to 4-n. -2
.About.2-n are suitable for driving to the scanning switches 2-1 and 2-2 to 2-n.
また、スイッチ５−１、５−２、〜５−ｎは、センサー
の入力ラインＩＮ１〜ＩＮｎに残留している電荷を除く
ためのリセット用のスイッチである。リセット用のスイ
ッチ５−１は、スイッチ２−１が閉となった後ｍビット
遅れて閉となるものである。The switches 5-1, 5-2, to 5-n are reset switches for removing charges remaining in the input lines IN1 to INn of the sensor. The reset switch 5-1 is closed m bits after the switch 2-1 is closed.
各スイッチ２−１、２−２、〜２−ｎおよびスイッチ５
−１、５−２、〜５−ｎは、第２図、第３図に説明した
アナログスイッチが利用できることはいうまでもない。Each switch 2-1, 2-2, to 2-n and switch 5
It goes without saying that the analog switches described in FIGS. 2 and 3 can be used for -1, 5-2, to 5-n.
ｎ番目のスイッチ５−ｎが、スイッチ２−ｎのオン後ｍ
ビット遅延した後オンとなるため、ダミービット用のｍ
段のシフトレジスタ４−０１〜４−０ｍが設けられてい
る。The n-th switch 5-n is m after the switch 2-n is turned on.
Since it turns on after a bit delay, m for the dummy bit
Stage shift registers 4-01 to 4-0m are provided.
以上は、第５図に示した従来例とその基本を同一にする
ものであるが、この発明においては、ダミービット用の
ｍ段のシフトレジスタ４−０１〜４−０ｍとして、双方
向シフトレジスタを用い、ｎビットドライバのシフトレ
ジスタの１段目４−１からのシフト出力を、ｍビット遅
延リセット用のｍ段のシフトレジスタのｍ段目４−０ｍ
に接続して、ｎ段のシフトレジスタ４−１〜４−ｎおよ
びｍ段のシフトレジスタ４−０１〜４−０ｍで閉リング
を形成している。The above is basically the same as the conventional example shown in FIG. 5. However, in the present invention, the m-stage shift registers 4-01 to 4-0m for dummy bits are used as the bidirectional shift register. Is used to output the shift output from the first stage 4-1 of the shift register of the n-bit driver to the m-th stage 4-0m of the m-stage shift register for m-bit delay reset.
, And the n-stage shift registers 4-1 to 4-n and the m-stage shift registers 4-01 to 4-0m form a closed ring.
このようなイメージセンサードライブ回路において、左
から右へスキヤニングを行う時は、スキヤン用スイッチ
２−１のオン後、ｍビット遅れてリセット用スイッチ５
−１をオンとする。順次スキヤン用スイッチ２−２、２
−３をオンにした後、それぞれｍビット遅れてリセット
用スイッチ５−２、５−３をオンとする。このようにし
て、最後にスイッチ２−ｎがオンになると、ｍビット
後、ダミー用のシフトレジスタのｍ段目４−０ｍからの
信号によってスイッチ５−ｍが駆動されてリセットが行
われる。ｍ段のシフトレジスタのｍ段目４−０ｍとｎ段
のシフトレジスタの１段目４−１が互いに接続されてこ
れらのシフトレジスタが閉じたリングを形成しているの
で、この動作は、再びスイッチ２−１の閉へと進み、連
続的な読み出しが可能となる。When scanning from left to right in such an image sensor drive circuit, the reset switch 5 is delayed by m bits after the scan switch 2-1 is turned on.
-1 is turned on. Sequential scan switch 2-2, 2
After -3 is turned on, the reset switches 5-2 and 5-3 are turned on with a delay of m bits respectively. Thus, when the switch 2-n is finally turned on, after m bits, the switch 5-m is driven by the signal from the m-th stage 4-0m of the dummy shift register and reset. Since the m-th stage 4-0m of the m-stage shift register and the first stage 4-1 of the n-stage shift register are connected to each other to form a closed ring, this operation is performed again. The process proceeds to the closing of the switch 2-1 and continuous reading becomes possible.
逆に、右から左へのスキヤニングを行うときには、ｎ段
のシフトレジスタ４−１〜４−ｎおよび４−０１〜４−
０ｍの駆動を逆方向にすることにより、イメージセンサ
ーの連続的な読み出しが可能となることも明らかであ
る。Conversely, when performing scanning from right to left, n-stage shift registers 4-1 to 4-n and 4-01 to 4-
It is also apparent that the image sensor can be continuously read by reversing the driving direction of 0 m.
以上、この発明の実施例としてイメージセンサーのドラ
イブ回路をあげて説明してきたが、これに限られること
なく、一般的なドライブ回路に使用し得ることはいうま
でもない。Although the drive circuit of the image sensor has been described as the embodiment of the present invention, the present invention is not limited to this, and it goes without saying that it can be used for a general drive circuit.
なお図では説明の簡略化のため、シフトレジスタを右ま
たは左方向にシフト制御するための制御信号回路につい
ては省略した。For simplification of description, a control signal circuit for controlling the shift register to shift rightward or leftward is omitted in the figure.
以上述べたとおり、この発明においては、ダミービット
用のシフトレジスタを双方向とすることにより、ｍ段の
シフトレジスタのみを設けるだけで、双方向スキヤニン
グの可能なイメージセンサードライブ回路を実現でき
る。As described above, in the present invention, the shift register for the dummy bit is bidirectional, so that an image sensor drive circuit capable of bidirectional scanning can be realized by providing only the m-stage shift register.
これは例えば、６４ビットのドライバでリセットを１０
ビット遅らすものとすれば、本来８４段分のシフトレジ
スタを必要とするところ７４段分のシフトレジスタのみ
で良いことになり、約１２％の面積縮小が計れることと
なる。This is a 10-bit reset with a 64-bit driver, for example.
If the bit delay is required, the shift register for 84 stages is originally required, but only the shift register for 74 stages is required, and the area can be reduced by about 12%.
また、リセットは遅くなる方が出力信号線への影響が小
さくなるので、遠く遅らせる事によってドライブ回路の
性能を一層向上させることができ、このとき、増々本発
明の効果が上がることになる。Moreover, since the influence on the output signal line is smaller when the reset is delayed, the performance of the drive circuit can be further improved by delaying the reset far, and at this time, the effect of the present invention is further enhanced.
第１図は、この発明の実施例を示す図、第２図、第３図
は、この発明の原理であるイメージセンサードライブ回
路の動作を説明する図、第４図、第５図は、それぞれ従
来例を示す図である。 １−１、１−２〜１−ｎ……ボルテージフォロワ、 ２−１、２−２〜２−ｎ……スキヤン用スイッチ、 ３−１、３−２〜３−ｎ……レベルシフター、 ４−１、４−２〜４−ｎ……ｎビットドライバ用のｎ段
のシフトレジスタ、 ４−０１、４−０２〜４−０ｍ……ｍビット遅延リセッ
ト用ｍ段のシフトレジスタ、 ５−１、５−２〜５−ｎ……リセット用スイッチ。FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 and FIG. 3 are diagrams for explaining the operation of an image sensor drive circuit which is the principle of the present invention, FIG. 4 and FIG. It is a figure which shows a prior art example. 1-1, 1-2 to 1-n ... voltage follower, 2-1, 2-2 to 2-n ... switch for scanning, 3-1, 3-2 to 3-n ... level shifter, 4 -1, 4-2 to 4-n ... n stage shift register for n bit driver, 4-01, 4-02 to 4-0m ... m stage shift register for m bit delay reset, 5-1 , 5-2 to 5-n ... Reset switch.
Claims (1)
信号を順次読出すようにすると共に、入力信号の入力ラ
インにリセットスイッチを設けて、入力信号読み出し
後、所定ビット遅延し前記リセットスイッチをオンにし
て、入力信号ラインをリセットするようにしたドライブ
回路において、 前記第１のシフトレジスタの後段に前記所定ビットに応
じた段数を有する第２のシフトレジスタを設け、 前記第１のシフトレジスタの初段の出力側を第２のシフ
トレジスタの最終段に接続し、かつ、前記第１のシフト
レジスタの最終段の出力側を第２のシフトレジスタの初
段に接続することで双方向スキャニングを可能としたこ
とを特徴とするドライブ回路。1. A first shift register is used to sequentially read a large number of input signals, and a reset switch is provided on the input line of the input signal so that the reset switch is turned on after a predetermined bit delay after reading the input signal. In the drive circuit for resetting the input signal line, a second shift register having a number of stages corresponding to the predetermined bit is provided after the first shift register, and the first stage of the first shift register is provided. The output side of the second shift register is connected to the final stage of the second shift register, and the output side of the final stage of the first shift register is connected to the first stage of the second shift register to enable bidirectional scanning. A drive circuit characterized in that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256679A JPH0636320B2 (en) | 1986-10-28 | 1986-10-28 | Drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61256679A JPH0636320B2 (en) | 1986-10-28 | 1986-10-28 | Drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63112899A JPS63112899A (en) | 1988-05-17 |
| JPH0636320B2 true JPH0636320B2 (en) | 1994-05-11 |
Family
ID=17295962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61256679A Expired - Lifetime JPH0636320B2 (en) | 1986-10-28 | 1986-10-28 | Drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636320B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4746941A (en) * | 1987-10-13 | 1988-05-24 | Eastman Kodak Company | Dot printer with token bit selection of data latching |
| JP2845933B2 (en) * | 1989-04-24 | 1999-01-13 | キヤノン株式会社 | Recording head unit |
| JP2004228874A (en) | 2003-01-22 | 2004-08-12 | Seiko Epson Corp | Image processing device, image processing method, and solid-state imaging device |
| JP2004228872A (en) | 2003-01-22 | 2004-08-12 | Seiko Epson Corp | Image processing device, image processing method, and solid-state imaging device |
-
1986
- 1986-10-28 JP JP61256679A patent/JPH0636320B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63112899A (en) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678062B2 (en) | Photoelectric conversion device | |
| US20080129851A1 (en) | Solid-state imaging device and imaging system | |
| US5801850A (en) | Linear sensor having a plurality of sensor rows | |
| JP2736121B2 (en) | Charge transfer device and solid-state imaging device | |
| JPH0636320B2 (en) | Drive circuit | |
| JP3637707B2 (en) | Solid-state imaging device and driving method thereof | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| JP3808928B2 (en) | Solid-state imaging device | |
| JP3581554B2 (en) | Image sensor and image reading device | |
| JPH0951480A (en) | Solid-state imaging device | |
| JPH0758606A (en) | Level conversion circuit | |
| JPH11331484A (en) | Solid-state imaging device | |
| US20020196356A1 (en) | Drive unit for transferring CCD charge | |
| JPH09163232A (en) | Solid-state image pickup device | |
| JPH0442870B2 (en) | ||
| JPH10233883A (en) | CCD image sensor and image reading device | |
| JP2004064347A (en) | Display device | |
| JPS6232761A (en) | Contact type image sensor | |
| JP3057898B2 (en) | Solid-state imaging device and driving method thereof | |
| JP2852929B2 (en) | Photoelectric conversion device | |
| JPS5899072A (en) | Image pickup device using mos type pickup element | |
| JP2994394B2 (en) | Solid-state imaging device | |
| JPS6121669A (en) | Contact sensor and its driving method | |
| JP2000152094A (en) | Solid-state imaging device | |
| JP2003309768A (en) | Solid-state image pickup device |