JPH0636320B2 - ドライブ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージセンサー等からの信号を読み出す
ためのドライブ回路に係り、特に、シフトレジスタを用
いた双方向のドライブ回路に関する。

〔従来の技術〕

多数の光センサー、例えばフォドダイオードを並べたイ
メージセンサーがファクシミリのセンサー部等に使用さ
れている。

特に、アモルファスシリコンを利用した原稿と同じ長さ
の長大なセンサーが実現されるに至り、重要性が増して
いる。

このフォトセンサーは、多数のフォトダイオードを並べ
ているため、このフォトセンサーから映像信号を得るた
めには、フォトダイオード列から成るイメージセンサー
を順次読み出すためのドライブ回路が必要となる。

第２図は、センサー部分を含めたドライブ回路の例であ
る。図において、２０はフォトダイオード等より成るセ
ンサーで、このセンサーが多数並んでイメージセンサー
が作られる。２１はボルテージフォロワであり、インピ
ーダンス変換器として動作する。２２は、Ｎ−ＭＯＳＦ
ＥＴ２２′およびＰ−ＭＯＳＦＥＴ２２″より成る走査
用のアナログスイッチ、２３はレベルシフタ、２４、２
５はそれぞれシフトレジスタの一部である。２６はイン
バータ、２７は、配線部に寄生する浮遊容量である。

このようなイメージセンサーのドライブ回路において、
光がセンサー２０に入射すると、これは、センサー２０
を含めて容量２７に、入射光量に応じた電荷を蓄積す
る。

その電位レベルをボルテージフォロワ２１で受け、走査
用のアナログスイッチ２２を開閉して、出力信号として
の映像信号を得る。

走査用のアナログスイッチ２２を開閉するためのタイミ
ング信号は、ｎ段のシフトレジスタの所定の段２４より
作られる。インバータ２６は、Ｎ−ＭＯＳ２２′、Ｐ−
ＭＯＳ２２″のＦＥＴより成るアナログスイッチを開閉
するための信号を作るためのものである。

各シフトレジスタにはクロック入力２７および走査入力
が設けられており、各クロック毎に遅延された走査入力
をシフトレジスタから得て、この信号により走査用のア
ナログスイッチ２２を開閉する。

この時、センサー読み出し後の入力ラインに電荷が残っ
ていると、次の画像信号読取時にこれが合わせて読み出
され画像信号に雑音が混入することとなるので、入力ラ
インをアースするためのリセット回路を設ける必要があ
る。

第３図は、このリセット回路にＣＭＯＳ構成のアナログ
スイッチ３１、３２…を設けた例である。図において、
２１、２１′は第２図のボルテージフォロワ２１に対応
するもので、このボルテージフォロワ２１、２１′の出
力は、走査用アナログスイッチに入力される。また、ボ
ルテージフォロワの入力である端子３６、３７は、それ
ぞれセンサーに接続されている。

この第３図において、走査用アナログスイッチをオンに
して、映像信号を読み出した後、アナログスイッチ３
１、３２を順次オンにして、端子３６、３７を順次オン
にしてリセットし、各入力ラインに残っている電荷をア
ースする。

ところが、このように隣接したセンサーの入力ライン間
には、浮遊容量３３が存在するため、リセットのタイミ
ングによっては、次段の出力信号が影響されてしまうと
いう問題点を有する。

この問題点を解決するため、リセットのタイミングを、
読み出し時から出来るだけ遅らせることがよい。

第４図は、このような、リセットのタイミングをｍビッ
ト遅れさせたドライブ回路の例を示す。図において、４
６−１、４６−２…４６−ｎはｎ段のシフトレジスタで
あり、端子４３からクロックに応じて、スイッチ４７−
１、４７−２…４７−ｎを順次オンオフ制御するための
制御信号を発生する。これらはｎビットドライバを構成
する。

４５−１、４５−２〜４５−ｎは、シフトレジスタの１
段目４６−１等の出力を受け、そのレベルを変換するレ
ベルシフタであり、このレベルシフタの出力によってス
イッチ４７−１、４７−２…を制御する。

４４−１、４４−２〜４４−ｎは、ボルテージフォロワ
であり、端子４０−１、４０−２、〜４０−ｎに接続さ
れたセンサーからの出力を受け、前述のスイッチ４７−
１、〜４７−ｎを介して映像信号出力を端子４２に出力
する。スイッチ４７−１、４７−２〜４７−ｎは、ｎ段
のシフトレジスタ４６−１、４６−２〜４６−ｎからの
制御信号を受けて順次開閉されるので、一列に並んだセ
ンサーの出力を一連の映像信号として出力することにな
る。

前述のとおり、映像信号を読み出した後の入力ラインに
残っている電荷をアースするため、スイッチ４８−１、
４８−２〜４８−ｎが設けられている。そして、例えば
スイッチ４７−１が閉となってセンサーの出力が読み出
された後、ｍビット後に、スイッチ４８−１を閉じて、
このラインの残留電荷を除去する。

従って、ｎ番目のセンサーからの出力４０−ｎをスイッ
チ４７−ｎの閉によって読み出した後、ｍビット後にス
イッチ４８−ｎを閉にするためには、さらにｍビット遅
延リセットのためのダミービットとなるｍ段のシフトレ
ジスタ列４６−０１〜４６−０ｍが必要となる。

第４図に示した例は、スイッチ４７−１、４７−２…４
７−ｎを、上記の順にオンとして、センサーを読み出す
もの、即ち、図の左から右方向へのスキヤンのみを行う
場合のものであるが、場合によっては、左から右方向の
みでなく、右から左方向へスキヤニングする必要が生ず
る。

第５図は、このように、左→右、右→左へのスキヤニン
グを可能にした例である。図において、第４図と同じ部
材には同じ番号が付与してある。この場合は、ｎビット
ドライバを構成するｎ段のシフトレジスタ５６−１、５
６−２…５６−ｎとして、左右双方向にシフト可能なシ
フトレジスタを使用することと、ｎビットドライバの右
部分にｍビット遅延リセット用のダミービットであるｍ
段のシフトレジスタ群４６−０１〜４６−０ｍを設ける
外に、ｎビットドライバの左側にもｍビット遅延リセッ
ト用のダミービットであるｍ段のシフトレジスタ群４６
−０１′〜４６−０ｍ′を設けている。また、センサー
入力ラインに設けられる入力ラインリセット用のスイッ
チ５８−１〜５８−ｎは、ｍ段のシフトレジスタ４６−
０１〜４６−０ｍ及びｍ段のシフトレジスタ４６−０
１′〜４６−０ｍ′の双方からの信号によっても制御さ
れる。

従って、左から右へのスキヤニングの際には、ｍ段のシ
フトレジスタ群４６−０１〜４６−０ｍを使用すること
によってｍビット遅延した形でスイッチ５８−１、５８
−ｎを閉じ、センサーの入力ラインをアースすると同時
に、右から左へのスキヤニングの際にも、ｍ段のシフト
レジスタ群４６−０１′〜４６−０ｍ′を使用すること
によって、ｍビット遅延リセットを可能とすることがで
きる。

〔発明が解決しようとする問題点〕

以上述べたように、入力ラインに残っている電荷を完全
に抜きとる為の、入力ラインのリセットを、読み出し時
よりｍビットだけ遅れたタイミングで行わせようとする
と、一方向スキヤニングの場合でもｍ＋ｎ段のシフトレ
ジスタが必要となる。

更に、イメージセンサーの読取りの方向性に自由度を与
えるために、左右双方向の走査（双方向スキヤニング）
を可能となるようにすると、第５図に示すように、ｎビ
ット・ドライバに対し、２ｍ段のシフトレジスタが必要
となる。これをそのまま、集積回路としてレイアウトす
ると、必要とするチップサイズが大きくなるという問題
点を有している。

この発明は、このような点にかんがみてなされたもので
あり、双方向スキヤニングを可能としたイメージセンサ
ードライブ回路において、ＩＣ化した時のチップの面積
の減少を図ることができるイメージセンサードライブ回
路を提供することを目的とする。

〔問題点を解決するための手段および作用〕

上述の問題点を解決するため、この発明においては、双
方向シフトレジスタを用いて双方向読み出しを行う多数
の入力信号を読み出すためのドライブ回路において、ｍ
段の双方向シフトレジスタを設けることを特徴とする。

これにより、上記、多数の入力信号読み出しのためのド
ライブ回路ＩＣ化する際のチップ面積の縮少を図ること
を可能にする。

〔実施例〕

第１図は、この発明の実施例である。図において、１−
１、１−２、〜１−ｎは、ボルテージフォロワであり、
端子ＩＮ１、ＩＮ２〜ＩＮｎからのイメージセンサー出
力を、スキヤン用のスイッチ２−１、２−２〜２−ｎを
介して、順次映像出力として、出力ライン６に送り出
す。３−１、３−２、〜３−ｎは、レベルシフターであ
り、ｎ段のシフトレジスタ４−１、４−２〜４−ｎから
の信号のレベルをスキヤン用のスイッチ２−１、２−２
〜２−ｎ駆動に適するものとして、前記スキヤン用のス
イッチ２−１、２−２〜２−ｎに送るものである。

また、スイッチ５−１、５−２、〜５−ｎは、センサー
の入力ラインＩＮ１〜ＩＮｎに残留している電荷を除く
ためのリセット用のスイッチである。リセット用のスイ
ッチ５−１は、スイッチ２−１が閉となった後ｍビット
遅れて閉となるものである。

各スイッチ２−１、２−２、〜２−ｎおよびスイッチ５
−１、５−２、〜５−ｎは、第２図、第３図に説明した
アナログスイッチが利用できることはいうまでもない。

ｎ番目のスイッチ５−ｎが、スイッチ２−ｎのオン後ｍ
ビット遅延した後オンとなるため、ダミービット用のｍ
段のシフトレジスタ４−０１〜４−０ｍが設けられてい
る。

以上は、第５図に示した従来例とその基本を同一にする
ものであるが、この発明においては、ダミービット用の
ｍ段のシフトレジスタ４−０１〜４−０ｍとして、双方
向シフトレジスタを用い、ｎビットドライバのシフトレ
ジスタの１段目４−１からのシフト出力を、ｍビット遅
延リセット用のｍ段のシフトレジスタのｍ段目４−０ｍ
に接続して、ｎ段のシフトレジスタ４−１〜４−ｎおよ
びｍ段のシフトレジスタ４−０１〜４−０ｍで閉リング
を形成している。

このようなイメージセンサードライブ回路において、左
から右へスキヤニングを行う時は、スキヤン用スイッチ
２−１のオン後、ｍビット遅れてリセット用スイッチ５
−１をオンとする。順次スキヤン用スイッチ２−２、２
−３をオンにした後、それぞれｍビット遅れてリセット
用スイッチ５−２、５−３をオンとする。このようにし
て、最後にスイッチ２−ｎがオンになると、ｍビット
後、ダミー用のシフトレジスタのｍ段目４−０ｍからの
信号によってスイッチ５−ｍが駆動されてリセットが行
われる。ｍ段のシフトレジスタのｍ段目４−０ｍとｎ段
のシフトレジスタの１段目４−１が互いに接続されてこ
れらのシフトレジスタが閉じたリングを形成しているの
で、この動作は、再びスイッチ２−１の閉へと進み、連
続的な読み出しが可能となる。

逆に、右から左へのスキヤニングを行うときには、ｎ段
のシフトレジスタ４−１〜４−ｎおよび４−０１〜４−
０ｍの駆動を逆方向にすることにより、イメージセンサ
ーの連続的な読み出しが可能となることも明らかであ
る。

以上、この発明の実施例としてイメージセンサーのドラ
イブ回路をあげて説明してきたが、これに限られること
なく、一般的なドライブ回路に使用し得ることはいうま
でもない。

なお図では説明の簡略化のため、シフトレジスタを右ま
たは左方向にシフト制御するための制御信号回路につい
ては省略した。

〔発明の効果〕

以上述べたとおり、この発明においては、ダミービット
用のシフトレジスタを双方向とすることにより、ｍ段の
シフトレジスタのみを設けるだけで、双方向スキヤニン
グの可能なイメージセンサードライブ回路を実現でき
る。

これは例えば、６４ビットのドライバでリセットを１０
ビット遅らすものとすれば、本来８４段分のシフトレジ
スタを必要とするところ７４段分のシフトレジスタのみ
で良いことになり、約１２％の面積縮小が計れることと
なる。

また、リセットは遅くなる方が出力信号線への影響が小
さくなるので、遠く遅らせる事によってドライブ回路の
性能を一層向上させることができ、このとき、増々本発
明の効果が上がることになる。

【図面の簡単な説明】

第１図は、この発明の実施例を示す図、第２図、第３図
は、この発明の原理であるイメージセンサードライブ回
路の動作を説明する図、第４図、第５図は、それぞれ従
来例を示す図である。 １−１、１−２〜１−ｎ……ボルテージフォロワ、 ２−１、２−２〜２−ｎ……スキヤン用スイッチ、 ３−１、３−２〜３−ｎ……レベルシフター、 ４−１、４−２〜４−ｎ……ｎビットドライバ用のｎ段
のシフトレジスタ、 ４−０１、４−０２〜４−０ｍ……ｍビット遅延リセッ
ト用ｍ段のシフトレジスタ、 ５−１、５−２〜５−ｎ……リセット用スイッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１のシフトレジスタによって多数の入力
   信号を順次読出すようにすると共に、入力信号の入力ラ
   インにリセットスイッチを設けて、入力信号読み出し
   後、所定ビット遅延し前記リセットスイッチをオンにし
   て、入力信号ラインをリセットするようにしたドライブ
   回路において、 前記第１のシフトレジスタの後段に前記所定ビットに応
   じた段数を有する第２のシフトレジスタを設け、 前記第１のシフトレジスタの初段の出力側を第２のシフ
   トレジスタの最終段に接続し、かつ、前記第１のシフト
   レジスタの最終段の出力側を第２のシフトレジスタの初
   段に接続することで双方向スキャニングを可能としたこ
   とを特徴とするドライブ回路。