JPH063640B2 - Copier control device - Google Patents
Copier control deviceInfo
- Publication number
- JPH063640B2 JPH063640B2 JP59225193A JP22519384A JPH063640B2 JP H063640 B2 JPH063640 B2 JP H063640B2 JP 59225193 A JP59225193 A JP 59225193A JP 22519384 A JP22519384 A JP 22519384A JP H063640 B2 JPH063640 B2 JP H063640B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- bit
- option
- copying machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Control Or Security For Electrophotography (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は複写機に係り、特にソータ、ドキュメント・
フィーダ等複数のオプションを有する複写機の制御装置
に関する。The present invention relates to a copying machine, and more particularly to a sorter, a document
The present invention relates to a control device for a copying machine having a plurality of options such as a feeder.
最近の複写機は多機能化しており、ソータ、ドキュメン
ト・フィーダ、各種の表示を行う表示部等多数のオプシ
ョン（付属設備）を有している。このオプション群を制
御するため複写機本体側の制御部からコントロール信号
等各種のデータが送信され、又これらのオプション群か
ら同様各種のデータが本体側制御部に送られている。こ
れらの複写機本体制御部とオプション間のデータ通信
は、従来より専用の通信線による１：１の通信によりな
されている。Recent copying machines have become multifunctional, and have many options (accessory equipment) such as a sorter, a document feeder, and a display unit for displaying various types of displays. In order to control this option group, various kinds of data such as control signals are transmitted from the control section on the main body side of the copying machine, and various kinds of data are also sent from the option group to the main body side control section. Data communication between the control section of the copying machine main body and the option is conventionally performed by 1: 1 communication using a dedicated communication line.
ところで、このオプションはユーザの必要に応じて、取
りつけたり又外されたりするが、この場合、専用の通信
線によって１：１の通信を行なうものでは、その都度、
専用の通信線を布設する等の作業が必要となる。注文に
応じて工場で生産する場合には、この作用を工場で行な
うこともできるが、いったん複写機を設置した後に、オ
プションを追加する時には、この作業に多数の日数を要
し、非常に高価になる。By the way, this option may be attached or removed depending on the user's need. In this case, if the 1: 1 communication is performed by a dedicated communication line,
Work such as laying a dedicated communication line is required. This can be done at the factory if it is produced at the factory according to the order, but after installing the copying machine, when adding options, this work requires many days and is very expensive. become.
この問題点を改善するため、共通のデータ・ラインによ
って多数のオプションを接続することが提案されてい
る。この場合、データの先頭部に、オプションを特定す
るためのコントロール・アドレス・データを設け、その
後に、オプションをコントロールするためのデータであ
るインターフェース・データを続け、特定のオプション
を制御する方式をとっている。このようにデータを構成
することにより、オプションを追加した時も、本体制御
部のソフトを変更することにより比較的容易にオプショ
ンの追加に応ずることができる。To alleviate this problem, it has been proposed to connect a number of options with a common data line. In this case, the control address data for specifying the option is provided at the beginning of the data, and then the interface data, which is the data for controlling the option, is continued to control the specific option. ing. By configuring the data in this way, even when an option is added, it is possible to relatively easily respond to the addition of the option by changing the software of the main body control unit.
ところが、共通のデータ・ラインを利用して制御を行な
わせた場合、オプション群の誤動作が比較的多いという
問題点が生じている。However, when the control is performed by using the common data line, there is a problem that the malfunction of the option group is relatively large.
ところで複写機は高圧発生装置、コロトロン等雑音発生
源となるものが多数存在するところから、このノイズに
より誤データが発生してしまうことが考えられる。複写
機とオプションとの１：１の通信であればノイズ等によ
るデータの誤りが発生したとしても、オプションの制御
指令の内容がある程度予想されることから各々、誤デー
タ時の誤動作を防止するようにコントロール系を作れ
ば、比較的その影響を小さくできるが、複数のオプショ
ンと複写機本体を共通のデータ・ラインで接続した場合
には、ノイズ等によるデータの誤り発生時に、どのオプ
ションにどういう影響があるかを想定してコントロール
系を作成することは大変難しくなり、品質の面でも、コ
ストの面でも不利となる。特に、コントロール・アドレ
ス・データに誤データが生ずるとシステムの誤動作とな
る。By the way, since there are many high-voltage generators, corotrons, and other noise sources in the copying machine, it is conceivable that this noise may cause erroneous data. Even if a data error occurs due to noise or the like in the case of 1: 1 communication between the copying machine and the option, the content of the option control command is expected to some extent, so it is necessary to prevent malfunctions at the time of incorrect data. If you create a control system, the effect can be made relatively small, but when multiple options and the main body of the copier are connected by a common data line, when a data error occurs due to noise etc., what effect does it have on which option? It is very difficult to create a control system assuming that there is such a problem, which is disadvantageous in terms of quality and cost. In particular, if erroneous data occurs in the control address data, the system will malfunction.
この発明は、上述のような問題点を改善するためになさ
れたものであり、複数のオプションを共通のデータ・ラ
インで接続したような複写機の制御装置において、ノイ
ズ等による誤データが発生した時に、その誤データの発
生を検知できるようにし、複写機の誤動作を防ぐことが
できるようにした複写機制御装置を提供することを目的
とする。The present invention has been made to solve the above problems, and in a control device of a copying machine in which a plurality of options are connected by a common data line, erroneous data due to noise or the like has occurred. At the same time, it is an object of the present invention to provide a copying machine control device capable of detecting the occurrence of the erroneous data and preventing the erroneous operation of the copying machine.
上述の目的を達成するため、この発明では、複数のオプ
ションを有する複写機制御装置において、本体制御部に
プロセッサを設けると共に、オプションに送出すべきデ
ータを保持する記憶部および前記プロセッサにより制御
されるパリティ発生部を設け、複写機本体から各オプシ
ョンへの送信データ群の最終データとして、チェック用
のコードを付加するとともに、コントロール・アドレス
・データの先頭ビットを「１」に固定し、インターフェ
ース・データ、ブロック・チェック・キャラクタのそれ
ぞれの先頭ビットを「０」に固定したことを特徴とす
る。In order to achieve the above-mentioned object, according to the present invention, in a copying machine control device having a plurality of options, a processor is provided in a main body control part, and a storage part for holding data to be sent to the option and the processor are controlled. A parity generator is provided, a check code is added as the final data of the transmission data group from the copier body to each option, and the first bit of the control address data is fixed to "1" to make the interface data. , The block start character of each block check character is fixed to "0".
これにより、複数のオプションへの送信データ中の誤り
の発生を検知し、各オプションの誤動作を未然に防止す
ることができる。This makes it possible to detect the occurrence of an error in the transmission data to a plurality of options and prevent the malfunction of each option in advance.
以下、この発明の一実施例を第１図、第２図、第３図を
用いて説明する。An embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 3.
第１図（イ）は複写機本体とそのオプションを示す図で
あり、第１図（ロ）にその詳細を示す複写機本体の制御
部２から送信ライン７を通して、オプション３、４、
５、６の制御部に接続され、また受信ライン８を介して
各オプションからのデータが制御部２に送られる。オプ
ションは、例えば、ドキュメント・フィーダ３、ソータ
４、ディスプレイ５、ミニ・プリンタ６等である。複写
機本体の制御部２は、例えばマイクロプロセッサの如き
プロセッサ２１、カウンタ（ＣＮＴ）２２、ＲＡＭ２
３、パリティ発生部２４、ブロック・チェック・キャラ
クタ（ＢＣＣ）レジスタ２５、送信レジスタ２６、パラ
レル・シリアル変換部（Ｐ／Ｓ変換部）２７、送受信制
御部２８等を具備する。またこのプロセツサ２１を制御
するためのプログラムが格納されているＲＯＭ（図示省
略）を有する。FIG. 1 (a) is a diagram showing the main body of the copying machine and its options. The details of the main body of the copying machine are shown in FIG. 1 (b).
Data from each option is sent to the control unit 2 via the receiving line 8 and connected to the control units 5 and 6. The options are, for example, a document feeder 3, a sorter 4, a display 5, a mini printer 6 and the like. The control unit 2 of the copying machine main body includes a processor 21 such as a microprocessor, a counter (CNT) 22, and a RAM 2.
3, a parity generation unit 24, a block check character (BCC) register 25, a transmission register 26, a parallel / serial conversion unit (P / S conversion unit) 27, a transmission / reception control unit 28, and the like. It also has a ROM (not shown) in which a program for controlling the processor 21 is stored.
各オプションは、複写機本体の制御部２からのデータに
もとづき動作する。Each option operates based on data from the control unit 2 of the copying machine main body.
第２図はこの制御部２より送出されるデータの例であ
る。データは第２図（ロ）に示すような１ブロック・デ
ータから成る。この１ブロック・データは、コントロー
ル・アドレス・データ９、インターフェース・データ１
０−１〜１０−ｎ（可変長）、ブロック・チェック・キ
ャラクタ１１から構成されている。コントロール・アド
レス・データ９は第２図（イ）に示すように、＃０〜＃
７の８ビットにより構成され、＃０〜＃３の４ビット
を、この１ブロック・データのデータ長を示すビットに
使用する。＃４〜＃６の３ビットは制御対象であるオプ
ションを指示するデータ、即ち、アドレス・データとな
る。この実施例ではコントロール・アドレス・データ９
の先頭である＃７のビットを常に「１」として、コント
ロール・アドレス・データの始まりを表わしている。FIG. 2 shows an example of data transmitted from the control unit 2. The data consists of one block data as shown in FIG. This 1 block data consists of control address data 9 and interface data 1
0- 1 ~10-n (variable length), and a block check characters 11. The control address data 9 is # 0 to #, as shown in FIG.
It is composed of 8 bits of 7, and 4 bits of # 0 to # 3 are used as bits indicating the data length of this 1 block data. The 3 bits # 4 to # 6 serve as data designating an option to be controlled, that is, address data. In this embodiment, control address data 9
The first bit of # 7 is always set to "1" to indicate the start of control address data.
インターフェース・データ１０は、この実施例では各バ
イトの先頭の＃７のビットを常に「０」としているが、
＃０〜＃６の７ビットに、オプション・コントロールの
ためのデータを収容する。このインターフェース・デー
タは可変長でありこの可変長のインターフェース・デー
タを含む１ブロックのデータ長がコントロール・アドレ
ス・データ９のデータ長部に記入される。第２図の例で
は、インターフェース・データ１０として全てのビット
が「０」であるものが示されている。この発明に従っ
て、ブロック・チェック・キャラクタ１１が１ブロック
・データの最後部に追加されている。In the interface data 10, in this embodiment, the head bit # 7 of each byte is always "0".
7 bits of # 0 to # 6 contain data for option control. This interface data has a variable length, and the data length of one block including the interface data of this variable length is written in the data length portion of the control address data 9. In the example of FIG. 2, the interface data 10 is shown in which all bits are “0”. According to the present invention, the block check character 11 is added to the end of one block data.
このブロック・チェック・キャラクタ１１の先頭の＃７
のビットはこの実施例では常に「０」としているが、＃
０〜＃６のビットには１ブロック・データのチェック・
コードを入れる。即ち、コントロール・アドレス・デー
タの＃０のビット、インターフェース・データの＃０の
ビットの例えば排他的論理和によりこれらのパリティコ
ードをとりブロック・チェック・キャラクタの＃０のビ
ットとする。# 7 at the beginning of this block check character 11
Is always set to "0" in this embodiment, but #
Check 1 block data for bits 0 to # 6
Enter the code. That is, the parity code of these bits # 0 of the control address data and the bit # 0 of the interface data is taken as the block check character # 0 by, for example, exclusive OR.
いま、第２図（イ）に示すようにコントロール・アドレ
ス・データが「１００１０１００」、インターフェース
・データ１０−１、１０−２（ｎ＝２）がオール「０」
の場合、コントロール・アドレス・データの＃０のビッ
トが「０」、インターフェース・データ１０−１の＃０
のビットが「０」、インターフェース・データ１０−２
の＃０のビットが「０」であるから、これらの排他的論
理和であるブロック・チェック・キャラクタ１１の＃０
のビットは「０」となる。同様に各データ９、１０
−１、１０−２の＃１のビットは「０」であるから、ブ
ロック・チェック・キャラクタ１１の＃１のビットを
「０」とする。以下同様に＃２、＃３、＃４、＃５、＃
６の各ビット番号対応のパリティコード（水平パリティ
コード）をとりこれを、ブロック・チェック・キャラク
タ１１の各＃２、＃３、＃４、＃５、＃６の各ビットと
する。なおこの実施例の場合では、ブロック・チェック
・キャラクタ１１の＃７のビットは、コントロール・ア
ドレス・データの先頭ビットを区別するため常に「０」
としている。Now, FIG. 2 (b) to the control address data as indicated by "10010100", interface data 10- 1, 10- 2 (n = 2) is all "0"
In the case of, bit is "0" in the # 0 of the control address data, # 0 of the interface data 10 1
Of the bit is "0", the interface data 10- 2
# 0 of the block check character 11 which is the exclusive OR of these bits is "0".
Is 0. Similarly, each data 9, 10
- 1, since the # 1 bit of 10-2 is "0", the # 1 bit of the block check character 11 is "0". Similarly, # 2, # 3, # 4, # 5, #
A parity code (horizontal parity code) corresponding to each bit number of 6 is taken and used as each bit of # 2, # 3, # 4, # 5 and # 6 of the block check character 11. In the case of this embodiment, the bit # 7 of the block check character 11 is always "0" in order to distinguish the first bit of the control address data.
I am trying.
第３図は、インターフェース・データのｎ＝２の場合の
ブロック・チェック・キャラクタ１１を得るための排他
的論理和をとる回路例である。図から明らかなように、
各ビット＃０〜＃６の排他的論理和をとり、ビット＃７
はグランド即ち「０」にしている。FIG. 3 is an example of a circuit that takes an exclusive OR to obtain the block check character 11 when n = 2 of the interface data. As is clear from the figure,
The exclusive OR of each bit # 0 to # 6 is taken and bit # 7
Is set to ground, that is, "0".
このようにしてこの発明においては、１ブロック・デー
タの最後尾に、データ・チェックのためのブロック・チ
ェック・キャラクタ１１を付加する。Thus, in the present invention, the block check character 11 for data check is added to the end of one block data.
次に制御部２の動作を説明する。Next, the operation of the control unit 2 will be described.
プロセッサ２１はまずオプションに対するインターフェ
ース・データを作成し、これをＲＡＭ２３に記入する。
それからこのインターフェース・データのバイト長に２
バイト（コントロール・アドレス・データ部分とブロッ
ク・チェック・キャラクタ部分）を加算して１ブロック
・データのデータ長を算出する。このようにして算出し
たデータ長とオプションのアドレスと先頭データを
「１」にしたコントロール・アドレス・データを作成し
てこれをＲＡＭ２３に記入する。そしてカウンタ２２を
前記データ長より１バイト少ない数にセットする。The processor 21 first creates interface data for the option and writes this in the RAM 23.
Then the byte length of this interface data is 2
Bytes (control address data part and block check character part) are added to calculate the data length of one block data. The control address data in which the data length thus calculated, the address of the option, and the start data are set to "1" is created and is written in the RAM 23. Then, the counter 22 is set to a number smaller than the data length by 1 byte.
それからプロセッサ２１はＲＡＭ２３中に記入された前
記データのうち、まずコントロール・アドレス・データ
を読み出してこれを送信レジスタ２６に送出し、またパ
リティ発生部２４にも送出する。そしてカウンタ２２を
−１する。次にインターフェース・データを１バイト送
信レジスタ２６に送出し、またこれをパリティ発生部２
４にも送出する。このとき送信レジスタ２６に送出され
たデータはＰ／Ｓ変換部２７によりシリアル・データに
変換され、送受信制御部２８に伝達される。このように
してプロセッサ２１はＲＡＭ２３中に記入されたコント
ロール・アドレス・データおよびインターフェース・デ
ータを順次送信レジスタ２６およびパリティ発生部２４
に送出する。そしてカウンタ２２が零になったときＲＡ
Ｍ２３内に記入された送信データをすべて読み出したこ
とがわかるので、プロセッサ２１はそのときパリティ発
生部２４で作成されていたブロック・チェック・キャラ
クタをＢＣＣレジスタ２５より送信レジスタ２６に送出
させ、これをＰ／Ｓ変換部２７によりシリアル・データ
に変換し、送受信制御部２８に送出させる。このように
して送信ライン７にシリアルな送信データが出力され
る。Then, the processor 21 first reads out the control address data from the data written in the RAM 23 and sends it to the transmission register 26, and also sends it to the parity generator 24. Then, the counter 22 is decremented by one. Next, the interface data is sent to the 1-byte transmission register 26, and this is also sent to the parity generation unit 2
Also send to 4. At this time, the data sent to the transmission register 26 is converted into serial data by the P / S conversion unit 27 and transmitted to the transmission / reception control unit 28. In this way, the processor 21 sequentially transmits the control address data and the interface data written in the RAM 23 to the transmission register 26 and the parity generation unit 24.
Send to. When the counter 22 reaches zero, RA
Since it can be seen that all the transmission data written in M23 has been read out, the processor 21 causes the BCC register 25 to send the block check character created in the parity generating unit 24 to the transmission register 26 at this time. It is converted into serial data by the P / S conversion unit 27 and sent to the transmission / reception control unit 28. In this way, serial transmission data is output to the transmission line 7.
各オプションはこの送信データのうちコントロール・ア
ドレス・データにおけるアドレス部分が自アドレスの場
合、そのインターフェース・データに指示された制御を
行うことになる。勿論この際、ブロック・チェック・キ
ャラクタによりその受信データが正確か否かチェックす
ることになり、正しいデータによる制御が行われるもの
となる。When the address part in the control address data of this transmission data is its own address, each option performs the control instructed by the interface data. Of course, at this time, the block check character is used to check whether the received data is correct or not, and control is performed based on correct data.
本発明によれば、複写機本体の制御部からのデータとし
て、チェック・コードとなるブロック・チェック・キャ
ラクタを付加しているので、複写機本体制御部からのデ
ータ送信時、ノイズによる誤データが発生しても、その
誤データの発生を正しく検知できる確率を上げることが
できる。特に、コントロール・アドレス・データのアド
レス部分に誤りが発生した場合には、システムの混乱が
発生するが、このような場合にも、誤データの発生を検
知できる確率が上がるので、本発明によれば誤動作の発
生を大きく抑制することができる。According to the present invention, since the block check character serving as a check code is added as the data from the control unit of the copying machine main body, erroneous data due to noise may occur when the data is transmitted from the copying machine main body control unit. Even if it occurs, it is possible to increase the probability that the occurrence of the erroneous data can be correctly detected. In particular, if an error occurs in the address part of the control address data, the system will be confused. However, even in such a case, the probability of detecting the occurrence of erroneous data is increased. For example, the occurrence of malfunction can be greatly suppressed.
ところでコントロール・アドレス・データ、インターフ
ェース・データ、ブロック・チェック・キャラクタの先
頭ビットを「１」又は「０」に固定したので、実際のデ
ータがどんなビット列でも影響を受けないよう固定し
て、実際に受信された全てのデータの先頭ビットのチェ
ックができる。これによりコロトロンや静電気や電線か
らのノイズで異常が発生した場合、この固定された先頭
ビットのチェック（バイト単位のチェック）と他の７ビ
ットの排他的論理和によるブロックデータチェック（ブ
ロック単位のチェック）の組合せにより、異常検知の確
率が上がる。By the way, the control address data, interface data, and the first bit of the block check character are fixed to "1" or "0", so the actual data is fixed so that it is not affected by any bit string, and The first bit of all received data can be checked. If an error occurs due to noise from the corotron, static electricity, or electric wire, block data check (block unit check) by this fixed first bit check (byte unit check) and other 7-bit exclusive OR ) Combination increases the probability of abnormality detection.
また、コントロール・アドレス・データの先頭ビットを
「１」に、インターフェース・データを「０」に固定し
た理由は、複写機でのコロトロンや静電気にある異常で
は「０」ビットが「１」ビットに化けることが多く、こ
れをできるだけ多数検知するために、圧倒的にデータ数
の多いインターフェース・データの先頭ビットを「０」
にしたものである。尚、ブロック・チェック・キャラク
タの先頭ビットを「０」に固定した理由は、コントロー
ル・アドレス・データと区別すれば、データのブロック
化がわかり易くなるためである。In addition, the reason why the first bit of the control address data is fixed to "1" and the interface data is fixed to "0" is that the "0" bit is changed to "1" bit in the case of a corotron or static electricity abnormality in the copying machine. It is often garbled, and in order to detect this as much as possible, the leading bit of the interface data that has an overwhelmingly large amount of data is "0"
It is the one. The reason why the first bit of the block check character is fixed to "0" is that it is easy to understand the block formation of the data if it is distinguished from the control address data.
図面は、この発明の一実施例を示す図で、第１図は複写
機本体とそのオプションの接続を示す図、第２図は１ブ
ロック・データの構成を示す図、第３図はブロック・チ
ェック・キャラクタを作成するための一例を示す図であ
る。 １…複写機本体 ２…複写機本体制御部 ３…ドキュメント・フィーダ ４…ソータ ５…ディスプレイ ６…ミニ・プリンタ ９…コントロール・アドレス・データ １０…インターフェース・データ １１…ブロック・チェック・キャラクタFIG. 1 is a diagram showing an embodiment of the present invention. FIG. 1 is a diagram showing a main body of a copying machine and its optional connection, FIG. 2 is a diagram showing the structure of one block data, and FIG. 3 is a block diagram. It is a figure which shows an example for creating a check character. 1 ... Copier main body 2 ... Copier main body controller 3 ... Document feeder 4 ... Sorter 5 ... Display 6 ... Mini printer 9 ... Control address data 10 ... Interface data 11 ... Block check character
Claims (1)
において、本体制御部にプロセッサを設けると共に、オ
プションに送出すべきデータを保持しておく記憶部およ
び前記プロセッサにより制御されるパリティ発生部を設
け、複写機本体から各オプションへの送信データ群を最
終データとしてチェック用のコードを付加するととも
に、コントロール・アドレス・データの先頭ビットを
「１」に固定し、インターフェース・データ、ブロック
・チェック・キャラクタのそれぞれの先頭ビットを
「０」に固定したことを特徴とする複写機制御装置。1. A copying machine control apparatus having a plurality of options, wherein a main body control section is provided with a processor, and a storage section for holding data to be sent to the option and a parity generation section controlled by the processor are provided. , A check code is added as the final data of the transmission data group from the copier body to each option, and the first bit of the control address data is fixed to "1", and the interface data and block check character are set. The control device for a copying machine is characterized in that the first bit of each is fixed to "0".
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225193A JPH063640B2 (en) | 1984-10-26 | 1984-10-26 | Copier control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225193A JPH063640B2 (en) | 1984-10-26 | 1984-10-26 | Copier control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103298A JPS61103298A (en) | 1986-05-21 |
| JPH063640B2 true JPH063640B2 (en) | 1994-01-12 |
Family
ID=16825425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225193A Expired - Lifetime JPH063640B2 (en) | 1984-10-26 | 1984-10-26 | Copier control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063640B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
| US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
| JP2734533B2 (en) * | 1988-07-12 | 1998-03-30 | ミノルタ株式会社 | Image forming device |
| US5138701A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Data communication control system |
| JP4622238B2 (en) * | 2003-11-19 | 2011-02-02 | 富士ゼロックス株式会社 | Image forming apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525291A (en) * | 1978-08-11 | 1980-02-22 | Sanyo Electric Co Ltd | Serial data transmission device |
| JPS5720049A (en) * | 1980-07-11 | 1982-02-02 | Fujitsu Ltd | Data transmission system |
-
1984
- 1984-10-26 JP JP59225193A patent/JPH063640B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61103298A (en) | 1986-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03230638A (en) | Multiplex communication controller | |
| JPH0797417B2 (en) | Electronic postage meter with redundant memory | |
| JPS62161236A (en) | Series data communication method | |
| JPH063640B2 (en) | Copier control device | |
| JPH0783389B2 (en) | Frame component device | |
| JPH0823862B2 (en) | Multiprocessor computer system | |
| JPS61103297A (en) | Controller for electronic copying machine | |
| JPS61103345A (en) | Controller of electronic copying machine | |
| US4012718A (en) | Communication multiplexer module | |
| US20250202870A1 (en) | End-to-end protection method | |
| JPH0546733B2 (en) | ||
| JPH0683293B2 (en) | Signal processing circuit | |
| JP2835034B2 (en) | Interface terminal for remote monitoring and control system | |
| JP3629910B2 (en) | Communication control device | |
| US20090150727A1 (en) | Data transmission method | |
| GB2078404A (en) | Improvements in or relating to modular-type memory units | |
| JPS5811145B2 (en) | How to check the operation of CRC generation and check circuit | |
| JP2662320B2 (en) | Transmission data synchronization method for disaster prevention monitoring system | |
| JPH03154951A (en) | data processing equipment | |
| JPS62210798A (en) | Communication control equipment | |
| JPS6123443A (en) | Serial communication control system of picture recorder | |
| JPH0327135B2 (en) | ||
| JPS60200354A (en) | How to set the address of the control device | |
| JPS57162039A (en) | Fault detecting system | |
| JPS6340952A (en) | Interface conversion device |