JPH063640B2

JPH063640B2 - 複写機制御装置

Info

Publication number: JPH063640B2
Application number: JP59225193A
Authority: JP
Inventors: 孝信鈴木
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1984-10-26
Filing date: 1984-10-26
Publication date: 1994-01-12
Anticipated expiration: 2009-01-12
Also published as: JPS61103298A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は複写機に係り、特にソータ、ドキュメント・
フィーダ等複数のオプションを有する複写機の制御装置
に関する。

〔従来の技術〕

最近の複写機は多機能化しており、ソータ、ドキュメン
ト・フィーダ、各種の表示を行う表示部等多数のオプシ
ョン（付属設備）を有している。このオプション群を制
御するため複写機本体側の制御部からコントロール信号
等各種のデータが送信され、又これらのオプション群か
ら同様各種のデータが本体側制御部に送られている。こ
れらの複写機本体制御部とオプション間のデータ通信
は、従来より専用の通信線による１：１の通信によりな
されている。

ところで、このオプションはユーザの必要に応じて、取
りつけたり又外されたりするが、この場合、専用の通信
線によって１：１の通信を行なうものでは、その都度、
専用の通信線を布設する等の作業が必要となる。注文に
応じて工場で生産する場合には、この作用を工場で行な
うこともできるが、いったん複写機を設置した後に、オ
プションを追加する時には、この作業に多数の日数を要
し、非常に高価になる。

この問題点を改善するため、共通のデータ・ラインによ
って多数のオプションを接続することが提案されてい
る。この場合、データの先頭部に、オプションを特定す
るためのコントロール・アドレス・データを設け、その
後に、オプションをコントロールするためのデータであ
るインターフェース・データを続け、特定のオプション
を制御する方式をとっている。このようにデータを構成
することにより、オプションを追加した時も、本体制御
部のソフトを変更することにより比較的容易にオプショ
ンの追加に応ずることができる。

〔発明が解決しようとする問題点〕

ところが、共通のデータ・ラインを利用して制御を行な
わせた場合、オプション群の誤動作が比較的多いという
問題点が生じている。

ところで複写機は高圧発生装置、コロトロン等雑音発生
源となるものが多数存在するところから、このノイズに
より誤データが発生してしまうことが考えられる。複写
機とオプションとの１：１の通信であればノイズ等によ
るデータの誤りが発生したとしても、オプションの制御
指令の内容がある程度予想されることから各々、誤デー
タ時の誤動作を防止するようにコントロール系を作れ
ば、比較的その影響を小さくできるが、複数のオプショ
ンと複写機本体を共通のデータ・ラインで接続した場合
には、ノイズ等によるデータの誤り発生時に、どのオプ
ションにどういう影響があるかを想定してコントロール
系を作成することは大変難しくなり、品質の面でも、コ
ストの面でも不利となる。特に、コントロール・アドレ
ス・データに誤データが生ずるとシステムの誤動作とな
る。

この発明は、上述のような問題点を改善するためになさ
れたものであり、複数のオプションを共通のデータ・ラ
インで接続したような複写機の制御装置において、ノイ
ズ等による誤データが発生した時に、その誤データの発
生を検知できるようにし、複写機の誤動作を防ぐことが
できるようにした複写機制御装置を提供することを目的
とする。

〔問題点を解決するための手段および作用〕

上述の目的を達成するため、この発明では、複数のオプ
ションを有する複写機制御装置において、本体制御部に
プロセッサを設けると共に、オプションに送出すべきデ
ータを保持する記憶部および前記プロセッサにより制御
されるパリティ発生部を設け、複写機本体から各オプシ
ョンへの送信データ群の最終データとして、チェック用
のコードを付加するとともに、コントロール・アドレス
・データの先頭ビットを「１」に固定し、インターフェ
ース・データ、ブロック・チェック・キャラクタのそれ
ぞれの先頭ビットを「０」に固定したことを特徴とす
る。

これにより、複数のオプションへの送信データ中の誤り
の発生を検知し、各オプションの誤動作を未然に防止す
ることができる。

〔実施例〕

以下、この発明の一実施例を第１図、第２図、第３図を
用いて説明する。

第１図（イ）は複写機本体とそのオプションを示す図で
あり、第１図（ロ）にその詳細を示す複写機本体の制御
部２から送信ライン７を通して、オプション３、４、
５、６の制御部に接続され、また受信ライン８を介して
各オプションからのデータが制御部２に送られる。オプ
ションは、例えば、ドキュメント・フィーダ３、ソータ
４、ディスプレイ５、ミニ・プリンタ６等である。複写
機本体の制御部２は、例えばマイクロプロセッサの如き
プロセッサ２１、カウンタ（ＣＮＴ）２２、ＲＡＭ２
３、パリティ発生部２４、ブロック・チェック・キャラ
クタ（ＢＣＣ）レジスタ２５、送信レジスタ２６、パラ
レル・シリアル変換部（Ｐ／Ｓ変換部）２７、送受信制
御部２８等を具備する。またこのプロセツサ２１を制御
するためのプログラムが格納されているＲＯＭ（図示省
略）を有する。

各オプションは、複写機本体の制御部２からのデータに
もとづき動作する。

第２図はこの制御部２より送出されるデータの例であ
る。データは第２図（ロ）に示すような１ブロック・デ
ータから成る。この１ブロック・データは、コントロー
ル・アドレス・データ９、インターフェース・データ１
０−_１〜１０−ｎ（可変長）、ブロック・チェック・キ
ャラクタ１１から構成されている。コントロール・アド
レス・データ９は第２図（イ）に示すように、＃０〜＃
７の８ビットにより構成され、＃０〜＃３の４ビット
を、この１ブロック・データのデータ長を示すビットに
使用する。＃４〜＃６の３ビットは制御対象であるオプ
ションを指示するデータ、即ち、アドレス・データとな
る。この実施例ではコントロール・アドレス・データ９
の先頭である＃７のビットを常に「１」として、コント
ロール・アドレス・データの始まりを表わしている。

インターフェース・データ１０は、この実施例では各バ
イトの先頭の＃７のビットを常に「０」としているが、
＃０〜＃６の７ビットに、オプション・コントロールの
ためのデータを収容する。このインターフェース・デー
タは可変長でありこの可変長のインターフェース・デー
タを含む１ブロックのデータ長がコントロール・アドレ
ス・データ９のデータ長部に記入される。第２図の例で
は、インターフェース・データ１０として全てのビット
が「０」であるものが示されている。この発明に従っ
て、ブロック・チェック・キャラクタ１１が１ブロック
・データの最後部に追加されている。

このブロック・チェック・キャラクタ１１の先頭の＃７
のビットはこの実施例では常に「０」としているが、＃
０〜＃６のビットには１ブロック・データのチェック・
コードを入れる。即ち、コントロール・アドレス・デー
タの＃０のビット、インターフェース・データの＃０の
ビットの例えば排他的論理和によりこれらのパリティコ
ードをとりブロック・チェック・キャラクタの＃０のビ
ットとする。

いま、第２図（イ）に示すようにコントロール・アドレ
ス・データが「１００１０１００」、インターフェース
・データ１０−_１、１０−_２（ｎ＝_２）がオール「０」
の場合、コントロール・アドレス・データの＃０のビッ
トが「０」、インターフェース・データ１０−_１の＃０
のビットが「０」、インターフェース・データ１０−_２
の＃０のビットが「０」であるから、これらの排他的論
理和であるブロック・チェック・キャラクタ１１の＃０
のビットは「０」となる。同様に各データ９、１０
−_１、１０−_２の＃１のビットは「０」であるから、ブ
ロック・チェック・キャラクタ１１の＃１のビットを
「０」とする。以下同様に＃２、＃３、＃４、＃５、＃
６の各ビット番号対応のパリティコード（水平パリティ
コード）をとりこれを、ブロック・チェック・キャラク
タ１１の各＃２、＃３、＃４、＃５、＃６の各ビットと
する。なおこの実施例の場合では、ブロック・チェック
・キャラクタ１１の＃７のビットは、コントロール・ア
ドレス・データの先頭ビットを区別するため常に「０」
としている。

第３図は、インターフェース・データのｎ＝_２の場合の
ブロック・チェック・キャラクタ１１を得るための排他
的論理和をとる回路例である。図から明らかなように、
各ビット＃０〜＃６の排他的論理和をとり、ビット＃７
はグランド即ち「０」にしている。

このようにしてこの発明においては、１ブロック・デー
タの最後尾に、データ・チェックのためのブロック・チ
ェック・キャラクタ１１を付加する。

次に制御部２の動作を説明する。

プロセッサ２１はまずオプションに対するインターフェ
ース・データを作成し、これをＲＡＭ２３に記入する。
それからこのインターフェース・データのバイト長に２
バイト（コントロール・アドレス・データ部分とブロッ
ク・チェック・キャラクタ部分）を加算して１ブロック
・データのデータ長を算出する。このようにして算出し
たデータ長とオプションのアドレスと先頭データを
「１」にしたコントロール・アドレス・データを作成し
てこれをＲＡＭ２３に記入する。そしてカウンタ２２を
前記データ長より１バイト少ない数にセットする。

それからプロセッサ２１はＲＡＭ２３中に記入された前
記データのうち、まずコントロール・アドレス・データ
を読み出してこれを送信レジスタ２６に送出し、またパ
リティ発生部２４にも送出する。そしてカウンタ２２を
−１する。次にインターフェース・データを１バイト送
信レジスタ２６に送出し、またこれをパリティ発生部２
４にも送出する。このとき送信レジスタ２６に送出され
たデータはＰ／Ｓ変換部２７によりシリアル・データに
変換され、送受信制御部２８に伝達される。このように
してプロセッサ２１はＲＡＭ２３中に記入されたコント
ロール・アドレス・データおよびインターフェース・デ
ータを順次送信レジスタ２６およびパリティ発生部２４
に送出する。そしてカウンタ２２が零になったときＲＡ
Ｍ２３内に記入された送信データをすべて読み出したこ
とがわかるので、プロセッサ２１はそのときパリティ発
生部２４で作成されていたブロック・チェック・キャラ
クタをＢＣＣレジスタ２５より送信レジスタ２６に送出
させ、これをＰ／Ｓ変換部２７によりシリアル・データ
に変換し、送受信制御部２８に送出させる。このように
して送信ライン７にシリアルな送信データが出力され
る。

各オプションはこの送信データのうちコントロール・ア
ドレス・データにおけるアドレス部分が自アドレスの場
合、そのインターフェース・データに指示された制御を
行うことになる。勿論この際、ブロック・チェック・キ
ャラクタによりその受信データが正確か否かチェックす
ることになり、正しいデータによる制御が行われるもの
となる。

〔発明の効果〕

本発明によれば、複写機本体の制御部からのデータとし
て、チェック・コードとなるブロック・チェック・キャ
ラクタを付加しているので、複写機本体制御部からのデ
ータ送信時、ノイズによる誤データが発生しても、その
誤データの発生を正しく検知できる確率を上げることが
できる。特に、コントロール・アドレス・データのアド
レス部分に誤りが発生した場合には、システムの混乱が
発生するが、このような場合にも、誤データの発生を検
知できる確率が上がるので、本発明によれば誤動作の発
生を大きく抑制することができる。

ところでコントロール・アドレス・データ、インターフ
ェース・データ、ブロック・チェック・キャラクタの先
頭ビットを「１」又は「０」に固定したので、実際のデ
ータがどんなビット列でも影響を受けないよう固定し
て、実際に受信された全てのデータの先頭ビットのチェ
ックができる。これによりコロトロンや静電気や電線か
らのノイズで異常が発生した場合、この固定された先頭
ビットのチェック（バイト単位のチェック）と他の７ビ
ットの排他的論理和によるブロックデータチェック（ブ
ロック単位のチェック）の組合せにより、異常検知の確
率が上がる。

また、コントロール・アドレス・データの先頭ビットを
「１」に、インターフェース・データを「０」に固定し
た理由は、複写機でのコロトロンや静電気にある異常で
は「０」ビットが「１」ビットに化けることが多く、こ
れをできるだけ多数検知するために、圧倒的にデータ数
の多いインターフェース・データの先頭ビットを「０」
にしたものである。尚、ブロック・チェック・キャラク
タの先頭ビットを「０」に固定した理由は、コントロー
ル・アドレス・データと区別すれば、データのブロック
化がわかり易くなるためである。

【図面の簡単な説明】

図面は、この発明の一実施例を示す図で、第１図は複写
機本体とそのオプションの接続を示す図、第２図は１ブ
ロック・データの構成を示す図、第３図はブロック・チ
ェック・キャラクタを作成するための一例を示す図であ
る。１…複写機本体２…複写機本体制御部３…ドキュメント・フィーダ４…ソータ５…ディスプレイ６…ミニ・プリンタ９…コントロール・アドレス・データ１０…インターフェース・データ１１…ブロック・チェック・キャラクタ

Claims

【特許請求の範囲】

【請求項１】複数のオプションを有する複写機制御装置
において、本体制御部にプロセッサを設けると共に、オ
プションに送出すべきデータを保持しておく記憶部およ
び前記プロセッサにより制御されるパリティ発生部を設
け、複写機本体から各オプションへの送信データ群を最
終データとしてチェック用のコードを付加するととも
に、コントロール・アドレス・データの先頭ビットを
「１」に固定し、インターフェース・データ、ブロック
・チェック・キャラクタのそれぞれの先頭ビットを
「０」に固定したことを特徴とする複写機制御装置。