JPH0636508B2 - 伝送路符号化復号化方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は伝送路に送出されるデータ中に“０”が所定
数以上連続することを防止する伝送路符号化復号化方式
に関するものである。

〔従来の技術〕

伝送路から受信したデジタルデータからタイミング情報
を抽出してこれに基き動作クロツクを設定するような通
信装置においては，伝送路からのデータに“０”が連続
してしまうと受信側でタイミング情報が抽出できなくな
ってしまうので，送信側で連続する“０”の数を制限す
る必要がある。例えば米国ＡＴ＆ＴPublication 62411
においては連続“０”の状況を次の様に規定している。

(1) １６ビツト以上連続する“０”を送信しない (2) あらゆる時刻においても８×（ｎ＋１）ビツトの
幅の中にｎビツト以上の“１”が含まれること（ｎ＝１
〜２３） そこで，従来は例えばRockwell社製LSI R8070のアプリ
ケーシヨンノート（ドキユメントNO.29300N23．オーダN
O.323 September 1986）に示されるようなビツト−７ス
タツフイングという手法を用いて連続する“０”を防止
していた。これは送信データをスロツト（１スロツト＝
８ビツト）単位に監視し，スロツトのデータビツトが全
て“０”である場合には，スロツトの７番目のビツトを
強制的に“１”として送信することにより上記条件を満
たすようにしたものである。第７図はこのビツト−７ス
タツフイングによる符号化を示す説明図であり，第７図
(a)は処理前の送信データ，第７図(b)は送信クロツク，
第７図(c)はビツト−７スタツフイング処理後の伝送路
へ送られる送信データをそれぞれ示す。送信データはク
ロツクの立上りのタイミングで送信される。ここで１ス
ロツトは８ビツトで構成され，このスロツト２４個で１
フレームが構成され，各フレームの先頭にはフレームビ
ツト(F)が付加されており，第７図においてはスロツト
２３から次のフレームのスロツト１の先頭部分までを示
している。この第７図から明らかなように，処理前の送
信データをスロツト単位で監視し，スロツト２３のよう
にスロツトを構成するビツトに“１”がある場合には，
そのまま送信するようにし，スロツト２４のようにスロ
ツトを構成するビツト全てが“０”である場合には，そ
のスロツトの７番目のビツトＢ７を強制的に“１”に置
き換えるようにするビツトスタツフイング処理を行つて
第７図(c)の送信データを得ることにより，上記“０”
連続の制限条件を満足するものである。

〔発明が解決しようとする課題〕

以上のように従来の伝送路符号化復号化方式では，任意
のスロツトの全ビツトが“０”の場合，送信側で強制的
に所定の１ビツトを“１”に置き換えてしまうので，も
とのデータが全て“０”のときに所定の１ビツトを置き
換えた１スロツトと，もとのデータがもともと所定ビツ
トのみ“１”であつたときの１スロツトとが同じになつ
てしまい，このデータの受信側ではもとのデータがいず
れのものであるかを判断することができず，その結果デ
ータ誤りが発生するという問題点があつた。従つてトラ
ンスペアレントなデータ伝送を実現する為には各スロツ
ト共ビツトスタツフイング用に所定の１ビツトを空けて
おく必要があり，そのためデータの伝送速度は伝送路の
伝送速度よりも小さくなり，例えば１スロツトが８ビツ
トで構成されていれば伝送路の速度の７／８に制限さ
れ，回線の使用効率が下がるという問題点があつた。

この発明は以上のような問題点を解消するためになされ
たもので，回線効率を低下させることなく所定数の
“０”連続を防止できる伝送路符号化復号化方式を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る伝送路符号化復号化方式は，所定データ
長の１ブロツクを構成する複数のスロツトの中に全ビツ
トが“０”である全“０”スロツトが存在するか否かを
示すオーバーヘツドビツトを上記ブロツク中に設定する
とともに，上記全“０”スロツトが存在する場合，この
全“０”スロツトの“０”ビツトに代えて，その全
“０”スロツトのスロツト番号を示す２値化コードおよ
び上記ブロツク中に分散配置される複数の“１”ビツト
を上記ブロツク内に設定するようにして符号化を行うよ
うにするとともに，受信した所定データ長の１ブロツク
中所定位置に設定されたオーバーヘツドビツトにより，
符号化前のスロツト中に全ビツトが“０”である全
“０”スロツトが存在したか否かを判定し，この全
“０”スロツトが存在したと判定された場合，上記受信
したブロツク中に分散配置して設定された“１”ビツ
ト，およびその受信したブロツク中に設定された全
“０”スロツトのスロツト番号を示す２値化コードを除
去するとともに，この２値化コードで示されるスロツト
番号のスロツト位置に１スロツト分の“０”ビツトを復
元するようにして復号化を行うようにしたものである。

〔作 用〕

この発明においては，ブロツクの各スロツト中に全
“０”スロツトが存在するか否かがオーバーヘツドビツ
トにより示され，全“０”スロツトが存在しない場合は
そのままのデータにより制約を越えた“０”ビツトの連
続が発生することなくトランスペアレントなデータ伝送
が可能であり，全“０”スロツトが存在する場合はその
全“０”スロツトの“０”ビツトの一部に代えてブロツ
ク中に分散配置されて設定される“１”ビツト及び全
“０”スロツトの“０”ビツトの残りの一部に代えてブ
ロツク内に設定された２値化コードにより制約を越えた
“０”ビツトの連続が防止されるとともに，この２値化
コードにより，もとのデータにおける全“０”スロツト
の位置が示されて復号化する側でそのスロツト即ち１ス
ロツト分の“０”ビツトを正しい位置に復元するため，
トランスペアレントなデータ伝送が回線使用効率を落と
すことなく可能となる。

〔実施例〕

以下この発明の一実施例を図を用いて説明する。第１図
はこの発明により，上記従来例と同様の連続“０”の制
限条件，即ち，１６ビツト以上“０”を連続せず，
任意の時刻において８×（ｎ＋１）ビツトの幅の中にｎ
ビツト以上の“１”が含まれるという条件を満足するよ
うに伝送路へのデータの符号化を行う場合の処理手順を
示すフローチヤートであり，第２図はそのときの復号化
を行う場合の処理手順を示すフローチヤートである。第
３図はこれら処理手順によるデータ符号化復号化の状態
を示す説明図である。この実施例においては第３図(a)
〜(d)に示されるように，１フレームが１ビツトのフレ
ームビツトＦと１９２ビツトのデータビツトにより構成
され，このデータビツト部分は４つのブロツクにより構
成され，さらにこの各ブロツクは６つのスロツトにより
構成されており，各スロツトが８ビツトである。

まず第１図のフローチヤートに基づいて符号化処理手順
を説明すると，まず１フレームのデータビツト部分を４
８ビツト毎に区切つた各ブロツク中の先頭ビツト即ちス
ロツト１のビツト１をオーバーヘツドビツトとして設定
し（ステツプ(1)），次にスロツト２からスロツト６ま
での各スロツトの中で全ビツトが“０”である全“０”
スロツトがあるか否かを判定する（ステツプ(2)）。こ
のステツプ(2)で全“０”スロツトがないと判定された
場合は，ステツプ(3)において第３図(c)に示されるよう
にオーバーヘツドビツトを“１”にし，他のビツトはそ
のままの状態で１ブロツクを構成する。これによりスロ
ツト１のビツト２〜８が全て“０”であつてもビツト１
が“１”に設定されるのでスロツト１は全ビツト“０”
となることがなく，またスロツト２からスロツト６の中
に全“０”スロツトが存在しないことから，このブロツ
クにおいては各スロツト中に必ず“１”ビツトを有する
ことになるので，上記の“０”連続の制限条件を満足す
るとともにスロツト１のビツト１以外のデータビツトを
そのまま送信するため回線使用効率を低下させることが
ない。

またステツプ(2)においてスロツト２からスロツト６の
中に全“０”スロツトが存在すると判定された場合は，
まずステツプ(4)においてオーバーヘツドビツトを
“０”とするとともに全“０”スロツトのうちの一つの
スロツト番号を示す２値化コードをスロツト１のオーバ
ーヘツドビツトに後続する３ビツトに設定する。そして
ステツプ(5)で，ブロツク内に分散配置されるように，
スロツト２からスロツト６までの所定ビツト位置（例え
ば各スロツトの最後のビツト位置）にそれぞれ“１”ビ
ツトを設定し，ステツプ(6)でこの設定された“１”ビ
ツト，オーバーヘツドビツト，および上記２値化コード
のビツト位置以外の部分に，２値化コードで示されたス
ロツトを除く各スロツトのデータビツトを順次設定して
１ブロツクを構成する。第３図(d)はスロツト３が全
“０”スロツトである場合のブロツク構成を示すもの
で，スロツト１のオーバーヘツドビツトに後続してスロ
ツト３のスロツト番号を示す２値化コード“０１１”の
３ビツトが設定され，スロツト２からスロツト６までの
各スロツトの最後のビツトに“１”が設定され，かつこ
れら以外の部分にもとのスロツトのデータビツトのうち
スロツト３を除く各スロツトのデータビツトが順次に設
定されている。即ち，全“０”スロツトの“０”を８ビ
ツト送る代わりに，そのうちの３ビツトをその全“０”
スロツトのスロツト番号を示す２値化コード３ビツトに
置き換えて設定し，このスロツト番号に基づいて受信側
がもとのデータ即ち８個の“０”ビツトを正しい位置に
復元できるようにするとともに，全“０”スロツトの８
ビツトから上記２値化コードの３ビツトを差し引いた５
ビツトをブロツク内に分散配置した“１”ビツトに置き
換えて設定するようにしたものである。これにより全
“０”スロツト以外のデータビツトは順次並べられて送
られ，全“０”スロツトはその位置を示す２値化コード
として送られるため効率を低下させることなくデータ伝
送が行われるとともに，スロツト１は２値化コードで，
またスロツト２からスロツト６までの各スロツトの最後
のビツトに設定された“１”でそれぞれ全て“０”とな
ることが防止され，上記連続“０”の制限条件を満足す
ることができる。

このような符号化によれば連続する“０”に関する制限
条件を満足しつつ，オーバーヘツドビツトを含むスロツ
ト以外のスロツトは完全にトランスペアレントなデータ
伝送ができる。

次に第２図のフローチヤートに基づいて復号化処理手順
を説明すると，ステツプ(7)で受信した１ブロツク（４
８ビツト）中の先頭ビツトをオーバーヘツドビツトとし
てとり出し，ステツプ(8)でこのオーバーヘツドビツト
が“１”であるか“０”であるかを判定する。これが
“１”であれば符号化される前のブロツク中に全“０”
スロツトがなかつたことを示すので，ステツプ(9)でこ
れ以外のビツトをそのままデータビツトとして１ブロツ
クを構成する。またステツプ(8)でオーバーヘツドビツ
トが“０”と判定されると，符号化される前のスロツト
中に全“０”スロツトてあつたことを示し，まずステツ
プ(10)で受信した１ブロツク中の所定の位置に分散配置
して設定された“１”を除去する。次にステツプ(11)
で，オーバーヘツドビツトの後続する３ビツトをスロツ
ト番号を示す２値化コードとして解釈し，そのスロツト
番号の示すスロツト位置に１スロツト分の“０”ビツト
を挿入してもとの全“０”スロツトを復元することによ
る復号化を行うものである。

また，第４図はこの発明の伝送路符号化方式を電気回路
により実現する一例を示す符号器の回路構成図，第５図
はその復号器の回路構成図である。第４図において，(1
2)は伝送路符号化を行う送信データ，(13)はこの送信デ
ータ(12)を１ビツト単位に１スロツト分シフトするシフ
トレジスタ回路，(14)はこのシフトレジスタ回路(13)の
出力をスロツト単位にパラレルに蓄える８ビツトのレジ
スタ回路，(15)はこのレジスタ回路(14)から出力される
８ビツトが全て“０”か否かを判定する全“０”スロツ
ト判定回路，(16)は上記レジスタ回路(14)の出力を全
“０”スロツトが無い場合のフレーム構成に組み立てる
全“０”スロツト無しフレーム構成回路，(17)は上記レ
ジスタ回路(14)の出力を全“０”のスロツトが有る場合
のフレーム構成に組み立てる全“０”スロツト有りフレ
ーム構成回路，(18)は上記全“０”判定回路(15)の出力
により，全“０”スロツト無しフレーム構成回路(16)か
または全“０”スロツト有りフレーム構成回路(17)いず
れかの出力を選択するセレクタ回路，(19)はこのセレク
タ回路(18)の出力信号をブロツク単位にロードし，シリ
アルな信号として送出するパラレルロードシフトレジス
タ回路，(20)はパラレルロードシフトレジスタ回路(19)
より出力される符号化された送信データ，(21)はビツト
単位のクロツクであるビツトクロツク，(22)はスロツト
単位のクロツクであるスロツトクロツク，(23)は符号変
換の単位である４８ビツト毎に出力されるブロツククロ
ツクである。(24)は全“０”判定回路(15)の出力信号で
あり，各ブロツクのスロツト２以降のスロツトにおいて
８ビツトが全て“０”であるスロツトが存在するか否か
を示す信号である。また第５図において(26)は伝送路か
ら受信した符号化されている受信データ，(27)はこの受
信データ(26)を１ブロツク分，即ち４８ビツト分シフト
させていくシフトレジスタ回路，(28)はこのシフトレジ
スタ回路(27)の出力をブロツク単位に取り込むレジスタ
回路，(29)はこのレジスタ(28)の出力から各ブロツクの
先頭１ビツトを取り込み，そのブロツクが全“０”スロ
ツトを含むか否かを判定する全“０”スロツト有無判定
回路，(30)は全“０”スロツトの有無を示す全“０”ス
ロツト有無判定回路(30)の出力信号，(31)は全“０”ス
ロツトがある場合にそのブロツク内に設定された２値化
コードに基づきその全“０”スロツト位置のデータビツ
トを全て“０”にするとともに，各スロツトの最終ビツ
ト位置に挿入した“１”を除去することにより，符号化
されたフレームを元に戻す“０”置換回路，(32)は上記
全“０”スロツト有無判定回路(29)の出力信号(30)に基
づきレジスタ回路(28)かまたは“０”置換回路(31)いず
れかの出力信号を選択するセレクタ回路，(33)はブロツ
ククロツク(23)を数ビツト遅延させるデイレイ，(34)は
このデイレイ(33)を介したブロツククロツク(23)によ
り，ブロツク単位に上記セレクタ回路(32)の出力信号を
ロードし，ビツトクロツク(21)のタイミングで出力する
パラレルロードシフトレジスタ回路，(35)は上記パラレ
ルロードシフトレジスタ回路(34)より出力される復号化
された受信データである。

また第６図は第４図に示した符号器におけるそれぞれの
信号のタイミングを示したタイミングチヤートであり，
（12ｂ）は送信データである(12a)を１ブロツク分拡大
したものであり，(25)は１９２ビツトの境界を示す為の
フレームパルスである。

このような構成の符号器，復号器において，まず符号化
の動作について説明すると，第４図において，送信デー
タ(12)はシフトレジスタ回路(13)及びレジスタ回路(14)
によりスロツト単位にパラレル信号に変換される。レジ
スタ回路(14)の出力は８ビツト共全て，全“０”スロツ
ト無しフレーム構成回路(16)，全“０”スロツト有りフ
レーム構成回路(17)，全“０”スロツト判定回路(15)の
各々にとり込まれる。全“０”スロツト無しフレーム構
成回路(16)は，第３図(c)で示した全“０”スロツト無
しの場合のブロツク構成にみるようにスロツト１の先頭
ビツトを“１”にし，後は順次スロツト単位にデータビ
ツトを設定してブロツクを構成する。

一方，全“０”スロツト有りフレーム構成回路(17)は，
第３図(d)で示したような全“０”スロツトありの場合
のブロツク構成にみるようにスロツト１の先頭ビツトを
“０”にすると共に，各スロツトの最後のビツトを
“１”にする。そして，全“０”判定回路(18)より，各
ブロツクのスロツト２以降の各スロツトに関してそのス
ロツトを構成する８ビツトが全て“０”であることを通
知されない限り，第３図(d)に示される様にスロツト１
内の第５ビツトめから順次レジスタ回路(14)の出力を詰
めてゆく。全“０”スロツト判定回路(15)の出力(24)に
より，スロツトを構成するビツト全てが“０”であるこ
とが通知された場合には，そのスロツトのスロツト番号
を示す２値化コードを第３図(d)のスロツト１の第２〜
第４ビツトの位置に書き込むと共に，全て“０”である
レジスタ回路(14)の出力はブロツク内に書き込まない様
に制御される。全“０”スロツトを１つ検出した後は，
そのブロツクの残りのスロツトのデータビツトが全て
“０”であるか否かに拘らず，順位ブロツク内に書き込
んでいく。

全“０”スロツト判定回路(15)は各ブロツクのスロツト
２以降の各スロツトに関してレジスタ回路(14)に蓄えら
れた８ビツトの信号が全て“０”であるか否かを判定す
ると共に，ブロツク内のスロツト２以降のスロツトに関
して１つでもオール“０”のスロツトがあれば，その出
力(24)によりその旨を全“０”スロツト有りフレーム構
成回路(17)及びセレクタ回路(18)に通知する。

セレクタ回路(18)では，この全“０”スロツト判定回路
(15)の出力信号(24)により，そのブロツク内のスロツト
２以降に全て“０”のスロツトがあつたか否かを判断
し，全て“０”のスロツトが無かつた場合には，全
“０”スロツト無しフレーム構成回路(16)の出力を，全
て“０”のスロツトがあつた場合には全“０”スロツト
有りフレーム構成回路(17)の出力を選択し，パラレルロ
ードシフトレジスタ回路(19)に出力する。

パラレルロードシフトレジスタ回路(19)は、ブロツクク
ロツク(23)によりセレクタ回路(18)の出力信号を取り込
み，ビツトクロツク(21)のタイミングで符号化された送
信信号(20)を出力する。ブロツククロツク(23)は全
“０”スロツト判定回路(15)の出力をリセツトし，次の
ブロツクに備える。

この様に第４図に示す符号器では，入力される送信デー
タ(12)をスロツト単位に取り込み，スロツト単位に全て
“０”であるか否かの判定を全“０”スロツト判定回路
(15)で行うと共に，全“０”スロツト無しフレーム構成
回路(16)及び全“０”スロツト有りフレーム構成回路(1
7)にて，各々の場合のブロツク単位のフレームを構成す
る。そして両フレーム構成回路(16)，(17)の出力を，全
“０”スロツト判定回路(15)の出力(24)によつて制御さ
れるセレクタ回路(18)により選択し，ブロツク単位にパ
ラレルロードシフトレジスタ回路(19)に送出し，シリア
ルな形に変換し，送信データ(20)として符号化された信
号を出力するものである。

次に第５図に示される復号器における復号化の動作につ
いて説明する。符号化されて送られてきた受信データ(2
6)を１ビツト単位にシフトレジスタ回路(27)にシフトし
ていき，１ブロツク単位にレジスタ回路(28)に取り込
む。レジスタ回路(28)の出力は，セレクタ回路(32)に送
出されると共に“０”置換回路(31)，全“０”スロツト
有無判定回路(29)に送出される。“０”置換回路(31)
は，第３図(c)または(d)に示されたようなブロツク構成
のスロツト１の第２〜第４ビツトの内容を全“０”スロ
ツトのスロツト番号を示す２値化コードと解釈し，これ
に示されたスロツトをオール“０”にすると共に，各ス
ロツトの最終ビツトに挿入していた“１”を除去する。
一方，全“０”スロツト有無判定回路(29)は，各ブロツ
クの先頭ビツトを取り込み，そのブロツクが全“０”ス
ロツトを含むか否かの判定を行い，判定の結果を出力信
号(30)としてセレクタ回路(32)に通知する。

セレクタ回路(32)では，この出力信号(30)に基づき，そ
のブロツクに全“０”スロツトが無い場合にはレジスタ
回路(28)からの出力信号を，またそのブロツクに全
“０”スロツトが有る場合には，“０”置換回路(31)か
らの復号化された信号を選択する。そしてこのセレクタ
回路(32)の出力を，パラレルロードシフトレジスタ回路
(34)により，ブロツククロツク(23)をデイレイ(33)で数
ビツト遅延させたタイミングで取り込む。そしてこれを
ビツトクロツク(21)のタイミングで，復号化された受信
データ(35)として出力する。

この様に，第５図に示す復号器では，入力される受信デ
ータ(26)をブロツク単位に取り込み，取り込んだ信号を
“０”置換回路(31)において全“０”スロツトがあるも
のとして復号化する。そして，ブロツクの先頭のオーバ
ヘツドビツトを，全“０”スロツト有無判定回路(29)に
とり込み，そのブロツクの全“０”のスロツト有，無を
判定し，無の場合はレジスタ回路(28)の出力を，有の場
合は復号化された“０”置換回路(31)の出力を選択し，
これをパラレルロードシフトレジスタ回路(34)に取り込
んでシリアルに出力することで復号化を行つている。

なお，上記実施例では，全て“０”のスロツトが存在す
る場合に“１”を挿入する位置を各スロツトの第８ビツ
トとしたが，特に第８ビツトに限る必要はなく，例えば
全てのデータビツトが“０”であるような最悪の場合に
連続“０”の制限条件を満足するように“１”をブロツ
ク内に分散配置するようにすればよい。

また，この発明は上記実施例で示したフレーム構成の
他，同様の“０”の連続に関する制限がある伝送路を利
用する場合の伝送路符号化方法として有効である。この
場合，ブロツク長等はフレームを構成するビツト数，連
続する零の許容個数により変わる。

〔発明の効果〕

以上のようにこの発明によれば，１ブロツク中に全
“０”スロツトが存在する場合にその全“０”スロツト
の“０”ビツトに代えて，そのスロツト番号を示す２値
化コードおよびブロツク中に分散配置される“１”ビツ
トをブロツク中に設定するようにしたので，全“０”ス
ロツトがある場合でも分散配置された“１”により連続
“０”に関する制限条件を満足するとともに，この複数
の“１”に置き換えられてブロツク内に設定されない全
“０”スロツトの“０”ビツトが２値化コードにより復
号化されるからその複数の“１”のためにデータ伝送用
ビツトが失われることがなくデータ伝送における回線使
用効率の低下が抑止されるという効果がある。

【図面の簡単な説明】

第１図はこの発明の伝送路符号化方式の一実施例による
符号化の処理手順を示したフローチヤート，第２図はそ
のときの復号化の処理手順を示したフローチヤート，第
３図はこの処理手順によるデータ符号化の状態を示す説
明図，第４図はこの発明を電気回路で実施する場合の一
例を示す符号器の回路構成図，第５図はその復号器の回
路構成図，第６図は第４図の符号器における各信号のタ
イムチヤート，第７図は従来の伝送路符号化方式による
データ符号化状態を示す説明図である。 図において，(12)は送信データ，(15)は全“０”スロツ
ト判定回路，(16)は全“０”スロツト無しフレーム構成
回路，(17)は全“０”スロツト有りフレーム構成回路，
(18)はセレクタ回路，(29)は全“０”スロツト有無判定
回路，(31)は“０”置換回路である。 なお，各図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】所定データ長の１ブロツクを構成する複数
   のスロツトの中に全ビツトが“０”である全“０”スロ
   ツトが存在するか否かを示すオーバーヘツドビツトを上
   記ブロツク中に設定するとともに，上記全“０”スロツ
   トが存在する場合，この全“０”スロツトの“０”ビツ
   トに代えて，その全“０”スロツトのスロツト番号を示
   す２値化コードおよび上記ブロツク中に分散配置される
   複数の“１”ビツトを上記ブロツク内に設定することを
   特徴とする伝送路符号化方式。
2. 【請求項２】受信した所定データ長の１ブロツク中所定
   位置に設定されたオーバーヘツドビツトにより，符号化
   前のブロツク中に全ビツトが“０”である全“０”スロ
   ツトが存在したか否かを判定し，この全“０”スロツト
   が存在したと判定された場合，上記受信したブロツク中
   に分散配置して設定された“１”ビツト，およびその受
   信したブロツク中に設定された全“０”スロツトのスロ
   ツト番号を示す２値化コードを除去するとともに，この
   ２値化コードで示されるスロツト番号のスロツト位値に
   １スロツト分の“０”ビツトを復元することを特徴とす
   る伝送路復号化方式。