JPH0636585B2 - Image display device - Google Patents

Image display device

Info

Publication number
JPH0636585B2
JPH0636585B2 JP60084908A JP8490885A JPH0636585B2 JP H0636585 B2 JPH0636585 B2 JP H0636585B2 JP 60084908 A JP60084908 A JP 60084908A JP 8490885 A JP8490885 A JP 8490885A JP H0636585 B2 JPH0636585 B2 JP H0636585B2
Authority
JP
Japan
Prior art keywords
vertical
electron beam
horizontal
deflection
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60084908A
Other languages
Japanese (ja)
Other versions
JPS61242490A (en
Inventor
恭生 溝上
稔 上田
隆次 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60084908A priority Critical patent/JPH0636585B2/en
Publication of JPS61242490A publication Critical patent/JPS61242490A/en
Publication of JPH0636585B2 publication Critical patent/JPH0636585B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to generate an electron beam for each section when a screen on a screen is divided into a plurality of sections in the vertical direction, and to generate an electron beam for each section. The present invention relates to a device for deflecting a beam in a vertical direction to display a plurality of lines and displaying a television image as a whole.

従来の技術 従来、カラーテレビジョン画像表示用の表示素子として
は、ブラウン管が主として用いられているが、従来のブ
ラウン管では画面の大きさに比して奥行きが非常に長
く、薄型のテレビジョン受像機を作成することは不可能
であった。また、平板状の表示素子として最近EL表示
素子、プラズマ表示装置、液晶表示素子等が開発されて
いるが、いずれも輝度、コントラスト、カラー表示等の
性能の面で不充分であり、実用化されるには至っていな
い。
2. Description of the Related Art Conventionally, a cathode ray tube has been mainly used as a display element for displaying a color television image, but the conventional cathode ray tube has a very long depth compared to the size of the screen, and a thin television receiver. Was impossible to create. In addition, although EL display elements, plasma display devices, liquid crystal display elements, etc. have been recently developed as flat plate display elements, none of them are sufficient in terms of performance such as brightness, contrast and color display, and are put to practical use. Has not reached the end.

そこで電子ビームを用いて平板状の表示装置を達成する
ものとして、本出願人は特願昭56-20618号(特開昭57-1
35590 号公報)により、新規な表示装置を提案した。
To achieve a flat panel display device using an electron beam, the present applicant has filed Japanese Patent Application No. 56-20618 (Japanese Patent Laid-Open No. 57-1618).
No. 35590) proposed a new display device.

これは、スクリーン上の画面を垂直方向に複数の区分に
区分したときのそれぞれの区分毎に電子ビームを発生さ
せ、各区分毎にそれぞれの電子ビームを垂直方向に偏向
して複数のラインを表示し、全体としてテレビジョン画
像を表示するものである。
This is because when the screen on the screen is divided into a plurality of sections in the vertical direction, an electron beam is generated for each section, and each electron beam is deflected in the vertical direction to display a plurality of lines. However, the television image is displayed as a whole.

まず、ここで用いられる画像表示素子の基本的な一構成
を第2図に示して説明する。この表示素子は、後方から
前方に向って順に、背面電極(1)、ビーム源としての線
陰極 (2)、垂直集束電極 (3)(3′)、垂直偏向電極(4)、
ビーム電流制御電極(5)、水平集束電極(6)、水平偏向電
極(7)、ビーム加速電極(8)およびスクリーン(9)が配置
されて構成されており、これらが扁平なガラスバルブ
(図示せず)の真空になされた内部に収納されている。
ビーム源としての線陰極 (2)は水平方向に線状に分布す
る電子ビームを発生するように水平方向に張架されてお
り、かかる線陰極 (2)が適宜間隔を介して垂直方向に複
数本(図では (2a)〜(2d) の4本のみ示している)設け
られている。この例では15本設けられているものとす
る。それらを(2a)〜(2o)とする。これらの線陰極 (2)は
たとえば10〜20μφのタングステン線の表面に熱電子放
出用の酸化物陰極材料が塗着されて構成されている。そ
して、これらの線陰極 (2a)〜(2o) は電流が流されるこ
とにより熱電子ビームを発生しうるように加熱されてお
り、後述するように、上記の線陰極(2a)から順に一定時
間ずつ電子ビームを放出するように制御される。背面電
極 (1)は、その一定時間電子ビームを放出すべく制御さ
れる線陰極以外の他の線陰極からの電子ビームの発生を
抑止し、かつ、発生された電子ビームを前方向だけに向
けて押し出す作用をする。この背面電極 (1)はガラスバ
ルブの後壁の内面に付着された導電材料の塗膜によって
形成されていてもよい。また、これら背面電極(1)と線
陰極(2)とのかわりに、面状の電子ビーム放出陰極を用
いてもよい。
First, a basic configuration of the image display device used here will be described with reference to FIG. This display device comprises a back electrode (1), a line cathode (2) as a beam source, a vertical focusing electrode (3) (3 '), a vertical deflection electrode (4), and
Beam current control electrode (5), horizontal focusing electrode (6), horizontal deflection electrode (7), beam accelerating electrode (8) and screen (9) are arranged and configured, and these are flat glass bulbs (Fig. It is housed inside a vacuumed chamber (not shown).
The line cathode (2) as a beam source is stretched horizontally so as to generate an electron beam that is linearly distributed in the horizontal direction, and a plurality of such line cathodes (2) are vertically arranged at appropriate intervals. Books (only four (2a) to (2d) are shown in the figure) are provided. In this example, 15 are provided. Let them be (2a) to (2o). These wire cathodes (2) are formed by coating a surface of a tungsten wire of 10 to 20 μφ with an oxide cathode material for emitting thermoelectrons. These line cathodes (2a) to (2o) are heated so that a thermoelectron beam can be generated by passing an electric current therethrough, and as described later, the line cathodes (2a) are sequentially heated for a certain period of time. The electron beam is controlled to be emitted one by one. The back electrode (1) suppresses the generation of the electron beam from other line cathodes other than the line cathode that is controlled to emit the electron beam for a certain period of time, and directs the generated electron beam only in the forward direction. And push it out. This back electrode (1) may be formed by a coating film of a conductive material attached to the inner surface of the rear wall of the glass bulb. Further, a plane electron beam emitting cathode may be used instead of the back electrode (1) and the line cathode (2).

垂直集束電極 (3)は線陰極 (2a)〜(2o) のそれぞれと対
向する水平方向に長いスリット(10)を有する導電板(11)
であり、線陰極 (2)から放出された電子ビームをそのス
リット(10)を通して取り出し、かつ、垂直方向に集束さ
せる。水平方向1ライン分 (360絵素分)の電子ビームを
同時に取り出す。図では、そのうちの水平方向の1区分
のもののみを示している。スリット(10)は途中に適宜の
間隔で桟が設けられていてもよく、あるいは、水平方向
に小さい間隔(ほとんど接する程度の間隔)で多数個並
べて設けられた貫通孔の列で実質的にスリットとして構
成されてもよい。垂直集束電極(3′)も同様のものであ
る。
The vertical focusing electrode (3) is a conductive plate (11) having a long slit (10) in the horizontal direction facing each of the line cathodes (2a) to (2o).
The electron beam emitted from the line cathode (2) is taken out through the slit (10) and focused in the vertical direction. An electron beam for one horizontal line (360 picture elements) is simultaneously extracted. In the figure, only one horizontal section is shown. The slits (10) may be provided with crosspieces at appropriate intervals in the middle, or may be a row of through-holes arranged side by side at a small horizontal interval (an interval at which they are almost in contact with each other). May be configured as. The vertical focusing electrode (3 ') is also the same.

垂直偏向電極 (4)は上記スリット(10)のそれぞれの中間
の位置に水平方向にして複数個配置されており、それぞ
れ、絶縁基板(12)の上面と下面とに導電体 (13)(13′)
が設けられたもので構成されている。そして、相対向す
る導電体 (13)(13′)の間に垂直偏向用電圧が印加さ
れ、電子ビームを垂直方向に偏向する。この実施例で
は、一対の導電体(13)(13′)によって1本の線陰極(2)
からの電子ビームを垂直方向に16ライン分の位置に偏向
する。そして16個の垂直偏向電極 (4)によって15本の線
陰極 (2)のそれぞれに対応する15対の導電体対が構成さ
れ、結局、スクリーン(9)上に240本の水平ラインを描く
ように電子ビームを偏向する。
A plurality of vertical deflection electrodes (4) are arranged horizontally in the middle of each of the slits (10), and conductors (13) and (13) are provided on the upper and lower surfaces of the insulating substrate (12), respectively. ′)
Is provided. Then, a vertical deflection voltage is applied between the conductors (13) and (13 ') facing each other to deflect the electron beam in the vertical direction. In this embodiment, one wire cathode (2) is formed by a pair of conductors (13) (13 ').
The electron beam from is vertically deflected to the position of 16 lines. The 16 vertical deflection electrodes (4) form 15 pairs of conductors corresponding to each of the 15 line cathodes (2), and eventually 240 horizontal lines are drawn on the screen (9). Deflect the electron beam to.

次に、制御電極 (5)はそれぞれが垂直方向に長いスリッ
ト(14)を有する導電板(15)で構成されており、所定間隔
をあけて水平方向に複数個並設されている。この例では
180本の制御電極用導電板(15-1)〜(15-n)が設けられて
いる。(図では9本のみ示している)。この制御電極
(5)はそれぞれが電子ビームを水平方向に2絵素分ずつ
に区分して取り出し、かつその通過量をそれぞれの絵素
を表示するための映像信号に従って制御する。従って、
制御電極(5)用導電板(15-1)〜(15-n)を180本設ければ水
平1ライン分当り 360絵素を表示することができる。ま
た、映像をカラーで表示するために、各絵素はR,G,
Bの3色の蛍光体で表示することとし、各制御電極 (5)
には2絵素分のR,G,B の各映像信号が順次加えら
れる。また、180本の制御電極(5)用導電板(15-1)〜(15-
n)のそれぞれには1ライン分の180組(1組あたり2絵
素)の映像信号が同時に加えられ、1ライン分の映像が
一時に表示される。
Next, the control electrode (5) is composed of a conductive plate (15) each having a slit (14) which is long in the vertical direction, and a plurality of the control electrodes (5) are arranged side by side in the horizontal direction at a predetermined interval. In this example
180 conductive plates (15-1) to (15-n) for control electrodes are provided. (Only 9 are shown in the figure). This control electrode
In (5), each electron beam is divided into two picture elements in the horizontal direction and taken out, and the passing amount thereof is controlled according to a video signal for displaying each picture element. Therefore,
If 180 conductive plates (15-1) to (15-n) for the control electrode (5) are provided, 360 picture elements can be displayed per horizontal line. Also, in order to display the image in color, each picture element has R, G,
Display with three color phosphors of B, and each control electrode (5)
, R, G, and B video signals corresponding to two picture elements are sequentially added to. In addition, 180 conductive plates (15-1) to (15-) for control electrodes (5)
180 sets of video signals for one line (two picture elements per set) are simultaneously added to each of n), and the video for one line is displayed at one time.

水平集束電極(6)は制御電極(5)のスリット(14)と相対向
する垂直方向に長い複数本(180本)のスリット(16)を
有する導電板(17)で構成され、水平方向に区分されたそ
れぞれの絵素毎の電子ビームをそれぞれ水平方向に集束
して細い電子ビームにする。
The horizontal focusing electrode (6) is composed of a conductive plate (17) having a plurality of vertically long (180) slits (16) opposed to the slits (14) of the control electrode (5). The divided electron beams of each picture element are focused in the horizontal direction to form a narrow electron beam.

水平偏向電極(7)は上記スリット (16)のそれぞれの両側
の位置に垂直方向にして複数本配置された導電板 (18)
(18′)で構成されており、それぞれの電極 (18)(18′)
の6段階の水平偏向用電圧が印加されて、各絵素毎の電
子ビームをそれぞれ水平方向に偏向し、スクリーン (9)
上で2組のR,G,Bの各蛍光体を順次照射して発光さ
せるようにする。その偏向範囲は、この実施例では各電
子ビーム毎に2絵素分の幅である。
The horizontal deflection electrodes (7) are a plurality of conductive plates (18) arranged vertically on both sides of the slit (16).
(18 '), each electrode (18) (18')
6 levels of horizontal deflection voltage are applied to horizontally deflect the electron beam for each picture element, and the screen (9)
The above two sets of R, G, and B phosphors are sequentially irradiated to emit light. The deflection range is the width of two picture elements for each electron beam in this embodiment.

加速電極(8)は垂直偏向電極(4)と同様の位置に水平方向
にして設けられた複数個の導電板(19)で構成されてお
り、電子ビームを充分なエネルギーでスクリーン(9)に
衝突させるように加速する。
The accelerating electrode (8) is composed of a plurality of conductive plates (19) horizontally provided at the same position as the vertical deflection electrode (4), and the electron beam is applied to the screen (9) with sufficient energy. Accelerate to make it collide.

スクリーン (9)は電子ビームの照射によって発光される
蛍光体(20)がガラス板(21)の裏面に塗布され、また、メ
タルバック層(図示せず)が付加されて構成されてい
る。蛍光体(20)は制御電極(5)の1つのスリット(14)に
対して、すなわち水平方向に区分された各1本の電子ビ
ームに対して、R,G,Bの3色の蛍光体が2対ずつ設
けられており、垂直方向にストライプ状に塗布されてい
る。第2図中でスクリーン (9)に記入した破線は複数本
の線陰極 (2)のそれぞれ対応して表示される垂直方向で
の区分を示し、2点鎖線は複数本の制御電極 (5)のそれ
ぞれに対応して表示される水平方向での区分を示す。こ
れら両者で仕切られた1つの区画には、第3図に拡大し
て示すように、水平方向では2絵素分のR,G,Bの蛍
光体(20)があり、垂直方向では16ライン分の幅を有して
いる。1つの区画の大きさは、たとえば、水平方向が1
mm、垂直方向が9mmである。
The screen (9) is constructed by coating the back surface of the glass plate (21) with a phosphor (20) that emits light when irradiated with an electron beam, and adding a metal back layer (not shown). The phosphor (20) is a phosphor of three colors of R, G, B for one slit (14) of the control electrode (5), that is, for each electron beam divided in the horizontal direction. Are provided in pairs of two, and are applied in stripes in the vertical direction. In Fig. 2, the broken lines on the screen (9) indicate the vertical divisions of the plurality of line cathodes (2) corresponding to each other, and the two-dot chain line indicates the plurality of control electrodes (5). The horizontal divisions displayed corresponding to each of the above. As shown in the enlarged view of FIG. 3, there are R, G, and B phosphors (20) for two picture elements in the horizontal direction, and 16 lines in the vertical direction. It has a width of minutes. The size of one section is, for example, 1 in the horizontal direction.
mm, vertical direction is 9 mm.

なお、第2図においては、わかり易くするために水平方
向の長さが垂直方向に対して非常に大きく引き伸ばして
描かれている点に注意されたい。
It should be noted that in FIG. 2, the length in the horizontal direction is drawn to be much larger than that in the vertical direction for the sake of clarity.

また、この例では1本の制御電極 (5)すなわち1本の電
子ビームに対して、R,G,Bの蛍光体(20)が2絵素分
の1対のみ設けられているが、もちろん、1絵素あるい
は3絵素以上設けられていてもよく、その場合には制御
電極 (5)には1絵素あるいは3絵素以上のためのR,G,
B映像信号が順次加えられ、それと同期して水平偏向が
なされる。
In this example, one control electrode (5), that is, one electron beam is provided with only one pair of R, G, and B phosphors (20) for two picture elements. One or three or more picture elements may be provided. In that case, the control electrode (5) has R, G, and R for one, three or more picture elements.
B video signals are sequentially added, and horizontal deflection is performed in synchronization with this.

次に、この表示素子にテレビジョン映像を表示するため
の駆動回路の基本構成および各部の波形を第4図に示し
て説明する。最初に、電子ビームをスクリーン (9)に照
射してラスターを発光させるための駆動部分について説
明する。
Next, the basic structure of the drive circuit for displaying a television image on this display element and the waveforms of the respective parts will be described with reference to FIG. First, the drive part for irradiating the screen (9) with an electron beam to cause the raster to emit light will be described.

電源回路(22)は表示素子の各電極に所定のバイアス電圧
(動作電圧)を印加するための回路で、背面電極 (1)に
は−V1、垂直集束電極(3)(3′)にはV3,V3′、水平
集束電極 (6)にはV6、加速電極(8)にはV8、スクリー
ン(9)にはV9の直流電圧を印加する。
The power supply circuit (22) is a circuit for applying a predetermined bias voltage (operating voltage) to each electrode of the display element. The back electrode (1) is -V 1 , and the vertical focusing electrodes (3) (3 ') are. the V 3, V 3 ', the horizontal focusing electrode (6) V 6, V 8 in accelerating electrode (8), the screen (9) applies a DC voltage of V 9.

次に、入力端子(23)にはテレビジョン信号の複合映像信
号が加えられ、同期分離回路(24)で垂直同期信号Vと水
平同期信号Hとが分離抽出される。
Next, the composite video signal of the television signal is applied to the input terminal (23), and the vertical sync signal V and the horizontal sync signal H are separated and extracted by the sync separation circuit (24).

垂直偏向駆動回路(40)は、垂直偏向用カウンタ(25)、垂
直偏向信号記憶用のメモリ(27)、ディジタル−アナログ
変換器(39)(以下D−A変換器という)によって構成さ
れる、垂直偏向駆動回路(40)の入力パルスとしては、第
5図に示す垂直同期信号Vと水平同期信号Hを用いる。
垂直偏向用カウンタ(25)(8ビット)は、垂直同期信号
Vによってリセットされて水平同期信号Hをカウントす
る。この垂直偏向用カウンタ(25)は垂直周期のうちの垂
直帰線期間を除いた有効走査期間(ここでは240H分の期
間とする)をカウントし、このカウント出力はメモリ(2
7)のアドレスへ供給される。メモリ(27)からは各アドレ
スに応じた垂直偏向信号のデータ(ここでは8ビット)
が出力され、D−A変換器(39)で第5図(第4図(b)
D)に示すν,ν′の垂直偏向信号に変換される。この
回路では240H分のそれぞれのラインに対応する垂直偏
向信号を記憶するメモリアドレスがあり、16H分ごとに
規則性のあるデータをメモリに記憶させることにより、
16段階の垂直偏向信号を得ることができる。
The vertical deflection drive circuit (40) includes a vertical deflection counter (25), a vertical deflection signal storage memory (27), and a digital-analog converter (39) (hereinafter referred to as DA converter). As the input pulse of the vertical deflection drive circuit (40), the vertical synchronizing signal V and the horizontal synchronizing signal H shown in FIG. 5 are used.
The vertical deflection counter (25) (8 bits) is reset by the vertical synchronizing signal V and counts the horizontal synchronizing signal H. The vertical deflection counter (25) counts an effective scanning period (here, a period of 240 H) excluding the vertical blanking period of the vertical cycle, and this count output is stored in the memory (2
It is supplied to the address of 7). Vertical deflection signal data (8 bits here) corresponding to each address from the memory (27)
Is output and the D-A converter (39) outputs the signal shown in FIG. 5 (FIG. 4 (b)).
It is converted into vertical deflection signals of ν and ν'shown in D). In this circuit, there is a memory address that stores the vertical deflection signal corresponding to each line for 240H, and by storing regular data in the memory every 16H,
It is possible to obtain 16 levels of vertical deflection signals.

一方、線陰極駆動回路(26)は垂直同期信号Vと垂直偏向
用カウンタ(25)の出力を用いて線陰極駆動パルスa〜o
を作成する。第6図 (a)は垂直同期信号V、水平同期信
号Hおよび垂直偏向用カウンタ(25)の下位5ビットの関
係を示す。第6図(b)はこれら各信号を用いて16Hごと
の線陰極駆動パルスa′〜o′をつくる方法を示す。第
6図で、LSBは最低ビットを示し、(LSB+1)は
LSBより1つ上位のビットを意味する。
On the other hand, the line cathode drive circuit (26) uses the vertical synchronizing signal V and the output of the vertical deflection counter (25) to drive the line cathode drive pulses a to o.
To create. FIG. 6 (a) shows the relationship between the vertical synchronizing signal V, the horizontal synchronizing signal H, and the lower 5 bits of the vertical deflection counter (25). FIG. 6 (b) shows a method for producing the line cathode drive pulses a'to o'for each 16H by using these signals. In FIG. 6, LSB indicates the lowest bit, and (LSB + 1) means a bit one higher than the LSB.

最初の線陰極駆動パルスa′は垂直同期信号Vと垂直偏
向用カウンタ(25)の出力(LSB+4)を用いてR−S
フリップフロップなどで作成することができ、線陰極駆
動パルスb′〜o′はシフトレジスタを用いて、線陰極
駆動パルスa′を垂直偏向用カウンタ(25)の出力(LS
B+3)の反転したものをクロックとし転送することに
より得ることができる。この駆動パルスa′〜o′は反
転されて各パルス期間のみ停電位にされ、それ以外の期
間には約20ボルトの高電位にされた線陰極駆動パルスa
〜oに変換され(第4図(b)E)、各線陰極(2a)〜(2o)
に加えられる。
The first line cathode drive pulse a'is RS by using the vertical synchronizing signal V and the output (LSB + 4) of the vertical deflection counter (25).
It can be created by a flip-flop or the like, and the line cathode drive pulses b ′ to o ′ are output from the vertical deflection counter (25) (LS) by using a shift register to output the line cathode drive pulse a ′.
It can be obtained by transferring the inverted version of B + 3) as a clock. The drive pulses a'to o'are inverted and set to the power failure position only during each pulse period, and the line cathode drive pulse a which is set to a high potential of about 20 V in the other periods.
~ O (Fig. 4 (b) E) and each wire cathode (2a) ~ (2o)
Added to.

各線陰極(2a)〜(2o)はその駆動パルスa〜oの高電位の
間に電流が長されて加熱されており、駆動パルスa〜o
の低電位期間に電子を放出しうるように加熱状態が保持
される。これにより、15本の線陰極(2a)〜(2o)からはそ
れぞれに低電位の駆動パルスa〜oが加えられた16H期
間にのみ電子が放出される。高電位が加えられている期
間には、背面電極(1)と垂直集束電極(3)とに加えられて
いるバイアス電圧によって定められた線陰極 (2)の位置
における電位よりも線陰極(2a)〜(2o)に加えられている
高電位の方がプラスになるために、線陰極(2a)〜(2o)か
らは電子が放出されない。かくして、線陰極 (2)におい
ては、有効垂直走査期間の間に、上方の線陰極(2a)から
下方の線陰極(2o)に向って順に16H期間ずつ電子が放出
される。放出された電子は背面電極 (1)により前方の方
へ押し出され、垂直集束電極 (3)のうち対向するスリッ
ト(10)を通過し、垂直方向に集束されて、平板状の電子
ビームとなる。
Each of the line cathodes (2a) to (2o) is heated by the current being lengthened during the high potential of the driving pulse a to o, and the driving pulse a to o is increased.
The heating state is maintained so that electrons can be emitted during the low potential period of. As a result, electrons are emitted from the 15 line cathodes (2a) to (2o) only during the 16H period in which the low-potential drive pulses a to o are applied. During the period when a high potential is applied, the potential of the line cathode (2a) is higher than the potential at the position of the line cathode (2) defined by the bias voltage applied to the back electrode (1) and the vertical focusing electrode (3). No electrons are emitted from the line cathodes (2a) to (2o) because the high potential applied to () to (2o) becomes more positive. Thus, in the line cathode (2), during the effective vertical scanning period, electrons are sequentially emitted from the upper line cathode (2a) toward the lower line cathode (2o) for 16H periods. The emitted electrons are pushed forward by the back electrode (1), pass through the opposing slits (10) of the vertical focusing electrode (3), and are vertically focused into a flat electron beam. .

次に、線陰極駆動パルスa〜oと垂直偏向信号ν,ν′
との関係について、第7図を用いて説明する。第7図
(a)は線陰極駆動パルスの波形図、(b)は垂直偏向信号の
波形図、(c)は水平偏向信号の波形図である。第7図
(b)の垂直偏向信号ν,ν′は第7図 (a)の各線陰極パ
ルスa〜oの16H期間の間に1H分ずつ変化して16段階
に変化する。垂直偏向信号νとν′とはともに中心電圧
がV4のもので、νは順次増加し、ν′は順次減少して
ゆくように、互いに逆方向に変化するようになされてい
る。これら垂直偏向信号νとν′はそれぞれ垂直偏向電
極(4)の電極 (13)と(13′)に加えられ、その結果、それ
ぞれの線陰極(2a)〜(2o)から発生された電子ビームは垂
直方向に16段階に偏向され、先に述べたようにスクリー
ン (9)上では1つの電子ビームで16ライン分のラスター
を上から順に順次1ライン分ずつ描くように偏向され
る。
Next, the linear cathode drive pulses a to o and the vertical deflection signals ν and ν '
The relationship with and will be described with reference to FIG. Fig. 7
(a) is a waveform diagram of a linear cathode drive pulse, (b) is a waveform diagram of a vertical deflection signal, and (c) is a waveform diagram of a horizontal deflection signal. Fig. 7
The vertical deflection signals .nu. and .nu. 'in (b) change in 1H increments in 16 steps during the 16H period of each cathode pulse a to o in FIG. Both of the vertical deflection signals ν and ν ′ have a center voltage of V 4 , and ν gradually increases and ν ′ gradually decreases so that they change in opposite directions. These vertical deflection signals ν and ν ′ are applied to the electrodes (13) and (13 ′) of the vertical deflection electrode (4), respectively, and as a result, the electron beams generated from the respective line cathodes (2a) to (2o) Is vertically deflected in 16 steps, and as described above, one electron beam is deflected so that a raster of 16 lines is sequentially drawn one line at a time from the top.

以上の結果、15本の線陰極(2a)〜(2o)上方のものから順
に16H期間ずつ電子ビームが放出され、かつ各電子ビー
ムは垂直方向の15の区分内で上方から下方に順次1ライ
ン分ずつ偏向されることによって、スクリーン (9)上で
は上端の第1ライン目から下端の240 ライン目まで順次
1ライン分ずつ電子ビームが垂直偏向され、 合計240ラ
インのラスターが描かれる。
As a result of the above, electron beams are emitted for 16H periods in order from the one above the 15 line cathodes (2a) to (2o), and each electron beam is one line from the top to the bottom in 15 vertical sections. By deflecting each minute, the electron beam is vertically deflected one line at a time from the first line at the upper end to the 240th line at the lower end on the screen (9), and a raster of 240 lines in total is drawn.

このように垂直偏向された電子ビームは制御電極 (5)と
水平集束電極 (6)とによって水平方向に180 の区分に分
割されて取り出される。第2図ではそのうちの1区分の
ものを示している。この電子ビームは各区分毎に、制御
電極 (5)によって通過量が制御され、水平集束電極 (6)
によって水平方向に集束されて1本の細い電子ビームと
なり、次に述べる水平偏向手段によって水平方向に6段
階に偏向されてスクリーン (9)上の2絵素分のR,G,
B各蛍光体(20)に順次照射される。第3図に垂直方向お
よび水平方向の区分を示す。制御電極(5)のそれぞれ (1
5-1)〜(15-n)に対応する蛍光体は2絵素分のR,G,B
となるが説明の便宜上、1絵素をR1,G1,B1とし他
方をR2,G2,B2とする。
The electron beam vertically deflected in this way is divided into 180 sections in the horizontal direction by the control electrode (5) and the horizontal focusing electrode (6) and is extracted. FIG. 2 shows one of them. The passing amount of this electron beam is controlled by the control electrode (5) for each section, and the horizontal focusing electrode (6)
Is focused in the horizontal direction into a single thin electron beam, which is horizontally deflected in six steps by the horizontal deflection means described below to produce R, G, and R for two picture elements on the screen (9).
B Each phosphor (20) is sequentially irradiated. FIG. 3 shows vertical and horizontal divisions. Each of the control electrodes (5) (1
The phosphors corresponding to 5-1) to (15-n) are R, G, and B for two picture elements.
However, for convenience of explanation, one picture element is R 1 , G 1 , B 1 and the other is R 2 , G 2 , B 2 .

つぎに、水平偏向駆動回路(41)は、水平偏向用カウンタ
(28)(11ビット)、水平偏向信号を記憶しているメモリ
(29)、D−A変換器(38)から構成されている。水平偏向
駆動回路(41)の入力パルスは第8図に示すように垂直同
期信号Vと水平同期信号Hに同期し、水平同期信号Hの
6倍のくり返し周波数のパルス6Hを用いる。水平偏向
用カウンタ(28)は垂直同期信号Vによってリセットされ
て水平の6倍パルス6Hをカウントする。この水平偏向
用カウンタ(28)は1Hの間に6回、1Vの間に240H×6
/H=1440回カウントし、このカウント出力はメモリ(2
9)のアドレスへ供給される。メモリ(29)からはアドレス
に応じた水平偏向信号のデータ(ここでは8ビット)が
出力され、D−A変換器 (38)で、第8図(第4図(b)
C)に示すh,h′のような水平偏向信号に変換され
る。この回路では6×240ライン分のそれぞれに対応する
水平偏向信号を記憶するメモリアドレスがあり、1ライ
ンごとに規則性のある6個のデータをメモリに記憶させ
ることにより、1H期間に6段階波の水平偏向信号を得
ることができる。
Next, the horizontal deflection drive circuit (41) is a horizontal deflection counter.
(28) (11 bits), memory that stores the horizontal deflection signal
(29) and a DA converter (38). The input pulse of the horizontal deflection drive circuit (41) is synchronized with the vertical synchronizing signal V and the horizontal synchronizing signal H as shown in FIG. 8, and a pulse 6H having a repetition frequency of 6 times the horizontal synchronizing signal H is used. The horizontal deflection counter (28) is reset by the vertical synchronizing signal V and counts horizontal 6 times pulse 6H. This horizontal deflection counter (28) has 6 times during 1H and 240H × 6 during 1V.
/ H = 1440 times is counted, and this count output is stored in memory (2
Supplied to address 9). The memory (29) outputs horizontal deflection signal data (8 bits in this case) according to the address, and the DA converter (38) outputs the data (FIG. 4 (b)).
It is converted into horizontal deflection signals such as h and h'shown in C). This circuit has a memory address for storing the horizontal deflection signal corresponding to each of 6 × 240 lines, and by storing 6 pieces of regular data for each line in the memory, a 6-step wave is generated in 1H period. Can be obtained.

この水平偏向信号は第8図に示すように6段階に変化す
る一対の水平偏向信号hとh′であり、ともに中心電圧
がVのもので、hは順次減少し、h′は順次増加して
ゆくように、互いに逆方向に変化する。これら水平偏向
信号h,h′はそれぞれ水平偏向電極(7)の電極(18)と
(18′)とに加えられる。その結果、水平方向に区分され
た各電子ビームは各水平期間の間にスクリーン(9)の
R,G,B,R,G,B(R1,G1,B1,R2,G2
2)の蛍光体に順次H/6期間ずつ照射されるように
水平偏向される。かくして、各ラインのラスターにおい
ては水平方向180 個の各区分毎に電子ビームが R1,G
1,B1,R2,G2,B2 の各蛍光体(20)に順次照射され
る。
The horizontal deflection signal is 'a, both of central voltage is V 7, h is sequentially decreased, h' a pair of horizontal deflection signals h and h that varies six stages as shown in FIG. 8 is sequentially increased As they do, they change in opposite directions. These horizontal deflection signals h and h'are respectively supplied to the electrodes (18) of the horizontal deflection electrode (7).
Added to (18 '). As a result, the electron beams divided in the horizontal direction are R, G, B, R, G, B (R 1 , G 1 , B 1 , R 2 , G 2 of the screen 9 during each horizontal period. ,
The phosphor of B 2 ) is horizontally deflected so as to be sequentially irradiated for H / 6 periods. Thus, in the raster of each line, the electron beam is R 1 , G for every 180 horizontal sections.
The phosphors (20) of 1 , B 1 , R 2 , G 2 , and B 2 are sequentially irradiated.

そこで各ラインの各水平区分毎に電子ビームをR1
1,B1,R2,G2,B2の映像信号によって変調する
ことにより、スクリーン (9)の上にカラーテレビジョン
画像を表示することができる。
Therefore, an electron beam R 1 ,
A color television image can be displayed on the screen (9) by modulating with the video signals of G 1 , B 1 , R 2 , G 2 , and B 2 .

次に、その電子ビームの変調制御部分について説明す
る。まず、テレビジョン信号入力端子(23)に加えられた
複合映像信号は色復調回路(30)に加えられ、ここで、R
−YとB−Yの色差信号が復調され、G−Yの色差信号
がマトリクス合成され、さらに、それらが輝度信号Yと
合成されて、R,G,Bの各原色信号(以下R,G,B映
像信号という)が出力される。それらのR,G,B各映
像信号は180組のサンプルホールド回路(31-1)〜(31-n)
に加えられる。各サンプルホールド回路 (31-1)〜(31-
n)はそれぞれR1用、G1用、B1用、R2用、G2用、B2
用の6個のサンプルホールド回路を有している。それら
のサンプルホールド出力は各々保持用のメモリ(32-1)〜
(32-n)に加えられる。
Next, the modulation control part of the electron beam will be described. First, the composite video signal applied to the television signal input terminal (23) is applied to the color demodulation circuit (30), where R
-Y and BY color difference signals are demodulated, G-Y color difference signals are matrix-synthesized, and further, they are combined with the luminance signal Y to obtain R, G, B primary color signals (hereinafter R, G). , B video signal) is output. The R, G, B video signals are 180 sets of sample hold circuits (31-1) to (31-n).
Added to. Sample hold circuit (31-1) to (31-
n) are for R 1 , G 1 , B 1 , R 2 , G 2 and B 2 respectively.
It has six sample and hold circuits for The sample and hold outputs are stored in the holding memory (32-1) ~
Added to (32-n).

一方、基準クロック発振器(33)はPLL(フェーズロッ
クドループ)回路等により構成されており、この例では
色副搬送波scの6倍の基準クロック6scと2倍の基
準クロック2scを発生する。その基準クロックは水同
期信号Hに対して常に一定の位相を有するように制御さ
れている。基準クロック2scは偏向用パルス発生回路
(42)に加えられ、水平同期信号Hの6倍の信号6HとH
/6ごとの信号切替パルスr1,g1,b1,r2,g2
2(第4図(b)B)のパルスを得ている。一方基準クロッ
ク6scはサンプリングパルス発生回路(34)に加えら
れ、ここでシフトレジスタにより、クロック1周期ずつ
遅延されるなどして、水平周期(63.5μsec)のうちの
有効水平走査期間(約50μsec)の間に1080個のサンプ
リングパルスR11,G11,B11,R12,G12,B12,
21,G21,B21,R22,G22,B22〜Rn1,Gn1
Bn1,Rn2,Gn2,Bn2(第4図 (b)A)が順次発生さ
れ、その後に1個の転送パルスtが発生される。このサ
ンプリングパルスR11〜Bn2は表示すべき映像の1ライ
ン分を水平方向360 の絵素に分割したときのそれぞれの
絵素に対応し、その位置は水平同期信号Hに対して常に
一定になるように制御される。
On the other hand, the reference clock oscillator (33) is composed of a PLL (phase locked loop) circuit or the like, and in this example, generates a reference clock 6sc which is 6 times the color subcarrier sc and a reference clock 2sc which is 2 times the color subcarrier sc. The reference clock is controlled so as to always have a constant phase with respect to the water synchronizing signal H. The reference clock 2sc is a pulse generation circuit for deflection.
Signals 6H and H which are added to (42) and are 6 times the horizontal synchronizing signal H.
Signal switching pulse r 1 , g 1 , b 1 , r 2 , g 2 ,
The pulse of b 2 (FIG. 4 (b) B) is obtained. On the other hand, the reference clock 6sc is applied to the sampling pulse generation circuit (34), where it is delayed by one clock cycle by the shift register, etc., so that the effective horizontal scanning period (about 50 μsec) of the horizontal period (63.5 μsec). 1080 sampling pulses R 11 , G 11 , B 11 , R 12 , G 12 , B 12 ,
R 21 , G 21 , B 21 , R 22 , G 22 , B 22 to Rn 1 , Gn 1 ,
Bn 1 , Rn 2 , Gn 2 and Bn 2 (FIG. 4 (b) A) are sequentially generated, and then one transfer pulse t is generated. The sampling pulses R 11 to Bn 2 correspond to respective picture elements when one line of the image to be displayed is divided into 360 picture elements in the horizontal direction, and their positions are always constant with respect to the horizontal synchronizing signal H. Controlled to be.

この1080個のサンプリングパルスR11〜Bn2がそれぞれ
180組のサンプルホールド回路(31-1)〜(31-n) に6個ず
つ加えられ、これによって各サンプルホールド回路(31-
1)〜(31-n)には1ラインを180 個に区分したときのそれ
ぞれの2絵素分のR1,G1,B1,R2,G2,B2の各映
像信号が個別にサンプリングされホールドされる。その
サンプルホールドされた180組のR1,G1,B1,R2,G
2,B2の映像信号は1ライン分のサンプルホールド終了
後に180組のメモリ (32-1)〜(32-n)に転送パルスtによ
って一斉に転送され、ここで次の一水平期間の間保持さ
れる。この保持されたR1,G1,B1,R2,G2,B2
信号はスイッチング回路(35-1)〜(35-n)に加えられる。
スイッチング回路(35-1)〜(35-n)はそれぞれがR1
1,B1,R2,G2,B2の個別入力端子とそれらを順次
切換えて出力する共通出力端子とを有するトライステー
トあるいはアナログゲートにより構成されたものであ
る。
These 1080 sampling pulses R 11 to Bn 2 are
Six samples are added to each of 180 sets of sample-hold circuits (31-1) to (31-n).
In 1) to (31-n), the video signals of R 1 , G 1 , B 1 , R 2 , G 2 , and B 2 of each two picture elements when one line is divided into 180 are individually Is sampled and held at. The 180 sets of sample-held R 1 , G 1 , B 1 , R 2 , G
The video signals of 2 and B 2 are simultaneously transferred by the transfer pulse t to 180 sets of memories (32-1) to (32-n) after the sample and hold for one line is completed, and here during the next one horizontal period. Retained. The held signals of R 1 , G 1 , B 1 , R 2 , G 2 , and B 2 are applied to the switching circuits (35-1) to (35-n).
The switching circuits (35-1) to (35-n) each have R 1 ,
It is configured by a tri-state or analog gate having individual input terminals of G 1 , B 1 , R 2 , G 2 , B 2 and a common output terminal for sequentially switching and outputting them.

各スイッチング回路(35-1)〜(35-n)の出力は180組
のパルス幅変調(PWM)回路(37-1)〜(37-n)に加え
られ、ここで、サンプルホールドされたR1,G1,B1
2,G2,B2映像信号の大きさに応じて基準パルス信
号がパルス幅変調されて出力される。その基準パルス信
号のくり返し周期は上記の信号切換パルスr1,g1,b
1,r2,g2,b2のパルス幅よりも充分小さいものであ
ることが望ましく、たとえば、1:10〜1: 100程度の
ものが用いられる。
The outputs of the switching circuits (35-1) to (35-n) are applied to 180 sets of pulse width modulation (PWM) circuits (37-1) to (37-n), where the sample-held R 1 , G 1 , B 1 ,
The reference pulse signal is pulse-width modulated and output according to the magnitudes of the R 2 , G 2 , and B 2 video signals. The repetition cycle of the reference pulse signal is the above-mentioned signal switching pulse r 1 , g 1 , b
It is desirable that the pulse width is sufficiently smaller than the pulse width of 1 , r 2 , g 2 and b 2 , and for example, a pulse width of about 1:10 to 1: 100 is used.

このパルス幅変調回路(37-1)〜(37-n)の出力は電子ビ
ームを変調するための制御信号として表示素子の制御電
極 (5)の180本の導電板 (15-1)〜(15-n)にそれぞれ個別
に加えられる。各スイッチング回路(35-1)〜(35-n)はス
イッチングパルス発生回路(36)から加えられるスイッチ
ングパルスr1,g1,b1,r2,g2,b2によって同時
に切換制御される。スイッチングパルス発生回路(36)は
先述の偏向用パルス発生回路(42)からの信号切換パルス
1,g1,b1,r2,g2,b2によって制御されてお
り、各水平期間を6分割してH/6ずつスイッチング回
路(35-1)〜(35-n)を切換え、R1,G1,B1,R2,G2
2の各映像信号を時分割して順次出力し、パルス幅変
調回路(37-1)〜(37-n)に供給するように切換信号r1
1,b1,r2,g2,b2を発生する。
The outputs of the pulse width modulation circuits (37-1) to (37-n) are used as control signals for modulating the electron beam, and 180 conductive plates (15-1) to ( 15-n) are added individually. The switching circuits (35-1) to (35-n) are simultaneously switched and controlled by the switching pulses r 1 , g 1 , b 1 , r 2 , g 2 , b 2 applied from the switching pulse generation circuit (36). . The switching pulse generation circuit (36) is controlled by the signal switching pulses r 1 , g 1 , b 1 , r 2 , g 2 , b 2 from the deflection pulse generation circuit (42) described above, and each horizontal period is Dividing into 6 and switching the switching circuits (35-1) to (35-n) by H / 6, R 1 , G 1 , B 1 , R 2 , G 2 ,
The switching signals r 1 and B 2 are supplied so that each of the video signals of B 2 is time-divided and sequentially output to be supplied to the pulse width modulation circuits (37-1) to (37-n).
g 1 , b 1 , r 2 , g 2 , b 2 are generated.

ここで注意すべきことは、スイッチング回路(35-1)〜(3
5-n)におけるR1,G1,B1,R2,G2,B2の映像信号
の供給切換えと、水平偏向駆動回路(41)による電子ビー
ムR1,G1,B1,R2,G2,B2の蛍光体への照射切換
え水平偏向とが、タイミングにおいても順序においても
完全に一致するように同期制御されていることである。
これにより、電子ビームがR蛍光体に照射されている
ときにはその電子ビームの照射量がR映像信号によっ
て制御され、G1,B1,R2,G2,Bについても同様に制
御されて、各絵素の R1,G1,B1,R2,G2,B2各蛍
光体の発光がその絵素のR1,G1,B1,R2,G2,B2
映像信号によってそれぞれ制御されることになり、各絵
素が入力の映像信号に従って発光表示されるのである。
かかる制御が1ライン分の180組(各2絵素つづ)につ
いて同時に行なわれて1ライン360絵素の映像が表示さ
れ、さらに240H のラインについて上方のラインから順
次行われて、スクリーン (9)上に1つの映像が表示され
ることになる。
Note that the switching circuits (35-1) to (3
5-n) switching of supply of video signals of R 1 , G 1 , B 1 , R 2 , G 2 , B 2 and electron beams R 1 , G 1 , B 1 , R by the horizontal deflection drive circuit (41). It means that the horizontal switching of the switching of irradiation of 2 , G 2 and B 2 to the phosphors is synchronously controlled so as to be completely matched in both timing and order.
As a result, when the R 1 phosphor is irradiated with the electron beam, the irradiation amount of the electron beam is controlled by the R 1 image signal, and the G 1 , B 1 , R 2 , G 2 , and B 2 are similarly controlled. Then, the emission of each phosphor of R 1 , G 1 , B 1 , R 2 , G 2 , B 2 of each picture element is changed to R 1 , G 1 , B 1 , R 2 , G 2 , B of that picture element. would be respectively controlled by the second video signal is the respective picture element is a light emitting display according to the video signal input.
This control is simultaneously performed for 180 pairs of one line (two pixel elements each), 360-pixel image of one line is displayed, and further 240H line is sequentially performed from the upper line, and the screen (9) One image will be displayed on top.

そして、以上の如き諸動作が入力テレビジョン信号の1
フィールド毎にくり返され、その結果、通常のテレビジ
ョン受像機と同様にスクリーン(9)上に動画のテレビジ
ョン映像が映出される。
Then, the various operations as described above are performed by the input television signal 1
This is repeated for each field, and as a result, a moving image of television image is displayed on the screen (9) like a normal television receiver.

発明が解決しようとする問題点 上記の如き、画像表示素子では、インチ数によって線陰
極数を変化させる必要がある。なぜなら、線陰極数を一
定にしてインチ数を増加させると、垂直偏向の偏向幅が
広くなり、このために、垂直偏向電極とスクリーン間の
距離を長くしたり、または垂直偏向電極の印加電圧を高
くする等の必要がある。しかし、前者は画像表示素子を
薄くする目的に反し、後者は収差等を増大させ画質を劣
化させる。そこで線陰極数を変化させることが必要とな
ってくる。また、このような線陰極数の変化に伴い駆動
回路の変更も必要になる。この画像表示素子を低インチ
から高インチに展開した場合、インチ数に影響されない
駆動回路の必要性が見込まれ、そのためには、線陰極数
の変化に影響されない駆動回路が必要である。
Problems to be Solved by the Invention In the image display device as described above, it is necessary to change the number of linear cathodes depending on the number of inches. This is because when the number of linear cathodes is kept constant and the number of inches is increased, the deflection width of vertical deflection becomes wider, and therefore the distance between the vertical deflection electrode and the screen is increased, or the applied voltage of the vertical deflection electrode is increased. It is necessary to raise it. However, the former goes against the purpose of thinning the image display element, and the latter increases aberrations and the like to deteriorate the image quality. Therefore, it becomes necessary to change the number of linear cathodes. Further, it is necessary to change the drive circuit according to such a change in the number of line cathodes. When this image display device is developed from low inches to high inches, it is expected that a drive circuit that is not affected by the number of inches will be required, and for that purpose, a drive circuit that is not affected by the change in the number of line cathodes is required.

本発明は線陰極数の異なる画像表示素子を使用しても、
線陰極駆動回路および垂直偏向用カウンタ等の回路変更
の必要のない画像表示装置を提供することを目的とする
ものである。
Even if the present invention uses image display elements having different numbers of line cathodes,
An object of the present invention is to provide an image display device that does not require circuit changes such as a line cathode drive circuit and a vertical deflection counter.

問題点を解決するための手段 従来の画像表示装置の線陰極駆動回路(第4図での(2
6))では、垂直偏向用カウンタ(第4図での(25))の出
力と垂直同期信号Vから線陰極駆動パルスを作成してい
る。第4図の例では、垂直偏向用カウンタ(25)は16進カ
ウンタで構成され、15本の線陰極に対応している。走査
線数は一定であるから、線陰極数と垂直偏向のステップ
数は反比例となる。
Means for Solving Problems The line cathode drive circuit of the conventional image display device ((2 in FIG.
6)), a line cathode drive pulse is created from the output of the vertical deflection counter ((25) in FIG. 4) and the vertical synchronizing signal V. In the example of FIG. 4, the vertical deflection counter (25) is composed of a hexadecimal counter and corresponds to 15 line cathodes. Since the number of scanning lines is constant, the number of linear cathodes and the number of steps of vertical deflection are inversely proportional.

そこで、本発明は、垂直偏向用カウンタを自然数nが自
由に可変できるn進カウンタに置き換えて、上記問題点
を解決したものである。
Therefore, the present invention solves the above problem by replacing the vertical deflection counter with an n-ary counter in which the natural number n can be freely changed.

作用 この構成により、線陰極数の変化に応じて垂直偏向のス
テップ数を変更でき、従って、線陰極数の変化に応じて
線陰極駆動回路および垂直偏向用カウンタ等の回路を変
更する必要がなくなる。
With this configuration, the number of steps of vertical deflection can be changed according to the change in the number of line cathodes, and therefore it is not necessary to change the circuits such as the line cathode drive circuit and the vertical deflection counter according to the change in the number of line cathodes. .

実施例 以下本発明の実施例を図面に基づいて説明する。第1図
は垂直偏向用n進カウンタ(51)を、例えばn=10とした
場合を示す。このとき、線陰極数は24本となる。垂直偏
向用n進カウンタ(51)は水平同期信号Hをカウントし、
1パルスごとにアドレスを出力し、メモリ(52)より垂直
偏向データを読み出し、D−A変換器(図示しないが、
第4図の(39)に相当)で10段階の偏向信号を作る。それ
と同時にこのn進カウンタ(51)からの桁上りパルス(キ
ャリーパルス)を5bitのバイナリカウンタ(53)に入力
し、その情報を5bitデコーダ(54)でデコードする。こ
の出力が線陰極駆動信号K0〜K24となる。この実施例
では、垂直偏向用n進カウンタ(51)の自然数nを換える
ことによって、最大32本の線陰極をもつ画像表示素子に
使用できる。メモリ(52)内の垂直偏向用データは、あら
かじめ線陰極数に応じて変更する必要があるが、回路変
更の必要はない。
Embodiments Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a case where the n-ary counter for vertical deflection (51) is set to n = 10, for example. At this time, the number of linear cathodes is 24. The vertical deflection n-ary counter (51) counts the horizontal synchronizing signal H,
An address is output for each pulse, vertical deflection data is read from the memory (52), and a DA converter (not shown,
Equivalent to (39) in FIG. 4), a deflection signal of 10 steps is created. At the same time, the carry pulse (carry pulse) from the n-ary counter (51) is input to a 5-bit binary counter (53), and the information is decoded by a 5-bit decoder (54). This output becomes the line cathode drive signals K0 to K24. In this embodiment, by changing the natural number n of the vertical deflection n-ary counter (51), it can be used in an image display device having a maximum of 32 line cathodes. The vertical deflection data in the memory (52) needs to be changed in advance according to the number of line cathodes, but the circuit need not be changed.

発明の効果 以上述べたように本発明によれば、垂直偏向用カウンタ
に自然数nを変更できるn進カウンタを使用することに
より、線陰極数の異なる画像表示素子を使用した場合で
も、線陰極駆動回路および垂直偏向用カウンタ等の回路
偏向の必要はない。
As described above, according to the present invention, by using the n-ary counter capable of changing the natural number n as the vertical deflection counter, even when the image display elements having different numbers of linear cathodes are used, the linear cathode driving is performed. There is no need for circuit deflection such as circuits and counters for vertical deflection.

【図面の簡単な説明】[Brief description of drawings]

第1図は垂直偏向用カウンタに自然数nを変更できるn
進カウンタを用いた本発明の一実施例を示すブロック
図、第2図は画像表示部の内部構成を示す図、第3図は
画像表示部の拡大図、第4図は駆動回路の基本構成を示
すブロック図および各部の波形図、第5図は垂直偏向波
形発生の原理およびタイミング図、第6図は線陰極駆動
波形発生の原理図およびタイミング図、第7図は線陰極
駆動パルス、垂直偏向信号、水平偏向信号の関係を示す
波形図、第8図は水平偏向波形発生の原理図およびタイ
ミング図である。 (2)(2a)〜(2o)……線陰極、(4)……垂直偏向電極、(5)
……ビーム流制御電極、(7)……水平偏向電極、(9)……
スクリーン、(20)……蛍光体、(24)……同期分離回路、
(25)……垂直偏向用カウンタ、(26)……線陰極駆動回
路、(27)……メモリ、(28)……水平偏向用カウンタ、(2
9)……メモリ、(30)……色復調回路、(40)……垂直偏向
駆動回路、(41)……水平偏向駆動回路、(42)……偏向用
パルス、(51)……垂直偏向用n進カウンタ、(53)……バ
イナリカウンタ、(54)……5bitデコーダ
FIG. 1 shows that the natural number n can be changed to the vertical deflection counter n.
FIG. 2 is a block diagram showing an embodiment of the present invention using a binary counter, FIG. 2 is a diagram showing an internal configuration of an image display unit, FIG. 3 is an enlarged view of the image display unit, and FIG. 4 is a basic configuration of a drive circuit. FIG. 5 is a block diagram showing waveforms of various parts, FIG. 5 is a principle and timing diagram of vertical deflection waveform generation, FIG. 6 is a principle diagram and timing diagram of generation of a linear cathode drive waveform, FIG. 7 is a linear cathode drive pulse, vertical FIG. 8 is a waveform diagram showing the relationship between the deflection signal and the horizontal deflection signal, and FIG. 8 is a principle diagram and a timing diagram for generating the horizontal deflection waveform. (2) (2a) to (2o) …… line cathode, (4) …… vertical deflection electrode, (5)
...... Beam flow control electrode, (7) ...... Horizontal deflection electrode, (9) ......
Screen, (20) …… Phosphor, (24) …… Synchronous separation circuit,
(25) …… Vertical deflection counter, (26) …… Line cathode drive circuit, (27) …… Memory, (28) …… Horizontal deflection counter, (2
9) Memory, (30) Color demodulation circuit, (40) Vertical deflection drive circuit, (41) Horizontal deflection drive circuit, (42) Deflection pulse, (51) Vertical Deflection n-ary counter, (53) …… binary counter, (54) …… 5-bit decoder

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】スクリーン上の画面を垂直方向に複数の区
分に分割し、各々の垂直区分毎に電子ビームを発生させ
る電子ビーム発生源としての線陰極を設け、上記各垂直
区分毎に電子ビームを順次垂直方向に偏向して各垂直区
分毎に複数のラインを表示させるようにした垂直偏向電
極を設け、各々の垂直区分毎に水平方向に複数の区分に
分割された電子ビームの通過孔もしくはスリットを有
し、上記電子ビームが上記スクリーンに照射する量を映
像信号に応じて制御することにより発光強度を制御する
ようにした電子ビーム制御電極を設け、上記水平区分毎
に電子ビームを水平方向に偏向する水平偏向電極を設
け、水平偏向位置に対応してスクリーン上に異なる蛍光
体もしくは他の発光物質を塗布して水平偏向によって色
再現を可能とする画像表示装置であって、上記垂直偏向
電極に電圧を印加する垂直偏向駆動回路は、外部からプ
リセット可能なn進カウンタと、該n進カウンタからの
カウンタ出力をアドレス端子に入力する垂直偏向信号記
憶用メモリと、該垂直偏向信号記憶用メモリのデータ出
力をD/A変換するD/A変換器とを有して該D/A変
換器の出力を前記垂直偏向電極に加えるように構成し、
且つ線陰極の駆動回路を上記n進カウンタの出力をデコ
ードするデコーダを用いて構成することを特徴とする画
像表示装置。
1. A screen on a screen is vertically divided into a plurality of sections, and a line cathode is provided as an electron beam generation source for generating an electron beam for each vertical section, and an electron beam is provided for each vertical section. A vertical deflection electrode for sequentially deflecting in the vertical direction to display a plurality of lines for each vertical section, and for each vertical section, an electron beam passage hole divided into a plurality of sections in the horizontal direction or An electron beam control electrode having a slit is provided to control the emission intensity of the screen by controlling the amount of irradiation of the screen by the electron beam according to a video signal. An image in which a horizontal deflection electrode for deflecting the light is provided, and different phosphors or other luminescent substances are applied on the screen in accordance with the horizontal deflection position to enable color reproduction by horizontal deflection. The vertical deflection drive circuit for applying a voltage to the vertical deflection electrode is an n-ary counter that can be preset externally, and a vertical deflection signal storage for inputting a counter output from the n-ary counter to an address terminal. A memory and a D / A converter for D / A converting the data output of the vertical deflection signal storage memory, and the output of the D / A converter is applied to the vertical deflection electrode;
An image display device comprising a drive circuit for the line cathode using a decoder for decoding the output of the n-ary counter.
JP60084908A 1985-04-19 1985-04-19 Image display device Expired - Lifetime JPH0636585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60084908A JPH0636585B2 (en) 1985-04-19 1985-04-19 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60084908A JPH0636585B2 (en) 1985-04-19 1985-04-19 Image display device

Publications (2)

Publication Number Publication Date
JPS61242490A JPS61242490A (en) 1986-10-28
JPH0636585B2 true JPH0636585B2 (en) 1994-05-11

Family

ID=13843832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60084908A Expired - Lifetime JPH0636585B2 (en) 1985-04-19 1985-04-19 Image display device

Country Status (1)

Country Link
JP (1) JPH0636585B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456576A (en) * 1990-06-26 1992-02-24 Matsushita Electric Ind Co Ltd Picture display device

Also Published As

Publication number Publication date
JPS61242490A (en) 1986-10-28

Similar Documents

Publication Publication Date Title
JPH0332175B2 (en)
JPH0636585B2 (en) Image display device
JPS6228633B2 (en)
JPH0746575B2 (en) Image display device
JPH0567109B2 (en)
JP2817149B2 (en) Image display device
JP2679827B2 (en) Image display device
JP2600664B2 (en) Image display device
JPH06101848B2 (en) Image display device
JP2652387B2 (en) Image display device
JP2625698B2 (en) Image display device adjustment jig
JPH0524610B2 (en)
JPH0665007B2 (en) Image display device
JPH0329351B2 (en)
JPH0746576B2 (en) Image display device
JPS644715B2 (en)
JPH0329358B2 (en)
JPS646593B2 (en)
JPH065928B2 (en) Image display device
JPH0578987B2 (en)
JPH0520033B2 (en)
JPH0339436B2 (en)
JPH0329353B2 (en)
JPH0434255B2 (en)
JPH0262995B2 (en)