JPH0636622B2 - 時間スイツチ - Google Patents
時間スイツチInfo
- Publication number
- JPH0636622B2 JPH0636622B2 JP21839686A JP21839686A JPH0636622B2 JP H0636622 B2 JPH0636622 B2 JP H0636622B2 JP 21839686 A JP21839686 A JP 21839686A JP 21839686 A JP21839686 A JP 21839686A JP H0636622 B2 JPH0636622 B2 JP H0636622B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- switch
- time switch
- time slots
- highway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004308 accommodation Effects 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時間スイッチに関し、特に高品位オーディオ，
テレビ会議用画像，カラーファクシミリ等の広帯域情報
を専用に交換・分配するための１段リンク時間スイッチ
（Ｔ１段時間スイッチ）の構成法に関する。
テレビ会議用画像，カラーファクシミリ等の広帯域情報
を専用に交換・分配するための１段リンク時間スイッチ
（Ｔ１段時間スイッチ）の構成法に関する。
時分割ハイウェイ上に、ある固定長をもった複数タイム
スロットを使用する加入者のみを収容する場合、１加入
者のタイムスロットを連続するタイムスロットに収容す
る集中配置と、周期的に分散したタイムスロットに収容
する分散配置があり、それぞれの一例を第２図および第
３図に示す。
スロットを使用する加入者のみを収容する場合、１加入
者のタイムスロットを連続するタイムスロットに収容す
る集中配置と、周期的に分散したタイムスロットに収容
する分散配置があり、それぞれの一例を第２図および第
３図に示す。
第２図および第３図はいずれも１フレーム１６タイムス
ロット構成で各加入者のタイムスロット数が４である場
合を示しており、図中、A1A2A3A4，B1B2B3B4，C1C2C
3C4，D1D2D3D4はそれぞれ加入者１，２，３，４のデー
タを表わし、各区切りはタイムスロットの切れ目を示
す。第２図においては各加入者のデータが４タイムスロ
ット毎に連続して配置され、また、第３図においては各
加入者のデータが４タイムスロット毎に分散されて配置
されている。
ロット構成で各加入者のタイムスロット数が４である場
合を示しており、図中、A1A2A3A4，B1B2B3B4，C1C2C
3C4，D1D2D3D4はそれぞれ加入者１，２，３，４のデー
タを表わし、各区切りはタイムスロットの切れ目を示
す。第２図においては各加入者のデータが４タイムスロ
ット毎に連続して配置され、また、第３図においては各
加入者のデータが４タイムスロット毎に分散されて配置
されている。
次に、時間スイッチングする時に必要となるメモリのア
ドレス空間は１フレーム分のタイムスロット数に等しく
なるため、第２図に示す集中配置ではメモリは１６アド
レス分必要となる。また、第３図に示す分散配置では４
タイムスロット毎に全加入者（４加入者）のデータがく
り返し表われるため、時間スイッチとして必要なメモリ
のアドレスは４アドレス分あればよく、第２図に比べて
４分の１に減少させることができる。
ドレス空間は１フレーム分のタイムスロット数に等しく
なるため、第２図に示す集中配置ではメモリは１６アド
レス分必要となる。また、第３図に示す分散配置では４
タイムスロット毎に全加入者（４加入者）のデータがく
り返し表われるため、時間スイッチとして必要なメモリ
のアドレスは４アドレス分あればよく、第２図に比べて
４分の１に減少させることができる。
今、時分割ハイウェイが集中配置の場合について考え
る。Ｎ多重の時間スイッチを縦ｍ個，横ｍ個マトリクス
状に並べたｍＮ×ｍＮのＴ１段時間スイッチを第４図に
示す。第４図においてＴ″１１′，〜Ｔ″１ｍ′，〜
Ｔ″ｍ１′，〜Ｔ″ｍｍ′はそれぞれＮ多重の時間スイ
ッチであり、ＳＥＬ２１，ＳＥＬ２ｍはセレクタであ
る。時間スイッチＴ″１１′，〜Ｔ″１ｍ′，〜Ｔ″ｍ
１′，〜Ｔ″ｍｍ′はすべてＮ多重でありメモリアドレ
ス空間もＮアドレス分の容量をもっている。ＩＨＷ３
１，ＩＨＷ３ｍは入力ハイウェイ，ＯＨＷ４１，〜ＯＨ
Ｗ４ｍは出力ハイウェイであり、１フレームＮタイムス
ロット構成である。
る。Ｎ多重の時間スイッチを縦ｍ個，横ｍ個マトリクス
状に並べたｍＮ×ｍＮのＴ１段時間スイッチを第４図に
示す。第４図においてＴ″１１′，〜Ｔ″１ｍ′，〜
Ｔ″ｍ１′，〜Ｔ″ｍｍ′はそれぞれＮ多重の時間スイ
ッチであり、ＳＥＬ２１，ＳＥＬ２ｍはセレクタであ
る。時間スイッチＴ″１１′，〜Ｔ″１ｍ′，〜Ｔ″ｍ
１′，〜Ｔ″ｍｍ′はすべてＮ多重でありメモリアドレ
ス空間もＮアドレス分の容量をもっている。ＩＨＷ３
１，ＩＨＷ３ｍは入力ハイウェイ，ＯＨＷ４１，〜ＯＨ
Ｗ４ｍは出力ハイウェイであり、１フレームＮタイムス
ロット構成である。
上述した従来のｍＮ×ｍＮのＴ１段時間スイッチ（第４
図に図示）では全体として必要となるメモリ量は時間ス
イッチＴ″の１個当たりのアドレス空間がＮであり、こ
の時間スイッチＴ″の個数がｍ×ｍ個であるためｍ２Ｎ
のアドレス空間と等しくなり、スイッチサイズの増加と
共にメモリ量は急激に増加し、ハードウェア量も急激に
増加する欠点を有している。
図に図示）では全体として必要となるメモリ量は時間ス
イッチＴ″の１個当たりのアドレス空間がＮであり、こ
の時間スイッチＴ″の個数がｍ×ｍ個であるためｍ２Ｎ
のアドレス空間と等しくなり、スイッチサイズの増加と
共にメモリ量は急激に増加し、ハードウェア量も急激に
増加する欠点を有している。
本発明の時間スイッチは、Ｎ多重の時間スイッチを縦ｍ
個，横ｍ′個マトリクス状に並べたｍＮ×ｍ′Ｎの時間
スイッチにおいて、前記時間スイッチが複数タイムスロ
ット単位にスイッチングし、スイッチング単位となるタ
イムスロット数が一定であり、かつ前記スイッチング単
位の全タイムスロットが前記時間スイッチの入側ハイウ
ェイと出側ハイウェイ上で連続するタイムスロットに収
容されているとき、前記時間スイッチの前記入側ハイウ
ェイに前記スイッチング単位となる全タイムスロットを
１つずつ周期的に分散配置する第１のタイムスロット収
容変換手段と、前記時間スイッチの前記出側ハイウェイ
に分散配置されたスイッチング単位の全タイムスロット
を前記連続するタイムスロットに集中配置する第２のタ
イムスロット収容変換手段とを備えることを特徴として
いる。
個，横ｍ′個マトリクス状に並べたｍＮ×ｍ′Ｎの時間
スイッチにおいて、前記時間スイッチが複数タイムスロ
ット単位にスイッチングし、スイッチング単位となるタ
イムスロット数が一定であり、かつ前記スイッチング単
位の全タイムスロットが前記時間スイッチの入側ハイウ
ェイと出側ハイウェイ上で連続するタイムスロットに収
容されているとき、前記時間スイッチの前記入側ハイウ
ェイに前記スイッチング単位となる全タイムスロットを
１つずつ周期的に分散配置する第１のタイムスロット収
容変換手段と、前記時間スイッチの前記出側ハイウェイ
に分散配置されたスイッチング単位の全タイムスロット
を前記連続するタイムスロットに集中配置する第２のタ
イムスロット収容変換手段とを備えることを特徴として
いる。
次に、本発明について図面を参照して説明する。
第１図は本発明の時間スイッチの一実施例を示す構成図
である。図中、Ｔ５１，〜Ｔ５ｍは第１のタイムスロッ
ト収容変換手段であり、集中配置された時分割ハイウェ
イを分散配置に変換する回路で、時分割ハイウェイ上の
データを１フレーム分格納するデータメモリと、入およ
び出のタイムスロット入替則情報を格納する保持メモリ
とから構成される。Ｔ６１，〜Ｔ６ｍは第２のタイムス
ロット収容変換手段であり、分散配置された時分割ハイ
ウェイを集中配置に変換する回路で、時分割ハイウェイ
上のデータを１フレーム分格納するデータメモリと、入
および出のタイムスロット入替則情報を格納する保持メ
モリとから構成される。Ｔ′１１，〜Ｔ′１ｍ，〜Ｔ′
ｍ１，〜Ｔ′ｍｍはいずれも時間スイッチであり、分散
配置された時分割ハイウェイを収容する。ＩＨＷ３１，
〜ＩＨＷ３ｍは入力ハイウェイ，ＯＨＷ４１，〜ＯＨＷ
４ｍは出力ハイウェイであり、１フレームＮタイムスロ
ット構成で各加入者のデータが集中配置されている。Ｆ
ＨＷ７１，〜ＦＨＷ７ｍ，〜ＢＨＷ８１，〜ＢＨＷ８ｍ
は接続ハイウェイであり、１フレームＮタイムスロット
構成で各加入者のデータが分散配置されている。
である。図中、Ｔ５１，〜Ｔ５ｍは第１のタイムスロッ
ト収容変換手段であり、集中配置された時分割ハイウェ
イを分散配置に変換する回路で、時分割ハイウェイ上の
データを１フレーム分格納するデータメモリと、入およ
び出のタイムスロット入替則情報を格納する保持メモリ
とから構成される。Ｔ６１，〜Ｔ６ｍは第２のタイムス
ロット収容変換手段であり、分散配置された時分割ハイ
ウェイを集中配置に変換する回路で、時分割ハイウェイ
上のデータを１フレーム分格納するデータメモリと、入
および出のタイムスロット入替則情報を格納する保持メ
モリとから構成される。Ｔ′１１，〜Ｔ′１ｍ，〜Ｔ′
ｍ１，〜Ｔ′ｍｍはいずれも時間スイッチであり、分散
配置された時分割ハイウェイを収容する。ＩＨＷ３１，
〜ＩＨＷ３ｍは入力ハイウェイ，ＯＨＷ４１，〜ＯＨＷ
４ｍは出力ハイウェイであり、１フレームＮタイムスロ
ット構成で各加入者のデータが集中配置されている。Ｆ
ＨＷ７１，〜ＦＨＷ７ｍ，〜ＢＨＷ８１，〜ＢＨＷ８ｍ
は接続ハイウェイであり、１フレームＮタイムスロット
構成で各加入者のデータが分散配置されている。
次に、本実施例の動作について説明する。例えば、第２
図および第３図に示したように１フレームが１６タイム
スロットで各加入者のデータが４タイムスロットで構成
された場合、タイムスロット収容変換手段Ｔ５１〜Ｔ５
ｍ，Ｔ６１，〜Ｔ６ｍのデータメモリは１６アドレス空
間分有し、時間スイッチＴ′１１，〜Ｔ′１ｍ，〜Ｔ′
ｍ１，〜Ｔ′ｍｍのデータメモリおよび保持メモリはそ
れぞれ４アドレス空間分有することになる。タイムスロ
ット収容変換手段Ｔ５１，〜Ｔ５ｍでは第２図から第３
図へのフォーマット変換を行い、タイムスロット収容変
換手段Ｔ６１，〜Ｔ６ｍでは逆に第３図から第２図への
フォーマット変換を行う。時間スイッチＴ′１１，〜
Ｔ′１ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍでは第３図のフォー
マットのハイウェイを収容し、４タイムスロット分のデ
ータをデータメモリに格納し、保持メモリの情報に従
い、データの順番を入れ替えて出力する。この出力され
たハイウェイデータは第３図のフォーマットのままであ
る。但し、Ａｎ，Ｂｎ，Ｃｎ，Ｄｎ（ｎ＝１，〜４）の
順番は可変であり、４タイムスロット毎に４加入者分の
データがくり返し収容されるフォーマットであることだ
けが必要条件である。
図および第３図に示したように１フレームが１６タイム
スロットで各加入者のデータが４タイムスロットで構成
された場合、タイムスロット収容変換手段Ｔ５１〜Ｔ５
ｍ，Ｔ６１，〜Ｔ６ｍのデータメモリは１６アドレス空
間分有し、時間スイッチＴ′１１，〜Ｔ′１ｍ，〜Ｔ′
ｍ１，〜Ｔ′ｍｍのデータメモリおよび保持メモリはそ
れぞれ４アドレス空間分有することになる。タイムスロ
ット収容変換手段Ｔ５１，〜Ｔ５ｍでは第２図から第３
図へのフォーマット変換を行い、タイムスロット収容変
換手段Ｔ６１，〜Ｔ６ｍでは逆に第３図から第２図への
フォーマット変換を行う。時間スイッチＴ′１１，〜
Ｔ′１ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍでは第３図のフォー
マットのハイウェイを収容し、４タイムスロット分のデ
ータをデータメモリに格納し、保持メモリの情報に従
い、データの順番を入れ替えて出力する。この出力され
たハイウェイデータは第３図のフォーマットのままであ
る。但し、Ａｎ，Ｂｎ，Ｃｎ，Ｄｎ（ｎ＝１，〜４）の
順番は可変であり、４タイムスロット毎に４加入者分の
データがくり返し収容されるフォーマットであることだ
けが必要条件である。
ここで第１図に示したｍＮ×ｍＮのＴ１段時間スイッチ
において必要となるメモリ量を計算する。タイムスロッ
ト収容変換手段Ｔ５１，〜Ｔ５ｍ，Ｔ６１，〜Ｔ６ｍは
いずれも集中配置された時分割ハイウェイを収容するた
め、メモリのアドレス空間としては１フレーム分必要で
あり、Ｎアドレス必要となる。時間スイッチＴ′１１，
〜Ｔ′１ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍでは分散配置され
た時分割ハイウェイを収容しているため、Ｎアドレス必
要とはしない。例えばスイッチング単位となるタイムス
ロットの数、つまり１加入者が使用するタイムスロット
の数をｋとすると、時間スイッチＴ′１１，〜Ｔ′１
ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍで必要となるメモリのアド
レス空間はＮ／ｋで十分である。なぜならＮ／ｋフレー
ム分のタイムスロットに全加入者のデータが含まれるか
らであり、Ｎ／ｋフレーム分のメモリを用意すれば全加
入者のスイッチングが可能となるからである。従って、
ｍＮ×ｍＮのＴ１段時間スイッチにおいて必要となるメ
モリ量（アドレス空間）はタイムスロット収容変換手段
Ｔ５１，〜Ｔ５ｍ，Ｔ６１，〜Ｔ６ｍで合計２ｍＮアド
レス、時間スイッチＴ′１１，〜Ｔ′１ｍ，〜Ｔ′ｍ
１，〜Ｔ′ｍｍで合計ｍ２Ｎ／ｋアドレスとなり、全体
で（２ｍＮ＋ｍ２Ｎ／ｋ）アドレスとなる。
において必要となるメモリ量を計算する。タイムスロッ
ト収容変換手段Ｔ５１，〜Ｔ５ｍ，Ｔ６１，〜Ｔ６ｍは
いずれも集中配置された時分割ハイウェイを収容するた
め、メモリのアドレス空間としては１フレーム分必要で
あり、Ｎアドレス必要となる。時間スイッチＴ′１１，
〜Ｔ′１ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍでは分散配置され
た時分割ハイウェイを収容しているため、Ｎアドレス必
要とはしない。例えばスイッチング単位となるタイムス
ロットの数、つまり１加入者が使用するタイムスロット
の数をｋとすると、時間スイッチＴ′１１，〜Ｔ′１
ｍ，〜Ｔ′ｍ１，〜Ｔ′ｍｍで必要となるメモリのアド
レス空間はＮ／ｋで十分である。なぜならＮ／ｋフレー
ム分のタイムスロットに全加入者のデータが含まれるか
らであり、Ｎ／ｋフレーム分のメモリを用意すれば全加
入者のスイッチングが可能となるからである。従って、
ｍＮ×ｍＮのＴ１段時間スイッチにおいて必要となるメ
モリ量（アドレス空間）はタイムスロット収容変換手段
Ｔ５１，〜Ｔ５ｍ，Ｔ６１，〜Ｔ６ｍで合計２ｍＮアド
レス、時間スイッチＴ′１１，〜Ｔ′１ｍ，〜Ｔ′ｍ
１，〜Ｔ′ｍｍで合計ｍ２Ｎ／ｋアドレスとなり、全体
で（２ｍＮ＋ｍ２Ｎ／ｋ）アドレスとなる。
ここで従来のｍＮ×ｍＮのＴ１段時間スイッチ（第４図
に図示）と本発明のｍＮ×ｍＮのＴ１段時間スイッチ
（第１図に図示）で必要となるメモリ量（アドレス空
間）を比較すると、 従来の時間スイッチ：本発明の時間スイッチ ＝ｍ２Ｎ：（ｍ２Ｎ／ｋ＋２ｍＮ） ＝ｍ：（ｍ／ｋ＋２） となる。従って、１加入者が使用するタイムスロット数
ｋの値が２以上でかつマトリクスサイズｍの値が３以上
であれば、本発明のｍＮ×ｍＮのＴ１段時間スイッチの
メモリ量を従来のｍＮ×ｍＮのＴ１段時間スイッチのメ
モリ量より小さくできる。例えばｋの値として最も一般
的な「６」を使用すれば、本発明の時間スイッチのメモ
リ量削減効果は従来の時間スイッチに比べてｍ＝４で３
３％，ｍ＝６で５０％となり、大幅なメモリ量，つまり
大幅なハードウェア量の削減が可能となる。
に図示）と本発明のｍＮ×ｍＮのＴ１段時間スイッチ
（第１図に図示）で必要となるメモリ量（アドレス空
間）を比較すると、 従来の時間スイッチ：本発明の時間スイッチ ＝ｍ２Ｎ：（ｍ２Ｎ／ｋ＋２ｍＮ） ＝ｍ：（ｍ／ｋ＋２） となる。従って、１加入者が使用するタイムスロット数
ｋの値が２以上でかつマトリクスサイズｍの値が３以上
であれば、本発明のｍＮ×ｍＮのＴ１段時間スイッチの
メモリ量を従来のｍＮ×ｍＮのＴ１段時間スイッチのメ
モリ量より小さくできる。例えばｋの値として最も一般
的な「６」を使用すれば、本発明の時間スイッチのメモ
リ量削減効果は従来の時間スイッチに比べてｍ＝４で３
３％，ｍ＝６で５０％となり、大幅なメモリ量，つまり
大幅なハードウェア量の削減が可能となる。
なお、本実施例では時間スイッチのマトリクスを縦，横
共にｍとし同じ値つまり（ｍ＝ｍ′）としたが、ここで
はあくまで一実施例を示したのみであり、マトリクスは
縦，横を同じ値にする必要性は何もない（つまりｍ≠
ｍ′であってもよい）。
共にｍとし同じ値つまり（ｍ＝ｍ′）としたが、ここで
はあくまで一実施例を示したのみであり、マトリクスは
縦，横を同じ値にする必要性は何もない（つまりｍ≠
ｍ′であってもよい）。
以上説明したように本発明は、時間スイッチが複数タイ
ムスロット単位にスイッチングし、スイッチング単位と
なるタイムスロット数が一定であり、かつスイッチング
単位の全タイムスロットが時間スイッチの入側ハイウェ
イと出側ハイウェイ上で連続するタイムスロットに収容
されているとき、時間スイッチの入側ハイウェイにスイ
ッチング単位となる全タイムスロットを１つずつ周期的
に分散配置し、時間スイッチの出側ハイウェイに分散配
置されたスイッチング単位の全タイムスロットを連続す
るタイムスロットに集中配置することにより、ｍＮ×
ｍ′Ｎの時間スイッチを構成する個々の時間スイッチに
要するメモリ量を大幅に削減できる効果がある。
ムスロット単位にスイッチングし、スイッチング単位と
なるタイムスロット数が一定であり、かつスイッチング
単位の全タイムスロットが時間スイッチの入側ハイウェ
イと出側ハイウェイ上で連続するタイムスロットに収容
されているとき、時間スイッチの入側ハイウェイにスイ
ッチング単位となる全タイムスロットを１つずつ周期的
に分散配置し、時間スイッチの出側ハイウェイに分散配
置されたスイッチング単位の全タイムスロットを連続す
るタイムスロットに集中配置することにより、ｍＮ×
ｍ′Ｎの時間スイッチを構成する個々の時間スイッチに
要するメモリ量を大幅に削減できる効果がある。
第１図は本発明の一実施例を示す時間スイッチの構成
図、第２図は集中配置されたハイウェイの一例を示す
図、第３図は分散配置されたハイウェイの一例を示す
図、第４図は従来のｍＮ×ｍＮのＴ１段時間スイッチの
一例を示す構成図である。 １１，〜１ｍ，ｍ１，〜ｍｍ…時間スイッチ（Ｔ′）、
２１，〜２ｍ…セレクタ（ＳＥＬ）、３１，〜３ｍ…入
力ハイウェイ（ＩＨＷ）、４１，〜４ｍ…出力ハイウェ
イ、５１，〜５ｍ，６１，〜６ｍ…タイムスロット収容
変換手段（Ｔ）、７１，〜７ｍ…接続ハイウェイ（ＦＨ
Ｗ）、８１，〜８ｍ…接続ハイウェイ（ＢＨＷ）。
図、第２図は集中配置されたハイウェイの一例を示す
図、第３図は分散配置されたハイウェイの一例を示す
図、第４図は従来のｍＮ×ｍＮのＴ１段時間スイッチの
一例を示す構成図である。 １１，〜１ｍ，ｍ１，〜ｍｍ…時間スイッチ（Ｔ′）、
２１，〜２ｍ…セレクタ（ＳＥＬ）、３１，〜３ｍ…入
力ハイウェイ（ＩＨＷ）、４１，〜４ｍ…出力ハイウェ
イ、５１，〜５ｍ，６１，〜６ｍ…タイムスロット収容
変換手段（Ｔ）、７１，〜７ｍ…接続ハイウェイ（ＦＨ
Ｗ）、８１，〜８ｍ…接続ハイウェイ（ＢＨＷ）。
Claims (1)
- 【請求項１】Ｎ多重の時間スイッチを縦ｍ個，横ｍ′個
マトリクス状に並べたｍＮ×ｍ′Ｎの時間スイッチにお
いて、前記時間スイッチが複数タイムスロット単位にス
イッチングし、スイッチング単位となるタイムスロット
数が一定であり、かつ前記スイッチング単位の全タイム
スロットが前記時間スイッチ入側ハイウェイと出側ハイ
ウェイ上で連続するタイムスロットに収容されていると
き、前記時間スイッチの前記入側ハイウェイに前記スイ
ッチング単位となる全タイムスロットを１つずつ周期的
に分散配置する第１のタイムスロット収容変換手段と、
前記時間スイッチの前記出側ハイウェイに分散配置され
たスイッチング単位の全タイムスロットを前記連続する
タイムスロットに集中配置する第２のタイムスロット収
容変換手段とを備えることを特徴とする時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839686A JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839686A JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373794A JPS6373794A (ja) | 1988-04-04 |
| JPH0636622B2 true JPH0636622B2 (ja) | 1994-05-11 |
Family
ID=16719251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839686A Expired - Lifetime JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636622B2 (ja) |
-
1986
- 1986-09-16 JP JP21839686A patent/JPH0636622B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6373794A (ja) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837651B2 (ja) | 通信システム | |
| US6628650B1 (en) | Variable rate TDM switching system | |
| US4785446A (en) | Distributed bit switching of a multistage interconnection network | |
| JPH07509821A (ja) | 電気通信スイッチ・アーキテクチャ | |
| JP3115813B2 (ja) | 通信方法 | |
| US6684317B2 (en) | Method of addressing sequential data packets from a plurality of input data line cards for shared memory storage and the like, and novel address generator therefor | |
| JP6513235B2 (ja) | 映像表示装置、映像データ伝送方法、及びプログラム | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| JP2604385B2 (ja) | ディジタル信号の多重化方法及び装置 | |
| US4972407A (en) | Time-division switching circuit transforming data formats | |
| JP2889027B2 (ja) | 時分割スイッチ及びかかるスイッチを構成する接続モジュール | |
| JPH0636622B2 (ja) | 時間スイツチ | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP2778736B2 (ja) | 回線設定回路 | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム | |
| JP3092202B2 (ja) | Ａｔｍスイッチングシステム | |
| JP3116872B2 (ja) | インタフェース変換装置 | |
| JPH08214008A (ja) | 自己ルーチングスイッチ | |
| JP3062208B2 (ja) | Ａｔｍ交換機における加入者線信号処理方式 | |
| JPH08214007A (ja) | 自己ルーチングスイッチモジュール | |
| JPS6362432A (ja) | パケツト交換システム | |
| JPH0336478B2 (ja) | ||
| CN86108234A (zh) | 电信转换系统或诸如此类系统的操作方法 | |
| JPH05103006A (ja) | デイジタル交換機 |