JPS6373794A - 時間スイツチ - Google Patents
時間スイツチInfo
- Publication number
- JPS6373794A JPS6373794A JP21839686A JP21839686A JPS6373794A JP S6373794 A JPS6373794 A JP S6373794A JP 21839686 A JP21839686 A JP 21839686A JP 21839686 A JP21839686 A JP 21839686A JP S6373794 A JPS6373794 A JP S6373794A
- Authority
- JP
- Japan
- Prior art keywords
- time
- slots
- switch
- highway
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000004308 accommodation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時間スイッチに関し、特に時分割通話路を構成
するＴ１段時間スイッチに関する。
するＴ１段時間スイッチに関する。
時分割ハイウェイ上に、ある固定長をもった複数タイム
スロットを使用する加入者のみを収容する場合、１加入
者のタイムスロットを連続するタイムスロットに収容す
る集中配置と、周期的に分散したタイムスロットに収容
する分散配置があり、それぞれの−例を第２図および第
３図に示す。
スロットを使用する加入者のみを収容する場合、１加入
者のタイムスロットを連続するタイムスロットに収容す
る集中配置と、周期的に分散したタイムスロットに収容
する分散配置があり、それぞれの−例を第２図および第
３図に示す。
第２図および第３図はいずれも１フレーム１６タイムス
ロツト構成で各加入者のタイムスロ・ソト数が４である
場合を示しており、図中、Ａ１Ａ２Ａ３Ａ４．ＢＩ Ｂ
２８３Ｂ４．ＣＩ Ｃ２Ｃ３Ｃ４、ＤＩ Ｄ２ Ｄ３
Ｄ４はそれぞれ加入者１．２゜３．４のデータを表わす
、第２図においては各加入者のデータが４タイムスロツ
ト毎に連続して配置され、また、第３図においては各加
入者のデータが４タイムスロツト毎に分散されて配置さ
れている。
ロツト構成で各加入者のタイムスロ・ソト数が４である
場合を示しており、図中、Ａ１Ａ２Ａ３Ａ４．ＢＩ Ｂ
２８３Ｂ４．ＣＩ Ｃ２Ｃ３Ｃ４、ＤＩ Ｄ２ Ｄ３
Ｄ４はそれぞれ加入者１．２゜３．４のデータを表わす
、第２図においては各加入者のデータが４タイムスロツ
ト毎に連続して配置され、また、第３図においては各加
入者のデータが４タイムスロツト毎に分散されて配置さ
れている。
次に、時間スイッチングする時に必要となるメモリのア
ドレス空間は１ブレ一ム分のタイムスロット数に等しく
なるため、第２図に示す集中配置ではメモリは１６アド
レス分必要となる。また、第３図に示す分散配置では４
タイムスロツト毎に全加入者（４加入者）のデータがく
り返し表われるため、時間スイッチとして必要なメモリ
のアドレスは４アドレス分あればよく、第２図に比べて
４分の１に減少させることができる。
ドレス空間は１ブレ一ム分のタイムスロット数に等しく
なるため、第２図に示す集中配置ではメモリは１６アド
レス分必要となる。また、第３図に示す分散配置では４
タイムスロツト毎に全加入者（４加入者）のデータがく
り返し表われるため、時間スイッチとして必要なメモリ
のアドレスは４アドレス分あればよく、第２図に比べて
４分の１に減少させることができる。
今、時分割ハイウェイが集中配置の場合について考える
。Ｎ多重の時間スイッチを縦ｍ個、横ｍ個マトリクス状
に並べたｍＮＸｍＮのＴ１段時間スイッチを第４図に示
す、第４図においてＴ″１１’、〜Ｔ″１ ｍ” 、
〜Ｔ” ｍ ｌ ’ 、 〜Ｔ″ｍｍ′はそれぞれＮ多
重の時間スイッチであり、５ＥＬ２１．ＳＥＬ２ｍはセ
レクタである０時間スイッチＴ”ｌｌ′、〜Ｔ″ １ｍ
′、〜Ｔ″′ｍ１′、〜Ｔ″ｍｍ’はすべてＮ多重であ
りメモリアドレス空間もＮアドレス分の容量をもってい
る。Ｉ ＨＷ３１ 、〜Ｉ ＨＷ３ｍは入力ハイウェイ
、 ＯＨＷ４１ 、〜ＯＨＷ４ ｍは出力ハイウェイで
あり、１フレームＮタイムスロツト構成である。
。Ｎ多重の時間スイッチを縦ｍ個、横ｍ個マトリクス状
に並べたｍＮＸｍＮのＴ１段時間スイッチを第４図に示
す、第４図においてＴ″１１’、〜Ｔ″１ ｍ” 、
〜Ｔ” ｍ ｌ ’ 、 〜Ｔ″ｍｍ′はそれぞれＮ多
重の時間スイッチであり、５ＥＬ２１．ＳＥＬ２ｍはセ
レクタである０時間スイッチＴ”ｌｌ′、〜Ｔ″ １ｍ
′、〜Ｔ″′ｍ１′、〜Ｔ″ｍｍ’はすべてＮ多重であ
りメモリアドレス空間もＮアドレス分の容量をもってい
る。Ｉ ＨＷ３１ 、〜Ｉ ＨＷ３ｍは入力ハイウェイ
、 ＯＨＷ４１ 、〜ＯＨＷ４ ｍは出力ハイウェイで
あり、１フレームＮタイムスロツト構成である。
上述した従来のｍ Ｎ Ｘ ｍ Ｎ Ｔ １段時間スイ
ッチ（第４図に図示）では全体として必要となるメモリ
量はｍ２Ｎとなり、スイッチサイズの増加と共にメモリ
量は急激に増加し、ハードウェア量も急激に増加する欠
点を有している。
ッチ（第４図に図示）では全体として必要となるメモリ
量はｍ２Ｎとなり、スイッチサイズの増加と共にメモリ
量は急激に増加し、ハードウェア量も急激に増加する欠
点を有している。
本発明の時間スイッチは、Ｎ多重の時間スイッチを縦ｍ
個、横ｍ′個マトリクス状に並べたｍＮＸｒｎ’ＮのＴ
１段時間スイッチと、入タイムスロットと出タイムスロ
ットの時間位置を規則的に収容変換するタイムスロット
収容変換手段と、前記Ｔ１段時間スイッチと前記タイム
スロット収容変換手段を接続する第１の時分割ハイウェ
イと、前記タイムスロット収容変換手段に収容される第
２の時分割ハイウェイとを備え、前記Ｔ１段時間スイッ
チが複数タイムスロット単位にスイッチングし、スイッ
チング単位となるタイムスロット数が一定であり、かつ
前記第１の時分割ハイウェイ上でスイッチング単位とな
る複数のタイムスロットを周期的に分散配置し、前記第
２の時分割ハイウェイ上で前記Ｔ１段時間スイッチのス
イッチング単位となる複数のタイムスロットを連続する
タイムスロットに集中配置したことを特徴としている。
個、横ｍ′個マトリクス状に並べたｍＮＸｒｎ’ＮのＴ
１段時間スイッチと、入タイムスロットと出タイムスロ
ットの時間位置を規則的に収容変換するタイムスロット
収容変換手段と、前記Ｔ１段時間スイッチと前記タイム
スロット収容変換手段を接続する第１の時分割ハイウェ
イと、前記タイムスロット収容変換手段に収容される第
２の時分割ハイウェイとを備え、前記Ｔ１段時間スイッ
チが複数タイムスロット単位にスイッチングし、スイッ
チング単位となるタイムスロット数が一定であり、かつ
前記第１の時分割ハイウェイ上でスイッチング単位とな
る複数のタイムスロットを周期的に分散配置し、前記第
２の時分割ハイウェイ上で前記Ｔ１段時間スイッチのス
イッチング単位となる複数のタイムスロットを連続する
タイムスロットに集中配置したことを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の時間スイッチの一実施例を示す構成図
である０図中、Ｔ５１．〜Ｔ５ｍはタイムスロット収容
変換手段であり、集中配置された時分割ハイウェイを分
散配置に変換する回路で、メモリにより構成される。Ｔ
６１．〜Ｔ ６ ｍは同じくタイムスロット収容変換手
段であり、分散配置された時分割ハイウェイを集中配置
に変換する回路で、メモリにより構成される。Ｔ’ｌｌ
、〜Ｔ’ １ｍ、 〜Ｔ′ｍｌ、 〜Ｔ’ ｍｍはいず
れも時間スイッチであり、分散配置された時分割ハイウ
ェイを収容する。Ｉ ＨＷ３１、〜ＩＨＷ３ｍは入力ハ
イウェイ、０ＨＷ４１．〜０１−ＩＷ４ｍは出力ハイウ
ェイであり、１フレームＮタイムスロツト構成で各加入
者のデータが集中配置されている。ＦＨＷ７１．〜ＦＨ
Ｗ７ｍ、ＢＨＷ８１ 、〜Ｂ ＨＷ ８ ｍは接続ハイ
ウェイであり、１フレームＮタイムスロツト構成で各加
入者のデータが分散配置されている。
である０図中、Ｔ５１．〜Ｔ５ｍはタイムスロット収容
変換手段であり、集中配置された時分割ハイウェイを分
散配置に変換する回路で、メモリにより構成される。Ｔ
６１．〜Ｔ ６ ｍは同じくタイムスロット収容変換手
段であり、分散配置された時分割ハイウェイを集中配置
に変換する回路で、メモリにより構成される。Ｔ’ｌｌ
、〜Ｔ’ １ｍ、 〜Ｔ′ｍｌ、 〜Ｔ’ ｍｍはいず
れも時間スイッチであり、分散配置された時分割ハイウ
ェイを収容する。Ｉ ＨＷ３１、〜ＩＨＷ３ｍは入力ハ
イウェイ、０ＨＷ４１．〜０１−ＩＷ４ｍは出力ハイウ
ェイであり、１フレームＮタイムスロツト構成で各加入
者のデータが集中配置されている。ＦＨＷ７１．〜ＦＨ
Ｗ７ｍ、ＢＨＷ８１ 、〜Ｂ ＨＷ ８ ｍは接続ハイ
ウェイであり、１フレームＮタイムスロツト構成で各加
入者のデータが分散配置されている。
ここで第１図に示したｍ Ｎ Ｘ ｍ Ｎ Ｔ １段時
間スイッチにおいて必要となるメモリ量を計算する。
間スイッチにおいて必要となるメモリ量を計算する。
タイムスロット収容変換手段Ｔ５１．〜Ｔ５ｍ。
Ｔ６１．〜Ｔ６ｍはいずれも集中配置された時分割ハイ
ウェイを収容するため、メモリのアドレス空間としては
１フレ一ム分必要であり、Ｎアドレス必要となる。時間
スイッチＴ’ｌｌ、〜Ｔ’ １ｍ、〜Ｔ′ｍｌ、〜Ｔ
’ｍｍでは分散配置された時分割ハイウェイを収容して
いるため、Ｎアドレス必要とはしない。例えばスイッチ
ング単位となるタイムスロットの数、つまり１加入者が
使用するタイムスロットの数をｋとすると、時間スイッ
チＴ’ １１．〜Ｔ’ １ｍ、Ｔ’ ｍｌ、 〜Ｔ’
ｍｍで必要となるメモリのアドレス空間はＮ／にで十分
である。なぜならＮ／にフレーム分のタイムスロットに
全加入者のデータが含まれるからであり、Ｎ／にフレー
ム分のメモリを用意すれば全加入者のスイッチングが可
能となるからである。
ウェイを収容するため、メモリのアドレス空間としては
１フレ一ム分必要であり、Ｎアドレス必要となる。時間
スイッチＴ’ｌｌ、〜Ｔ’ １ｍ、〜Ｔ′ｍｌ、〜Ｔ
’ｍｍでは分散配置された時分割ハイウェイを収容して
いるため、Ｎアドレス必要とはしない。例えばスイッチ
ング単位となるタイムスロットの数、つまり１加入者が
使用するタイムスロットの数をｋとすると、時間スイッ
チＴ’ １１．〜Ｔ’ １ｍ、Ｔ’ ｍｌ、 〜Ｔ’
ｍｍで必要となるメモリのアドレス空間はＮ／にで十分
である。なぜならＮ／にフレーム分のタイムスロットに
全加入者のデータが含まれるからであり、Ｎ／にフレー
ム分のメモリを用意すれば全加入者のスイッチングが可
能となるからである。
従って、ｍＮＸｍＮ７１段時間スイッチにおいて必要と
なるメモリ量（アドレス空間）はタイムスロット収容変
換手段Ｔ５１．〜Ｔ５ｍ、Ｔ６１゜〜Ｔ６ｍで合計２ｍ
Ｎアドレス、時間スイッチＴ′１１．〜Ｔ′１ｍ、 〜
Ｔ’ ｍｌ、 〜Ｔ′ｍｍで合計量２Ｎ、／にアドレス
となり、全体で（２ｍＮ＋ｍ２Ｎｋ）アドレスとなる。
なるメモリ量（アドレス空間）はタイムスロット収容変
換手段Ｔ５１．〜Ｔ５ｍ、Ｔ６１゜〜Ｔ６ｍで合計２ｍ
Ｎアドレス、時間スイッチＴ′１１．〜Ｔ′１ｍ、 〜
Ｔ’ ｍｌ、 〜Ｔ′ｍｍで合計量２Ｎ、／にアドレス
となり、全体で（２ｍＮ＋ｍ２Ｎｋ）アドレスとなる。
ここで従来のｍＮ Ｘ ｍ Ｎ ７１段時間スイッチ（
第４図に図示）と本発明のｍ Ｎ Ｘ ｍ Ｎ Ｔ １
段時間スイッチ（第１図に図示）で必要となるメモリ量
（アドレス空間）を比較すると、 従来の時間スイッチ二本発明の時間スイッチ＝ｍ２Ｎ
： （ｍ２Ｎ、／に＋２ｍＮ）＝ ｍ ：（ｍ／に
＋２） となる。従って、１加入者が使用するタイムスロット数
１（の値が２以上でかつマトリクスサイズｍの値が３以
上であれば、本発明のｍＮＸｍＮ７１段時間スイッチの
メモリ量を従来のｍＮＸｍＮＴ１段時間スイッチのメモ
リ量より小さくできる。例えばｋの値として最も一般的
な「６」を使用すれば、本発明の時間スイッチのメモリ
量削減効果は従来の時間スイッチに比べてｍ＝４で３３
％ｌｍ＝６で５０％となり、大幅なメモリ量、つまり大
幅なハードウェア量の削減が可能となる。
第４図に図示）と本発明のｍ Ｎ Ｘ ｍ Ｎ Ｔ １
段時間スイッチ（第１図に図示）で必要となるメモリ量
（アドレス空間）を比較すると、 従来の時間スイッチ二本発明の時間スイッチ＝ｍ２Ｎ
： （ｍ２Ｎ、／に＋２ｍＮ）＝ ｍ ：（ｍ／に
＋２） となる。従って、１加入者が使用するタイムスロット数
１（の値が２以上でかつマトリクスサイズｍの値が３以
上であれば、本発明のｍＮＸｍＮ７１段時間スイッチの
メモリ量を従来のｍＮＸｍＮＴ１段時間スイッチのメモ
リ量より小さくできる。例えばｋの値として最も一般的
な「６」を使用すれば、本発明の時間スイッチのメモリ
量削減効果は従来の時間スイッチに比べてｍ＝４で３３
％ｌｍ＝６で５０％となり、大幅なメモリ量、つまり大
幅なハードウェア量の削減が可能となる。
なお、本実施例では時間スイッチのマトリクスを縦、横
共にｍとし同じ値つまり（ｍ＝ｍ′）としたが、ここで
はあくまで一実施例を示しなのみであり、マトリクスは
縦、横を同じ値にする必要性は何もない（つまりｍ’＃
ｍ”であってもよい）。
共にｍとし同じ値つまり（ｍ＝ｍ′）としたが、ここで
はあくまで一実施例を示しなのみであり、マトリクスは
縦、横を同じ値にする必要性は何もない（つまりｍ’＃
ｍ”であってもよい）。
以上説明したように本発明は、Ｔ１段時間スイッチが複
数タイムスロット単位にスイッチングし、スイッチング
単位となるタイムスロット数が一定であり、かつ第１の
時分割ハイウェイ上でスイッチング単位となる複数のタ
イムスロットを周期的に分散配置し、第２の時分割ハイ
ウェイ上でＴ１段時間スイッチのスイッチング単位とな
る複数のタイムスロットを連続するタイムスロットに集
中配置することにより、従来のＴ１段時間スイッチより
大幅にメモリ量を削減できる効果がある。
数タイムスロット単位にスイッチングし、スイッチング
単位となるタイムスロット数が一定であり、かつ第１の
時分割ハイウェイ上でスイッチング単位となる複数のタ
イムスロットを周期的に分散配置し、第２の時分割ハイ
ウェイ上でＴ１段時間スイッチのスイッチング単位とな
る複数のタイムスロットを連続するタイムスロットに集
中配置することにより、従来のＴ１段時間スイッチより
大幅にメモリ量を削減できる効果がある。
第１図は本発明の一実施例を示すｍＮＸｍＮＴ１段時間
スイッチの構成図、第２図は集中配置されたハイウェイ
の一例を示す図、第３図は分散配置されたハイウェイの
一例を示す図、第４図は従来のｍ Ｎ Ｘ ｍ Ｎ Ｔ
１段時間スイッチの一例を示す構成図である。 １１、〜１ｍ、ｍｌ、〜ｍｍ・・・時間スイッチ（Ｔ’
） 、２１ 、〜２ｍ−セレクタ（ＳＥＬ）、３１、
〜３ ｍ−・・入力ハイウェイ（ＩＨＷ）、４１、〜４
ｍ・・・出力ハイウェイ、５１．〜５ｍ、６１、〜６ｍ
・・・タイムスロット収容変換手段、７１ 、〜７ ｍ
−・・接続ハイウェイ（Ｆ）ＩＷ） 、８１ 。 〜８ｍ・・・接続ハイウェイ（ＢＨＷ）。 第 ７ 区 ８Ｚ図
スイッチの構成図、第２図は集中配置されたハイウェイ
の一例を示す図、第３図は分散配置されたハイウェイの
一例を示す図、第４図は従来のｍ Ｎ Ｘ ｍ Ｎ Ｔ
１段時間スイッチの一例を示す構成図である。 １１、〜１ｍ、ｍｌ、〜ｍｍ・・・時間スイッチ（Ｔ’
） 、２１ 、〜２ｍ−セレクタ（ＳＥＬ）、３１、
〜３ ｍ−・・入力ハイウェイ（ＩＨＷ）、４１、〜４
ｍ・・・出力ハイウェイ、５１．〜５ｍ、６１、〜６ｍ
・・・タイムスロット収容変換手段、７１ 、〜７ ｍ
−・・接続ハイウェイ（Ｆ）ＩＷ） 、８１ 。 〜８ｍ・・・接続ハイウェイ（ＢＨＷ）。 第 ７ 区 ８Ｚ図
Claims (1)
- Ｎ多重の時間スイッチを縦ｍ個、横ｍ′個マトリクス状
に並べたｍＮ×ｍ′ＮのＴ１段時間スイッチと、入タイ
ムスロットと出タイムスロットの時間位置を規則的に収
容変換するタイムスロット収容変換手段と、前記Ｔ１段
時間スイッチと前記タイムスロット収容変換手段を接続
する第１の時分割ハイウェイと、前記タイムスロット収
容変換手段に収容される第２の時分割ハイウェイとを備
え、前記Ｔ１段時間スイッチが複数タイムスロット単位
にスイッチングし、スイッチング単位となるタイムスロ
ット数が一定であり、かつ前記第１の時分割ハイウェイ
上でスイッチング単位となる複数のタイムスロットを周
期的に分散配置し、前記第２の時分割ハイウェイ上で前
記Ｔ１段時間スイッチのスイッチング単位となる複数の
タイムスロットを連続するタイムスロットに集中配置し
たことを特徴とする時間スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839686A JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21839686A JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373794A true JPS6373794A (ja) | 1988-04-04 |
| JPH0636622B2 JPH0636622B2 (ja) | 1994-05-11 |
Family
ID=16719251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21839686A Expired - Lifetime JPH0636622B2 (ja) | 1986-09-16 | 1986-09-16 | 時間スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636622B2 (ja) |
-
1986
- 1986-09-16 JP JP21839686A patent/JPH0636622B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0636622B2 (ja) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7283520B1 (en) | Data stream permutation applicable to large dimensions | |
| ES2188752T3 (es) | Sistema de telecomunicaciones y metodo para transferir microcelulas en el mismo. | |
| CA2058816A1 (en) | Common memory switch for routing data signals | |
| CA2006393C (en) | Modular expandable digital single-stage switching network in atm (asynchronous transfer mode) technology for a fast packet-switched transmission of information | |
| JPH02198246A (ja) | セル交換装置 | |
| US3967070A (en) | Memory operation for 3-way communications | |
| FR2672172B1 (fr) | Matrice de commutation photonique. | |
| JPS6373794A (ja) | 時間スイツチ | |
| JPWO2017138171A1 (ja) | 映像表示装置、映像データ伝送方法、及びプログラム | |
| JPH0767154A (ja) | タイムスイッチのアドレス変換装置 | |
| DE3687627D1 (de) | Vermittlungsanlage. | |
| JPH0336478B2 (ja) | ||
| JPH0294795A (ja) | 時分割スイッチ回路 | |
| JPS61269489A (ja) | 時分割通話路スイッチ | |
| JP2509176B2 (ja) | デ−タ速度変換処理回路 | |
| KR200223865Y1 (ko) | 대용량 전전자 교환기의 고성능 스위치 네트워크 | |
| GB1313229A (en) | Time-division multiplex telecommunications exchange systems | |
| JPS6224997B2 (ja) | ||
| JPS6382033A (ja) | フレ−ム変換回路 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP2778736B2 (ja) | 回線設定回路 | |
| EP0336301A1 (en) | One-sided switching network | |
| JPS6075196A (ja) | 時分割デイジタル交換スイツチ | |
| JPH04277952A (ja) | クロスコネクト装置 | |
| JPS61238195A (ja) | 多元時間スイツチ |