JPH0637441A - 電子部品のはんだ付け方法 - Google Patents
電子部品のはんだ付け方法Info
- Publication number
- JPH0637441A JPH0637441A JP4188491A JP18849192A JPH0637441A JP H0637441 A JPH0637441 A JP H0637441A JP 4188491 A JP4188491 A JP 4188491A JP 18849192 A JP18849192 A JP 18849192A JP H0637441 A JPH0637441 A JP H0637441A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- footprint
- lead terminal
- soldering
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 電子部品のはんだ付け方法に関し、フットプ
リントへのはんだ付け性の向上を目的とする。 【構成】 予めはんだペーストが塗布してあるプリント
配線基板のフットプリント上に電子部品のリード端子を
載置し、リフロー炉を通すことにより前記リード端子を
フットプリントにはんだ付けする工程において、フット
プリントとの接合部を除いてリード端子の濡れ性を低下
させておくことを特徴として電子部品のはんだ付け方法
を構成する。
リントへのはんだ付け性の向上を目的とする。 【構成】 予めはんだペーストが塗布してあるプリント
配線基板のフットプリント上に電子部品のリード端子を
載置し、リフロー炉を通すことにより前記リード端子を
フットプリントにはんだ付けする工程において、フット
プリントとの接合部を除いてリード端子の濡れ性を低下
させておくことを特徴として電子部品のはんだ付け方法
を構成する。
Description
【０００１】
【産業上の利用分野】本発明は電子部品のプリント配線
基板へのはんだ付け方法に関する。電子機器を小形化
し、また高速化するには半導体部品を含む電子部品の小
形化と高集積化と共に、これらを装着する配線基板の高
密度化が必要である。
基板へのはんだ付け方法に関する。電子機器を小形化
し、また高速化するには半導体部品を含む電子部品の小
形化と高集積化と共に、これらを装着する配線基板の高
密度化が必要である。
【０００２】このため、配線基板は当初の単層プリント
板から多層プリント板へと進歩し、また、部品の実装方
法もスルーホールにリード端子を挿入し、フローソルダ
リング(Flow-soldering)方式をとってはんだ付けする挿
入実装方式より、プリント配線基板上にパターン形成さ
れてある部品搭載用パターン（通称フットプリント，Fo
ot-print) にリード端子を載置してリフロー(Reflow)方
式をとってはんだ付けする表面実装方式へと進歩してき
ている。
板から多層プリント板へと進歩し、また、部品の実装方
法もスルーホールにリード端子を挿入し、フローソルダ
リング(Flow-soldering)方式をとってはんだ付けする挿
入実装方式より、プリント配線基板上にパターン形成さ
れてある部品搭載用パターン（通称フットプリント，Fo
ot-print) にリード端子を載置してリフロー(Reflow)方
式をとってはんだ付けする表面実装方式へと進歩してき
ている。
【０００３】本発明は後者のはんだ付け性の向上に関す
るものである。
るものである。
【０００４】
【従来の技術】表面実装方式をとって電子部品をプリン
ト配線基板にはんだ付けするのに使用するリフロー方式
は、はんだ微粒子を混練してあるはんだペーストをプリ
ント配線基板のフットプリントに印刷し、この上に装着
する電子部品のリード端子を搭載して位置決めした状態
でリフロー炉を通し、はんだを溶融してはんだ付けする
方式である。
ト配線基板にはんだ付けするのに使用するリフロー方式
は、はんだ微粒子を混練してあるはんだペーストをプリ
ント配線基板のフットプリントに印刷し、この上に装着
する電子部品のリード端子を搭載して位置決めした状態
でリフロー炉を通し、はんだを溶融してはんだ付けする
方式である。
【０００５】そして、リフロー炉には図３に示すように
電子部品１を載置したプリント配線基板２をベルトコン
ベア３の上に置き、温度設定が可能なヒータ４の下を搬
送することによりはんだ付けを行なう狭義のリフロー炉
や、図４に示すように、はんだの融点に近似した沸点を
もつ不活性有機溶剤５の蒸気６の中に電子部品１を載置
したプリント配線基板２を垂下し、不活性有機溶剤５の
蒸気６の凝縮熱によりはんだを溶融してはんだ付けする
VPS(Vapor Phase Solderrig)方式のリフロー炉がある。
電子部品１を載置したプリント配線基板２をベルトコン
ベア３の上に置き、温度設定が可能なヒータ４の下を搬
送することによりはんだ付けを行なう狭義のリフロー炉
や、図４に示すように、はんだの融点に近似した沸点を
もつ不活性有機溶剤５の蒸気６の中に電子部品１を載置
したプリント配線基板２を垂下し、不活性有機溶剤５の
蒸気６の凝縮熱によりはんだを溶融してはんだ付けする
VPS(Vapor Phase Solderrig)方式のリフロー炉がある。
【０００６】また、図３の狭義のリフロー炉には熱風リ
フロー炉や赤外線リフロー炉などがある。さて、表面実
装はこのようなリフロー炉を用い、また、はんだとして
は錫(Sn)と鉛(Pb)の共晶はんだ( 融点183 ℃) が用いら
れているが、この場合の問題点は図２に示すように、プ
リント配線基板２のフットプリント７に塗布してあるは
んだペーストが加熱されて溶融し、凝集してはんだ９と
なる段階でリード端子10に吸い上げられ易いことであ
る。
フロー炉や赤外線リフロー炉などがある。さて、表面実
装はこのようなリフロー炉を用い、また、はんだとして
は錫(Sn)と鉛(Pb)の共晶はんだ( 融点183 ℃) が用いら
れているが、この場合の問題点は図２に示すように、プ
リント配線基板２のフットプリント７に塗布してあるは
んだペーストが加熱されて溶融し、凝集してはんだ９と
なる段階でリード端子10に吸い上げられ易いことであ
る。
【０００７】この現象は総てのリフロー炉に生ずる。そ
して、図４のVPS リフロー炉のようにはんだ付けを不活
性ガス雰囲気中で行なう場合はそれ程ではないが、図３
のリフロー炉のように大気雰囲気で行なう場合ははんだ
の吸い上げられた接合部11が露出し酸化されるために接
合不良が発生し易い。
して、図４のVPS リフロー炉のようにはんだ付けを不活
性ガス雰囲気中で行なう場合はそれ程ではないが、図３
のリフロー炉のように大気雰囲気で行なう場合ははんだ
の吸い上げられた接合部11が露出し酸化されるために接
合不良が発生し易い。
【０００８】また、配線パターンは銅(Cu)張りプリント
基板に写真蝕刻技術( フォトリソグラフィ) を用いて配
線基板を形成して後、はんだメッキが施されているが、
特に赤外線リフロー炉や熱風リフロー炉を使用する場合
ははんだの酸化が生じ易い。
基板に写真蝕刻技術( フォトリソグラフィ) を用いて配
線基板を形成して後、はんだメッキが施されているが、
特に赤外線リフロー炉や熱風リフロー炉を使用する場合
ははんだの酸化が生じ易い。
【０００９】また、フットプリント部においてはこの上
に塗布されているはんだペーストの溶融・はんだの吸い
上げによりはんだの量が減少し、酸化されるためにはん
だ濡れ性が低下し、はんだ弾きなどの濡れ不良が発生し
易いと云う問題があった。
に塗布されているはんだペーストの溶融・はんだの吸い
上げによりはんだの量が減少し、酸化されるためにはん
だ濡れ性が低下し、はんだ弾きなどの濡れ不良が発生し
易いと云う問題があった。
【００１０】
【発明が解決しようとする課題】プリント配線基板に対
する電子部品の表面実装はリフロー炉を用いて行なわれ
ているが、はんだ付け工程において電子部品のリード端
子に溶融はんだが吸い上げられ、接合不良が生じ易いこ
とが問題で、この解決が課題である。
する電子部品の表面実装はリフロー炉を用いて行なわれ
ているが、はんだ付け工程において電子部品のリード端
子に溶融はんだが吸い上げられ、接合不良が生じ易いこ
とが問題で、この解決が課題である。
【００１１】
【課題を解決するための手段】上記の課題は予めはんだ
ペーストが塗布してあるプリント配線基板のフットプリ
ント上に電子部品のリード端子を載置し、リフロー炉を
通すことによりリード端子をフットプリントにはんだ付
けする工程において、フットプリントとの接合部を除い
てリード端子の濡れ性を低下させておくことを特徴とし
て電子部品のはんだ付け方法を構成することにより解決
することができる。
ペーストが塗布してあるプリント配線基板のフットプリ
ント上に電子部品のリード端子を載置し、リフロー炉を
通すことによりリード端子をフットプリントにはんだ付
けする工程において、フットプリントとの接合部を除い
てリード端子の濡れ性を低下させておくことを特徴とし
て電子部品のはんだ付け方法を構成することにより解決
することができる。
【００１２】
【作用】リフロー炉を用いてプリント配線基板に設けら
れているフットプリントにリード端子をはんだ付けする
場合にはんだがリード端子に吸い上げられる現象はウイ
ッキング（Wicking)現象と言われている。
れているフットプリントにリード端子をはんだ付けする
場合にはんだがリード端子に吸い上げられる現象はウイ
ッキング（Wicking)現象と言われている。
【００１３】すなわち、熱容量の大きなプリント配線基
板に密着しているフットプリントに較べて、電子部品の
リード端子は熱容量が小さく、また突出しているため、
図４のＶＰＳリフロー炉のような雰囲気中で加熱される
際に電子部品のリード端子はプリント配線基板のフット
プリントよりも早くはんだ付け温度に到達する。
板に密着しているフットプリントに較べて、電子部品の
リード端子は熱容量が小さく、また突出しているため、
図４のＶＰＳリフロー炉のような雰囲気中で加熱される
際に電子部品のリード端子はプリント配線基板のフット
プリントよりも早くはんだ付け温度に到達する。
【００１４】また、図３の赤外線リフロー炉の場合は、
電子部品本体が小形で熱容量が小さいことから、リード
端子がフットプリントよりも早くはんだ付け温度に達す
る。こゝで、フットプリント上に予め塗布してあるはん
だペーストはフラックスにはんだ粒子を混入したもの
で、フラックスは極めて活性で表面張力が少ない材料か
ら構成されており、温度の高い方に浸透して金属面を活
性化するため、結果としてはんだがリード端子に吸い上
げられるのである。
電子部品本体が小形で熱容量が小さいことから、リード
端子がフットプリントよりも早くはんだ付け温度に達す
る。こゝで、フットプリント上に予め塗布してあるはん
だペーストはフラックスにはんだ粒子を混入したもの
で、フラックスは極めて活性で表面張力が少ない材料か
ら構成されており、温度の高い方に浸透して金属面を活
性化するため、結果としてはんだがリード端子に吸い上
げられるのである。
【００１５】こゝで、はんだ付けを向上するために、プ
リント配線基板のフットプリントと電子部品のリード端
子には一般にはんだメッキが施されている。そこで、本
発明はリード端子へのはんだの吸い上げを防ぐ方法とし
て、 リード端子の接合部を除いてソルダーレジストを塗
布する。 リード端子の接合部を除いてはんだメッキを除去す
る。 の何れかの方法をとるものである。
リント配線基板のフットプリントと電子部品のリード端
子には一般にはんだメッキが施されている。そこで、本
発明はリード端子へのはんだの吸い上げを防ぐ方法とし
て、 リード端子の接合部を除いてソルダーレジストを塗
布する。 リード端子の接合部を除いてはんだメッキを除去す
る。 の何れかの方法をとるものである。
【００１６】すなわち、図１（Ａ）はリード端子10にお
いて、プリント配線基板２のフットプリント７とはんだ
付けする接合部11を除きソルダーレジスト13を被覆して
はんだ付けを行なった状態を示しており、ソルダーペー
ストのフラックスの這い上がりがないために接合部11の
みにはんだ９が付着することになる。
いて、プリント配線基板２のフットプリント７とはんだ
付けする接合部11を除きソルダーレジスト13を被覆して
はんだ付けを行なった状態を示しており、ソルダーペー
ストのフラックスの這い上がりがないために接合部11の
みにはんだ９が付着することになる。
【００１７】また、同図（Ｂ）はソルダーレジスト13を
リード端子10の接合部11の上の位置に選択的に塗布した
状態を示しており、フラックスの這い上がりを防ぐ効果
は同じである。
リード端子10の接合部11の上の位置に選択的に塗布した
状態を示しており、フラックスの這い上がりを防ぐ効果
は同じである。
【００１８】また、同図（Ｃ）はリード端子10のはんだ
メッキを接合部11を除いて剥離するもので、はんだ付け
に当たってはフラックスは這い上がるものゝ、剥離部14
ははんだ付け性が良くないために接合部のみにはんだ付
けされる状態を示している。
メッキを接合部11を除いて剥離するもので、はんだ付け
に当たってはフラックスは這い上がるものゝ、剥離部14
ははんだ付け性が良くないために接合部のみにはんだ付
けされる状態を示している。
【００１９】また、同図（Ｄ）は部分的に剥離部14を設
けたものであるが、この場合はフラックスは這い上がり
を考慮して剥離部14を充分を大きさに設ける必要があ
る。
けたものであるが、この場合はフラックスは這い上がり
を考慮して剥離部14を充分を大きさに設ける必要があ
る。
【００２０】
【実施例】実施例１：（図１Ａに対応） 100 mm 角のプリント配線基板にパターン形成されてあ
るフットプリントにスクリーンプリント法によりはんだ
ペーストを塗布した。
るフットプリントにスクリーンプリント法によりはんだ
ペーストを塗布した。
【００２１】また、64ピンのQFP パッケージをもつハイ
ブリッド部品のリード端子に接合部を除いてソルダーレ
ジスト( 品名PSR 4000, 太陽インキ製造) を塗布し、12
0 ℃に加熱して主成分のエポキシ樹脂を硬化させた。
ブリッド部品のリード端子に接合部を除いてソルダーレ
ジスト( 品名PSR 4000, 太陽インキ製造) を塗布し、12
0 ℃に加熱して主成分のエポキシ樹脂を硬化させた。
【００２２】次に、このQFP パッケージのリード端子を
プリント配線基板のフットプリントに位置決めし、搭載
させた状態で、図３に示すリ赤外線フロー炉で４組のヒ
ータにより入口側より出口側に向けて360 ℃,190℃,190
℃,400℃に設定してある炉の中を800mm ／分の速度で搬
送してはんだ付けを行なった。
プリント配線基板のフットプリントに位置決めし、搭載
させた状態で、図３に示すリ赤外線フロー炉で４組のヒ
ータにより入口側より出口側に向けて360 ℃,190℃,190
℃,400℃に設定してある炉の中を800mm ／分の速度で搬
送してはんだ付けを行なった。
【００２３】その結果、従来のものは重量法で測定して
リード端子への吸い上げられ量は約２％であったが、本
発明の実施によりリード端子への吸い上げが無くなり、
良好なはんだ付けができた。
リード端子への吸い上げられ量は約２％であったが、本
発明の実施によりリード端子への吸い上げが無くなり、
良好なはんだ付けができた。
【００２４】また、図４に示すVPS リフロー炉を用い、
不活性有機溶剤として沸点が215 ℃の弗素系の熱媒体(
品名フロリナートFC-70,３Ｍ社）を用いた場合、従来は
リード端子への吸い上げられ量は約５％であったが、本
発明の実施によりリード端子への吸い上げが無くなり、
良好なはんだ付けを行なうことができた。 実施例２：（図１Ｂに対応） 実施例１において、64ピンのQFP パッケージをもつハイ
ブリッド部品のリード端子に対するソルダーレジストの
塗布を接合部の上に約２ mm 幅で行なった以外は全く同
様にしてはんだ付けを行なったが、結果は同様であり、
リード端子への吸い上げが無く、良好なはんだ付けを行
なうことができた。 実施例３：（図１Ｃに対応） 64ピンのQFP パッケージをもつハイブリッド部品のリー
ド端子は厚さ0.3mm のCu合金よりなり、この上にはんだ
メッキが施されているが、このリード端子の接合部にエ
ッチングレジスト( 品名, めっきレジストインクM80-K,
太陽インキ製造) を塗布した後、リード端子部を塩化第
２鉄（FeCl3)よりなるエッチング液に浸漬してはんだメ
ッキを溶解除去し、次に３％の苛性ソーダ液に浸漬して
レジストを除いた。
不活性有機溶剤として沸点が215 ℃の弗素系の熱媒体(
品名フロリナートFC-70,３Ｍ社）を用いた場合、従来は
リード端子への吸い上げられ量は約５％であったが、本
発明の実施によりリード端子への吸い上げが無くなり、
良好なはんだ付けを行なうことができた。 実施例２：（図１Ｂに対応） 実施例１において、64ピンのQFP パッケージをもつハイ
ブリッド部品のリード端子に対するソルダーレジストの
塗布を接合部の上に約２ mm 幅で行なった以外は全く同
様にしてはんだ付けを行なったが、結果は同様であり、
リード端子への吸い上げが無く、良好なはんだ付けを行
なうことができた。 実施例３：（図１Ｃに対応） 64ピンのQFP パッケージをもつハイブリッド部品のリー
ド端子は厚さ0.3mm のCu合金よりなり、この上にはんだ
メッキが施されているが、このリード端子の接合部にエ
ッチングレジスト( 品名, めっきレジストインクM80-K,
太陽インキ製造) を塗布した後、リード端子部を塩化第
２鉄（FeCl3)よりなるエッチング液に浸漬してはんだメ
ッキを溶解除去し、次に３％の苛性ソーダ液に浸漬して
レジストを除いた。
【００２５】以下、実施例１と全く同様にしてリフロー
炉およびVPS リフロー炉を用いてはんだ付けを行なった
が、リード端子への吸い上げが無く、良好なはんだ付け
を行なうことができた。 実施例４：（図１Ｄに対応） 実施例３において、64ピンのQFP パッケージをもつハイ
ブリッド部品のリード端子に対するエッチングレジスト
の塗布を、接合部とパッケージに接続する部分に行い、
中央部を露出させてエッチングを行い、はんだメッキを
除いた以外は実施例３と全く同様にしてはんだ付けを行
なった。
炉およびVPS リフロー炉を用いてはんだ付けを行なった
が、リード端子への吸い上げが無く、良好なはんだ付け
を行なうことができた。 実施例４：（図１Ｄに対応） 実施例３において、64ピンのQFP パッケージをもつハイ
ブリッド部品のリード端子に対するエッチングレジスト
の塗布を、接合部とパッケージに接続する部分に行い、
中央部を露出させてエッチングを行い、はんだメッキを
除いた以外は実施例３と全く同様にしてはんだ付けを行
なった。
【００２６】その結果は実施例３と同様であり、リード
端子への吸い上げが無く、良好なはんだ付けを行なうこ
とができた。
端子への吸い上げが無く、良好なはんだ付けを行なうこ
とができた。
【００２７】
【発明の効果】本発明の実施によりウイッキング現象に
よるリード端子へのはんだの吸い上げを無くすることが
でき、製造歩留りの改善と信頼性の向上を達成すること
ができる。
よるリード端子へのはんだの吸い上げを無くすることが
でき、製造歩留りの改善と信頼性の向上を達成すること
ができる。
【図１】本発明の実施法を示す部分側面図である。
【図２】従来の問題点を示す側面図である。
【図３】リフロー炉の構成を示す断面図である。
【図４】VPSリフロー炉の構成を示す断面図である。
１ 電子部品 ２ プリント配線基板 ４ ヒータ ５ 不活性有機溶剤 ７ フットプリント ９ はんだ 10 リード端子 11 接合部 13 ソルダーレジスト 14 剥離部
Claims (3)
- 【請求項１】 予めはんだペーストが塗布してあるプリ
ント配線基板のフットプリント上に電子部品のリード端
子を載置し、リフロー炉を通すことにより前記リード端
子をフットプリントにはんだ付けする工程において、 フットプリントとの接合部を除いてリード端子の濡れ性
を低下させておくことを特徴とする電子部品のはんだ付
け方法。 - 【請求項２】 前記リード端子の濡れ性の低下がソルダ
ーレジストの塗布によることを特徴とする電子部品のは
んだ付け方法。 - 【請求項３】 前記リード端子の濡れ性の低下がはんだ
メッキの除去によることを特徴とする電子部品のはんだ
付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188491A JPH0637441A (ja) | 1992-07-16 | 1992-07-16 | 電子部品のはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188491A JPH0637441A (ja) | 1992-07-16 | 1992-07-16 | 電子部品のはんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637441A true JPH0637441A (ja) | 1994-02-10 |
Family
ID=16224663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188491A Withdrawn JPH0637441A (ja) | 1992-07-16 | 1992-07-16 | 電子部品のはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737546B2 (en) * | 2007-09-05 | 2010-06-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Surface mountable semiconductor package with solder bonding features |
-
1992
- 1992-07-16 JP JP4188491A patent/JPH0637441A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7737546B2 (en) * | 2007-09-05 | 2010-06-15 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Surface mountable semiconductor package with solder bonding features |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4923336B2 (ja) | 回路基板及び該回路基板を用いた電子機器 | |
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| US4011980A (en) | Flow-over mass soldering | |
| JP2756184B2 (ja) | 電子部品の表面実装構造 | |
| CN1206887C (zh) | 印刷电路组件及其制造方法 | |
| CN105848426A (zh) | 一种印刷线路板及其制造方法 | |
| US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
| JPH0637441A (ja) | 電子部品のはんだ付け方法 | |
| US20060049238A1 (en) | Solderable structures and methods for soldering | |
| JP2005340230A (ja) | プリント配線板および部品実装体の製造方法 | |
| JPH01290293A (ja) | 半田付け装置 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JP3893687B2 (ja) | 表面実装型部品の実装構造および実装方法 | |
| JP2000151056A (ja) | パッケージ | |
| JPH06177527A (ja) | 表面実装用プリント配線板 | |
| JPH067275U (ja) | プリント基板 | |
| JP6680608B2 (ja) | 配線基板およびその製造方法 | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH05347373A (ja) | 半導体素子実装構造とその半田付け方法 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2021114495A (ja) | モジュール及びその製造方法 | |
| KR20070044552A (ko) | 연성인쇄회로기판용 리플로우 장치 | |
| JPH05259622A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |