JPH0637624A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH0637624A JPH0637624A JP4185382A JP18538292A JPH0637624A JP H0637624 A JPH0637624 A JP H0637624A JP 4185382 A JP4185382 A JP 4185382A JP 18538292 A JP18538292 A JP 18538292A JP H0637624 A JPH0637624 A JP H0637624A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistors
- level
- level conversion
- channel mos
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 異なる２電源間で信号の伝達を行うレベル変
換回路における、レベル変換時間の高速化およびチップ
占有面積の低減を図る。 【構成】 第１の低電圧電源Ｖｃｃに接続され、低電圧
信号入力を受けるＭＯＳトランジスタＭ１１、Ｍ２１か
らなるＣＭＯＳインバータと、ＰチャンネルＭＯＳトラ
ンジスタＭ１２、Ｍ１３のソースが第２の高電圧電源Ｖ
DDに、各々のゲートが互いのドレインにたすきがけに接
続され、各々のドレインにはＮチャンネルＭＯＳトラン
ジスタＭ２２、Ｍ２３のドレインが接続されたフリップ
フロップからなっている。そして、ＮチャンネルＭＯＳ
トランジスタＭ２２のゲートは第２の高電圧電源に、ソ
ースはインバータに接続され、ＮチャンネルＭＯＳトラ
ンジスタＭ２３のソースは接地され、ゲートはインバー
タに接続されている。
換回路における、レベル変換時間の高速化およびチップ
占有面積の低減を図る。 【構成】 第１の低電圧電源Ｖｃｃに接続され、低電圧
信号入力を受けるＭＯＳトランジスタＭ１１、Ｍ２１か
らなるＣＭＯＳインバータと、ＰチャンネルＭＯＳトラ
ンジスタＭ１２、Ｍ１３のソースが第２の高電圧電源Ｖ
DDに、各々のゲートが互いのドレインにたすきがけに接
続され、各々のドレインにはＮチャンネルＭＯＳトラン
ジスタＭ２２、Ｍ２３のドレインが接続されたフリップ
フロップからなっている。そして、ＮチャンネルＭＯＳ
トランジスタＭ２２のゲートは第２の高電圧電源に、ソ
ースはインバータに接続され、ＮチャンネルＭＯＳトラ
ンジスタＭ２３のソースは接地され、ゲートはインバー
タに接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、レベル変換回路に関
し、特に、異なる電源電圧間で信号の伝達を行うレベル
変換回路に関する。
し、特に、異なる電源電圧間で信号の伝達を行うレベル
変換回路に関する。
【０００２】
【従来の技術】従来のこの種のレベル変換回路として
は、たとえば図２に示すようなものが知られている。図
において、Ｍ１２、Ｍ１３はＰチャンネルＭＯＳトラン
ジスタ、Ｍ２２、Ｍ２３はＮチャンネルＭＯＳトランジ
スタである。トランジスタＭ１２とトランジスタＭ１３
のゲートはたすきがけされ、トランジスタＭ２２、Ｍ２
３とともにフリップフロップを構成し、トランジスタＭ
２２、Ｍ２３のゲート低電圧入力を高電圧出力に変換し
ている。
は、たとえば図２に示すようなものが知られている。図
において、Ｍ１２、Ｍ１３はＰチャンネルＭＯＳトラン
ジスタ、Ｍ２２、Ｍ２３はＮチャンネルＭＯＳトランジ
スタである。トランジスタＭ１２とトランジスタＭ１３
のゲートはたすきがけされ、トランジスタＭ２２、Ｍ２
３とともにフリップフロップを構成し、トランジスタＭ
２２、Ｍ２３のゲート低電圧入力を高電圧出力に変換し
ている。
【０００３】
【発明が解決しようとする課題】上述した従来のレベル
変換回路は、フリップフロップを構成するトランジスタ
およびフリップフロップをコントロールする２段のイン
バータを構成するトランジスタの計８個のトランジスタ
からなり、多くのトランジスタを必要とする欠点があっ
た。
変換回路は、フリップフロップを構成するトランジスタ
およびフリップフロップをコントロールする２段のイン
バータを構成するトランジスタの計８個のトランジスタ
からなり、多くのトランジスタを必要とする欠点があっ
た。
【０００４】また、レベル変換に要する段数も多く、ｔ
ｐｄが遅いという欠点があった。
ｐｄが遅いという欠点があった。
【０００５】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規なレベ
ル変換回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規なレベ
ル変換回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係るレベル変換回路は、第１の電源が供給
され、第１および第２のＭＯＳトランジスタで構成され
たインバータと、第２の電源が供給され、各々のゲート
をたすきがけされた第３および第４のＭＯＳトランジス
タと前記第３および第４のトランジスタの各々のドレイ
ンに接続された第５および第６のＭＯＳトランジスタで
構成されたフリップフロップとを有し、前記第５および
第６のＭＯＳトランジスタの一方のゲートおよび他方の
ソースを前記インバータに接続した構成を有している。
に、本発明に係るレベル変換回路は、第１の電源が供給
され、第１および第２のＭＯＳトランジスタで構成され
たインバータと、第２の電源が供給され、各々のゲート
をたすきがけされた第３および第４のＭＯＳトランジス
タと前記第３および第４のトランジスタの各々のドレイ
ンに接続された第５および第６のＭＯＳトランジスタで
構成されたフリップフロップとを有し、前記第５および
第６のＭＯＳトランジスタの一方のゲートおよび他方の
ソースを前記インバータに接続した構成を有している。
【０００７】
【作用】本発明では、フリップフロップの制御は、フリ
ップフロップを構成する第５および第６のＭＯＳトラン
ジスタの一方のゲートとともに他方はソースをコントロ
ールすることにより、レベル変換に要する段数を減らし
ｔｐｄを改善している。
ップフロップを構成する第５および第６のＭＯＳトラン
ジスタの一方のゲートとともに他方はソースをコントロ
ールすることにより、レベル変換に要する段数を減らし
ｔｐｄを改善している。
【０００８】
【実施例】以下、本発明をその好ましい一実施例につい
て図面を参照しながら具体的に説明する。
て図面を参照しながら具体的に説明する。
【０００９】図１は本発明に係るレベル変換回路の一実
施例を示す回路構成図である。
施例を示す回路構成図である。
【００１０】図において、Ｍ１１、Ｍ１２、Ｍ１３はＰ
チャンネルＭＯＳトランジスタ、Ｍ２１、Ｍ２２、Ｍ２
３はＮチャンネルＭＯＳトランジスタをそれぞれ示して
いる。
チャンネルＭＯＳトランジスタ、Ｍ２１、Ｍ２２、Ｍ２
３はＮチャンネルＭＯＳトランジスタをそれぞれ示して
いる。
【００１１】ＭＯＳトランジスタＭ１１、Ｍ２１は、低
電圧入力信号を受けるＣＭＯＳインバータを構成し、第
１の低電圧電源Ｖｃｃに接続されている。
電圧入力信号を受けるＣＭＯＳインバータを構成し、第
１の低電圧電源Ｖｃｃに接続されている。
【００１２】ＰチャンネルＭＯＳトランジスタＭ１２、
Ｍ１３はソースが第２の高電圧電源ＶDDに、各々のゲー
トが互いのドレインにたすきがけに接続され、各々のド
レインにはＮチャンネルＭＯＳトランジスタＭ２２、Ｍ
２３のドレインがそれぞれ接続されている。Ｎチャンネ
ルＭＯＳトランジスタＭ２２のゲートは第２の高電圧電
源に、ソースは前述のインバータの出力に接続され、Ｎ
チャンネルＭＯＳトランジスタＭ２３のソースは共通端
子に接地され、ゲートは前述のインバータの出力に接続
されている。
Ｍ１３はソースが第２の高電圧電源ＶDDに、各々のゲー
トが互いのドレインにたすきがけに接続され、各々のド
レインにはＮチャンネルＭＯＳトランジスタＭ２２、Ｍ
２３のドレインがそれぞれ接続されている。Ｎチャンネ
ルＭＯＳトランジスタＭ２２のゲートは第２の高電圧電
源に、ソースは前述のインバータの出力に接続され、Ｎ
チャンネルＭＯＳトランジスタＭ２３のソースは共通端
子に接地され、ゲートは前述のインバータの出力に接続
されている。
【００１３】ここで、各トランジスタの能力は次のよう
に設定される。すなわち、ＰチャンネルＭＯＳトランジ
スタＭ１２、Ｍ１３に対して、ＮチャンネルＭＯＳトラ
ンジスタＭ２１、Ｍ２２のシリーズおよびＭ２３のそれ
ぞれの能力をより大きく設定する。例えば、Ｐチャンネ
ルＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１３のチャン
ネル幅を１５ミクロン、ＮチャンネルＭＯＳトランジス
タのチャンネル幅を３０ミクロンとする。
に設定される。すなわち、ＰチャンネルＭＯＳトランジ
スタＭ１２、Ｍ１３に対して、ＮチャンネルＭＯＳトラ
ンジスタＭ２１、Ｍ２２のシリーズおよびＭ２３のそれ
ぞれの能力をより大きく設定する。例えば、Ｐチャンネ
ルＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１３のチャン
ネル幅を１５ミクロン、ＮチャンネルＭＯＳトランジス
タのチャンネル幅を３０ミクロンとする。
【００１４】いま、インバータの入力を“ロウ”レベル
とすると、出力は“ハイ”レベルとなり、Ｐチャンネル
ＭＯＳトランジスタＭ１３に比べてＮチャンネルＭＯＳ
トランジスタＭ２３の能力が大きいために出力端子ＯＵ
Ｔは“ロウ”レベルとなり、内部節点Ａは“ハイ”レベ
ルとなる。また、インバータの出力が“ロウ”レベルの
時には同様に内部節点Ａは“ロウ”レベルとなり、出力
端子ＯＵＴは“ハイ”レベルとなる。このように、本動
作により低電圧入力レベルは高電圧出力レベルに変換さ
れる。
とすると、出力は“ハイ”レベルとなり、Ｐチャンネル
ＭＯＳトランジスタＭ１３に比べてＮチャンネルＭＯＳ
トランジスタＭ２３の能力が大きいために出力端子ＯＵ
Ｔは“ロウ”レベルとなり、内部節点Ａは“ハイ”レベ
ルとなる。また、インバータの出力が“ロウ”レベルの
時には同様に内部節点Ａは“ロウ”レベルとなり、出力
端子ＯＵＴは“ハイ”レベルとなる。このように、本動
作により低電圧入力レベルは高電圧出力レベルに変換さ
れる。
【００１５】本実施例では、従来例の図２に示す回路に
比べインバータを１段で済ますことができる。すなわ
ち、インバータの段数を減らすことによりレベル変換の
スピードを高速にすることができる。ちなみに、現在の
最先端デバイスである１ミクロンクラスのＭＯＳトラン
ジスタを用いると、レベル変換に要するｔｐｄは、従来
の回路の約２．７ｎＳに対し本実施例の回路では約２．
５ｎＳと約２０％の高速化が図れる。
比べインバータを１段で済ますことができる。すなわ
ち、インバータの段数を減らすことによりレベル変換の
スピードを高速にすることができる。ちなみに、現在の
最先端デバイスである１ミクロンクラスのＭＯＳトラン
ジスタを用いると、レベル変換に要するｔｐｄは、従来
の回路の約２．７ｎＳに対し本実施例の回路では約２．
５ｎＳと約２０％の高速化が図れる。
【００１６】また、使用するトランジスタの数を８個か
ら６個に削減することができる。
ら６個に削減することができる。
【００１７】なお、上記実施例ではＯＵＴを出力端子と
しているが、内部節点Ａを出力端子とすることは勿論、
両節点を相補出力として用いることができることは言う
までもないことである。
しているが、内部節点Ａを出力端子とすることは勿論、
両節点を相補出力として用いることができることは言う
までもないことである。
【００１８】
【発明の効果】以上述べた如く、本発明によれば、異な
る電源電圧間の信号のレベル変換の高速化を図り、なお
かつチップの占有面積を低減させることができる。
る電源電圧間の信号のレベル変換の高速化を図り、なお
かつチップの占有面積を低減させることができる。
【図１】本発明に係るレベル変換回路の一実施例を示す
回路構成図である。
回路構成図である。
【図２】従来におけるレベル変換回路の回路図である。
Ｍ１０〜Ｍ１３…ＰチャンネルＭＯＳトランジスタ Ｍ２０〜Ｍ２３…ＮチャンネルＭＯＳトランジスタ Ａ…内部節点 ＩＮ…入力端子 ＯＵＴ…出力端子 Ｖｃｃ…第１の電源電圧端子 ＶDD…第２の電源電圧端子 ＧＮＤ…共通端子
Claims (2)
- 【請求項１】 第１の電源が供給され、第１および第２
のＭＯＳトランジスタで構成されたインバータと、第２
の電源が供給され、各々のゲートをたすきがけされた第
３および第４のＭＯＳトランジスタと前記トランジスタ
の各々のドレインに接続された第５および第６のＭＯＳ
トランジスタで構成されたフリップフロップとを有し、
前記第５および第６のＭＯＳトランジスタの一方のゲー
トおよび他方のソースを前記インバータに接続したこと
を特徴とするレベル変換回路。 - 【請求項２】 前記インバータをＮＯＲゲートもくはＮ
ＡＮＤゲートとしたことを更に特徴とする請求項１に記
載のレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185382A JPH0637624A (ja) | 1992-07-13 | 1992-07-13 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4185382A JPH0637624A (ja) | 1992-07-13 | 1992-07-13 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637624A true JPH0637624A (ja) | 1994-02-10 |
Family
ID=16169832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4185382A Pending JPH0637624A (ja) | 1992-07-13 | 1992-07-13 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637624A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897706A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
| JPH09148915A (ja) * | 1995-09-21 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 出力回路 |
| DE19739807A1 (de) * | 1997-09-10 | 1999-03-11 | Siemens Ag | Pegelumsetzschaltung |
| WO1999031399A1 (en) | 1997-12-16 | 1999-06-24 | Koyo Seiko Co., Ltd. | Roller bearing for bearing unit |
| KR100302610B1 (ko) * | 1999-05-21 | 2001-09-26 | 김영환 | 고전압 구동 회로 |
| WO2003007477A1 (en) * | 2001-07-12 | 2003-01-23 | Sanyo Electric Co.,Ltd. | Level converter circuit |
| US6940317B2 (en) | 2002-03-13 | 2005-09-06 | Fujitsu Limited | Level-shifter circuit properly operable with low voltage input |
| US6995757B2 (en) | 2000-02-24 | 2006-02-07 | Hitachi, Ltd. | Level converter circuit and a liquid crystal display device employing the same |
| JP2006140928A (ja) * | 2004-11-15 | 2006-06-01 | Toshiba Corp | 半導体装置 |
| US7176740B2 (en) | 2004-04-21 | 2007-02-13 | Fujitsu Limited | Level conversion circuit |
-
1992
- 1992-07-13 JP JP4185382A patent/JPH0637624A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897706A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | 出力バッファ回路 |
| JPH09148915A (ja) * | 1995-09-21 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 出力回路 |
| DE19739807A1 (de) * | 1997-09-10 | 1999-03-11 | Siemens Ag | Pegelumsetzschaltung |
| US5994944A (en) * | 1997-09-10 | 1999-11-30 | Siemens Aktiengesellschaft | Level converting circuit having a high switching speed |
| DE19739807C2 (de) * | 1997-09-10 | 2000-06-15 | Siemens Ag | Pegelumsetzschaltung |
| WO1999031399A1 (en) | 1997-12-16 | 1999-06-24 | Koyo Seiko Co., Ltd. | Roller bearing for bearing unit |
| US6328478B1 (en) | 1997-12-16 | 2001-12-11 | Koyo Seiko Co., Ltd. | Roller bearing for bearing unit |
| KR100302610B1 (ko) * | 1999-05-21 | 2001-09-26 | 김영환 | 고전압 구동 회로 |
| US7408544B2 (en) | 2000-02-24 | 2008-08-05 | Hitachi, Ltd. | Level converter circuit and a liquid crystal display device employing the same |
| US8159486B2 (en) | 2000-02-24 | 2012-04-17 | Hitachi Displays, Ltd. | Level converter circuit and a liquid crystal display device employing the same |
| US6995757B2 (en) | 2000-02-24 | 2006-02-07 | Hitachi, Ltd. | Level converter circuit and a liquid crystal display device employing the same |
| WO2003007477A1 (en) * | 2001-07-12 | 2003-01-23 | Sanyo Electric Co.,Ltd. | Level converter circuit |
| US7078934B2 (en) | 2001-07-12 | 2006-07-18 | Sanyo Electric Co., Ltd. | Level conversion circuit |
| US6940317B2 (en) | 2002-03-13 | 2005-09-06 | Fujitsu Limited | Level-shifter circuit properly operable with low voltage input |
| US7176740B2 (en) | 2004-04-21 | 2007-02-13 | Fujitsu Limited | Level conversion circuit |
| US7414453B2 (en) | 2004-04-21 | 2008-08-19 | Fujitsu Limited | Level conversion circuit |
| JP2006140928A (ja) * | 2004-11-15 | 2006-06-01 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5149992A (en) | MOS folded source-coupled logic | |
| KR940010676B1 (ko) | 반도체 집적회로장치 | |
| US6794905B2 (en) | CMOS inverter | |
| KR100263785B1 (ko) | 상보형 금속 산화막 반도체 회로 | |
| KR970067344A (ko) | 레벨 변환 회로 및 반도체 집적회로 | |
| KR20010087131A (ko) | 레벨 컨버터 회로 | |
| JP3151329B2 (ja) | データ出力回路 | |
| JPH06177744A (ja) | レベル変換回路 | |
| JP2749185B2 (ja) | 複合論理回路 | |
| JPH0543212B2 (ja) | ||
| JPH02237309A (ja) | 出力バツフア | |
| JP3070680B2 (ja) | 信号レベル変換回路 | |
| JP2864949B2 (ja) | レベル変換回路 | |
| JP3468402B2 (ja) | パストランジスタ回路 | |
| JP3038891B2 (ja) | 半導体集積回路装置 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH08116252A (ja) | 排他的論理和回路および排他的論理和の否定回路 | |
| JPH1064265A (ja) | 半導体装置の出力回路 | |
| JPH05211433A (ja) | レベル変換回路 | |
| JPS59200524A (ja) | Ｃｍｏｓマルチプレクサ | |
| JP2674910B2 (ja) | スリーステートバッファ回路 | |
| JP3171518B2 (ja) | Ｂｉｍｏｓ回路 | |
| JPS60244123A (ja) | Ｃｍｏｓマスタスライス半導体装置 | |
| JPH0774556A (ja) | 差動形ｃｍｏｓ論理回路 | |
| JPH06318861A (ja) | 出力バッファ |