JPH0637766A - データ伝送システム - Google Patents
データ伝送システムInfo
- Publication number
- JPH0637766A JPH0637766A JP4173182A JP17318292A JPH0637766A JP H0637766 A JPH0637766 A JP H0637766A JP 4173182 A JP4173182 A JP 4173182A JP 17318292 A JP17318292 A JP 17318292A JP H0637766 A JPH0637766 A JP H0637766A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- supplied
- network line
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 この発明は、データ伝送システムにおいて、
リアルタイム処理及び時系列的な処理を行う。 【構成】 比較器１２ａ〜１２ｎは、ＩＤレジスタ１１
ａからのＩＤコードとネットワークライン１０１からの
ＩＤコードを比較する。ＩＤレジスタ１１ａ〜１１ｎの
信号ＥＮＴ及び比較器１２ａ〜１２ｎの出力信号の論理
積信号は、オアゲート１４を介してＦＩＦＯメモリ１５
に供給される。これにより、ＦＩＦＯメモリ１５はＩＤ
コードを取り込み、ＩＤコードを保持しているか否かを
示すＮＯＴ ＥＭＰＴＹ￣信号をＣＰＵ１６に供給す
る。このＮＯＴ ＥＭＰＴＹ￣信号を受けて、ＣＰＵ１
６はＦＩＦＯメモリ１５がＩＤコードを保持しているか
否かを判別し、ＩＤコードを保持していると認識した場
合には、ＦＩＦＯメモリ１５に保持されたＩＤコードを
読み込む。
リアルタイム処理及び時系列的な処理を行う。 【構成】 比較器１２ａ〜１２ｎは、ＩＤレジスタ１１
ａからのＩＤコードとネットワークライン１０１からの
ＩＤコードを比較する。ＩＤレジスタ１１ａ〜１１ｎの
信号ＥＮＴ及び比較器１２ａ〜１２ｎの出力信号の論理
積信号は、オアゲート１４を介してＦＩＦＯメモリ１５
に供給される。これにより、ＦＩＦＯメモリ１５はＩＤ
コードを取り込み、ＩＤコードを保持しているか否かを
示すＮＯＴ ＥＭＰＴＹ￣信号をＣＰＵ１６に供給す
る。このＮＯＴ ＥＭＰＴＹ￣信号を受けて、ＣＰＵ１
６はＦＩＦＯメモリ１５がＩＤコードを保持しているか
否かを判別し、ＩＤコードを保持していると認識した場
合には、ＦＩＦＯメモリ１５に保持されたＩＤコードを
読み込む。
Description
【０００１】
【産業上の利用分野】この発明は、ＦＩＦＯ構造のメモ
リを用いたデータ伝送システムに関するものである。
リを用いたデータ伝送システムに関するものである。
【０００２】
【従来の技術】従来の車載用多重通信システムにおいて
は、データの種類（例えば、エンジン回転数であること
を示すデータ）をコード化し、これをＩＤコードとして
データに付加してネットワークライン上に送出してい
る。
は、データの種類（例えば、エンジン回転数であること
を示すデータ）をコード化し、これをＩＤコードとして
データに付加してネットワークライン上に送出してい
る。
【０００３】次に、図２に示す従来の車載用多重通信シ
ステムについて説明する。従来の車載用多重通信システ
ムは、ネットワークライン１０１と、ネットワークライ
ン１０１に接続された複数のＩＤコード比較処理部１０
０ａ〜１００ｃを備える。
ステムについて説明する。従来の車載用多重通信システ
ムは、ネットワークライン１０１と、ネットワークライ
ン１０１に接続された複数のＩＤコード比較処理部１０
０ａ〜１００ｃを備える。
【０００４】従来のＩＤコード比較処理部は、図３に示
すように複数の多重通信制御部３０ａ〜３０ｄ、ノアゲ
ート３３とＣＰＵ３４から構成されている。多重通信制
御部３０ａ〜３０ｄは、ＩＤレジスタ３１ａ〜３１ｄ
と、第１の入力端にＩＤレジスタ３１ａ〜３１ｄの各出
力が供給され、第２の入力端に図２に示すネットワーク
ライン１０１からＩＤコードが供給される比較器３２ａ
〜３２ｄから構成されている。また、オアゲート３３の
出力信号は、ＣＰＵ３４に供給されている。ＩＤレジス
タ３１ａ〜３１ｄには、それぞれ異なるＩＤコード例え
ばエンジン回転数等に対応するＩＤコードが予め保持さ
れている。
すように複数の多重通信制御部３０ａ〜３０ｄ、ノアゲ
ート３３とＣＰＵ３４から構成されている。多重通信制
御部３０ａ〜３０ｄは、ＩＤレジスタ３１ａ〜３１ｄ
と、第１の入力端にＩＤレジスタ３１ａ〜３１ｄの各出
力が供給され、第２の入力端に図２に示すネットワーク
ライン１０１からＩＤコードが供給される比較器３２ａ
〜３２ｄから構成されている。また、オアゲート３３の
出力信号は、ＣＰＵ３４に供給されている。ＩＤレジス
タ３１ａ〜３１ｄには、それぞれ異なるＩＤコード例え
ばエンジン回転数等に対応するＩＤコードが予め保持さ
れている。
【０００５】比較器３２ａ〜３２ｄは、ＩＤレジスタ３
１ａ〜３１ｄに設定されているＩＤコードとネットワー
クラインから供給されたＩＤコードを比較する。ＩＤコ
ードが一致すると、オアゲート３３を介してＣＰＵ３４
にＩＤコードの一致が通報される。
１ａ〜３１ｄに設定されているＩＤコードとネットワー
クラインから供給されたＩＤコードを比較する。ＩＤコ
ードが一致すると、オアゲート３３を介してＣＰＵ３４
にＩＤコードの一致が通報される。
【０００６】ＩＤコードの一致の通報を受けて、ＣＰＵ
３４は、ネットワークからどのＩＤコードを受信したか
を調べる為、必要とするデータの種類に対応する数だけ
多重通信制御部にアクセスする。
３４は、ネットワークからどのＩＤコードを受信したか
を調べる為、必要とするデータの種類に対応する数だけ
多重通信制御部にアクセスする。
【０００７】
【発明が解決しようとする課題】上述のように従来は、
ＣＰＵが複数ある必要なＩＤコードのうち、どのＩＤコ
ードをネットワークラインから受信したかを多重通信制
御部にアクセスして調べていた為、最大、ＣＰＵは必要
とするデータの種類に対応する回数だけ所定の多重通信
制御部にアクセスする必要があった。
ＣＰＵが複数ある必要なＩＤコードのうち、どのＩＤコ
ードをネットワークラインから受信したかを多重通信制
御部にアクセスして調べていた為、最大、ＣＰＵは必要
とするデータの種類に対応する回数だけ所定の多重通信
制御部にアクセスする必要があった。
【０００８】この為、多重通信制御部から受信したＩＤ
コードを識別するのに時間がかかり、取り込む為のデー
タをＣＰＵに転送するのに時間がかかるという問題があ
った。特に車載用システムにおけるリアルタイム転送に
対して極めて不利であり、ＣＰＵの負担が大きいという
問題があった。
コードを識別するのに時間がかかり、取り込む為のデー
タをＣＰＵに転送するのに時間がかかるという問題があ
った。特に車載用システムにおけるリアルタイム転送に
対して極めて不利であり、ＣＰＵの負担が大きいという
問題があった。
【０００９】また、ネットワークラインより必要なＩＤ
コードを複数受信した場合、ＣＰＵが多重通信制御部に
アクセスして必要なＩＤコードのデータを読み込む時間
が長くなる可能性がある。
コードを複数受信した場合、ＣＰＵが多重通信制御部に
アクセスして必要なＩＤコードのデータを読み込む時間
が長くなる可能性がある。
【００１０】この為、多重通信制御部において、時間的
に古い（早く受信した）必要なＩＤコードが消えてしま
い、時間的に古い必要なＩＤコードを処理（時系列的な
処理）できないという問題があった。この発明は上記実
情に鑑みなされたもので、リアルタイム処理及び時系列
的な処理を行うことができるデータ伝送システムを提供
することを目的とする。
に古い（早く受信した）必要なＩＤコードが消えてしま
い、時間的に古い必要なＩＤコードを処理（時系列的な
処理）できないという問題があった。この発明は上記実
情に鑑みなされたもので、リアルタイム処理及び時系列
的な処理を行うことができるデータ伝送システムを提供
することを目的とする。
【００１１】
【課題を解決するための手段】この発明に係るデータ伝
送システムは、ネットワークラインに接続され、前記ネ
ットワークラインから受信したデータフレームより取り
出された識別信号を受け、データ伝送の制御を行う複数
の多重通信制御部と、前記多重通信制御部に接続され、
前記多重通信制御部からの制御信号によって、前記ネッ
トワークラインからの前記識別信号を保持し、前記識別
信号を保持しているか否かを示す信号を出力するＦＩＦ
Ｏ構造のメモリと、前記メモリ及び前記多重通信制御部
に接続され、前記メモリからの前記識別信号を保持して
いるか否かを示す信号によって、前記ネットワークライ
ンから前記識別信号が前記多重通信制御部に供給された
か否かを判別する判別部と、を具備することを特徴とす
る。
送システムは、ネットワークラインに接続され、前記ネ
ットワークラインから受信したデータフレームより取り
出された識別信号を受け、データ伝送の制御を行う複数
の多重通信制御部と、前記多重通信制御部に接続され、
前記多重通信制御部からの制御信号によって、前記ネッ
トワークラインからの前記識別信号を保持し、前記識別
信号を保持しているか否かを示す信号を出力するＦＩＦ
Ｏ構造のメモリと、前記メモリ及び前記多重通信制御部
に接続され、前記メモリからの前記識別信号を保持して
いるか否かを示す信号によって、前記ネットワークライ
ンから前記識別信号が前記多重通信制御部に供給された
か否かを判別する判別部と、を具備することを特徴とす
る。
【００１２】
【作用】ネットワークラインから供給されるデータフレ
ームのうち識別信号が取り出され、多重通信制御部に供
給される。多重通信制御部は、識別信号を処理した結果
得られる制御信号をＦＩＦＯ構造のメモリに供給する。
多重通信制御部からの制御信号を受けて、ＦＩＦＯ構造
のメモリはネットワークラインからの識別信号を保持す
る。
ームのうち識別信号が取り出され、多重通信制御部に供
給される。多重通信制御部は、識別信号を処理した結果
得られる制御信号をＦＩＦＯ構造のメモリに供給する。
多重通信制御部からの制御信号を受けて、ＦＩＦＯ構造
のメモリはネットワークラインからの識別信号を保持す
る。
【００１３】識別信号を保持することにより、ＦＩＦＯ
構造のメモリは、識別信号を保持しているか否かを示す
信号を判別部に供給する。これより、判別部は、ネット
ワークラインから識別信号が多重通信制御部に供給され
たか否かを判別する。
構造のメモリは、識別信号を保持しているか否かを示す
信号を判別部に供給する。これより、判別部は、ネット
ワークラインから識別信号が多重通信制御部に供給され
たか否かを判別する。
【００１４】
【実施例】以下、図１を参照してこの発明の一実施例に
係る車載用データ伝送システムについて説明する。
係る車載用データ伝送システムについて説明する。
【００１５】本実施例のデータ伝送システムは、従来と
同様に図示せぬネットワークラインと、このネットワー
クラインに接続された複数のＩＤ（Ｉｄｅｎｔｉｆｉｃ
ａｔｉｏｎ：識別）コード比較処理部から構成されてい
る。各ＩＤコード比較処理部は、図１に示されるよう
に、複数の多重通信制御部（多重通信制御部）１０ａ〜
１０ｎ、オアゲート１４、ＦＩＦＯメモリ（ＦＩＦＯ構
造のバッファアドレスレジスタ）１５、ＣＰＵ１６、メ
インレジスタ１７から構成されている。多重通信制御部
１０ａ〜１０ｎは、ＩＤレジスタ１１ａ〜１１ｎ、比較
器１２ａ〜１２ｎ、アンドゲート１３ａ〜１３ｎから構
成されている。
同様に図示せぬネットワークラインと、このネットワー
クラインに接続された複数のＩＤ（Ｉｄｅｎｔｉｆｉｃ
ａｔｉｏｎ：識別）コード比較処理部から構成されてい
る。各ＩＤコード比較処理部は、図１に示されるよう
に、複数の多重通信制御部（多重通信制御部）１０ａ〜
１０ｎ、オアゲート１４、ＦＩＦＯメモリ（ＦＩＦＯ構
造のバッファアドレスレジスタ）１５、ＣＰＵ１６、メ
インレジスタ１７から構成されている。多重通信制御部
１０ａ〜１０ｎは、ＩＤレジスタ１１ａ〜１１ｎ、比較
器１２ａ〜１２ｎ、アンドゲート１３ａ〜１３ｎから構
成されている。
【００１６】ＩＤレジスタ１１ａ〜１１ｎには対応する
ＩＤコードと、書込信号（ＩＤコードの書込みを示す信
号）がＣＰＵ１６により登録される。ＩＤレジスタ１１
ａ〜１１ｎは、対応する比較器１２ａ〜１２ｎにそのＩ
Ｄコードを供給し、対応するアンドゲート１３ａ〜１３
ｎに信号ＥＮＴを供給する。
ＩＤコードと、書込信号（ＩＤコードの書込みを示す信
号）がＣＰＵ１６により登録される。ＩＤレジスタ１１
ａ〜１１ｎは、対応する比較器１２ａ〜１２ｎにそのＩ
Ｄコードを供給し、対応するアンドゲート１３ａ〜１３
ｎに信号ＥＮＴを供給する。
【００１７】即ち、信号ＥＮＴがハイレベルの場合は、
ＣＰＵ１６からＩＤレジスタ１１ａに書込信号が供給さ
れていることを示しており、信号ＥＮＴがロウレベルの
場合はＣＰＵ１６からＩＤレジスタ１１ａに書込信号が
供給されていないことを示している。
ＣＰＵ１６からＩＤレジスタ１１ａに書込信号が供給さ
れていることを示しており、信号ＥＮＴがロウレベルの
場合はＣＰＵ１６からＩＤレジスタ１１ａに書込信号が
供給されていないことを示している。
【００１８】比較器１２ａ〜１２ｎには対応するＩＤレ
ジスタ１１ａ〜１１ｎからのＩＤ信号、図示せぬネット
ワークラインからのＩＤコード（ネットワークラインか
ら受信したデータフレームのうちＩＤ部分のみを取り出
したもの）が供給される。比較器１２ａ〜１２ｎは、こ
のＩＤレジスタ１１ａ〜１１ｎからのＩＤコードとネッ
トワークラインからのＩＤコードを比較する。この２つ
のＩＤコードが一致した場合、比較器１２ａ〜１２ｎの
出力はハイレベルになる。
ジスタ１１ａ〜１１ｎからのＩＤ信号、図示せぬネット
ワークラインからのＩＤコード（ネットワークラインか
ら受信したデータフレームのうちＩＤ部分のみを取り出
したもの）が供給される。比較器１２ａ〜１２ｎは、こ
のＩＤレジスタ１１ａ〜１１ｎからのＩＤコードとネッ
トワークラインからのＩＤコードを比較する。この２つ
のＩＤコードが一致した場合、比較器１２ａ〜１２ｎの
出力はハイレベルになる。
【００１９】アンドゲート１３ａ〜１３ｎの第１の入力
端には、対応する比較器１２ａ〜１２ｎの出力信号が供
給されており、第２の入力端には信号ＥＮＴが供給され
ている。オアゲート１４はｎ個の入力端を有しており、
各入力端には対応する各アンドゲート１３ａ〜１３ｎの
出力端が接続されている。オアゲート１４の出力信号
は、ＦＩＦＯメモリ１５がＩＤコードを取込む際の書込
信号として利用される。
端には、対応する比較器１２ａ〜１２ｎの出力信号が供
給されており、第２の入力端には信号ＥＮＴが供給され
ている。オアゲート１４はｎ個の入力端を有しており、
各入力端には対応する各アンドゲート１３ａ〜１３ｎの
出力端が接続されている。オアゲート１４の出力信号
は、ＦＩＦＯメモリ１５がＩＤコードを取込む際の書込
信号として利用される。
【００２０】ＦＩＦＯメモリ１５は、ＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）構造であり、書込信
号入力端子Ｗにはオアゲート１４からの書き込み信号が
供給され、ＩＤコード入力端子Ｎ１にはネットワークラ
インからのＩＤコードが供給され、読み出し信号入力端
子ＲにはＣＰＵ１６からのＩＤコード読出信号が供給さ
れる。
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）構造であり、書込信
号入力端子Ｗにはオアゲート１４からの書き込み信号が
供給され、ＩＤコード入力端子Ｎ１にはネットワークラ
インからのＩＤコードが供給され、読み出し信号入力端
子ＲにはＣＰＵ１６からのＩＤコード読出信号が供給さ
れる。
【００２１】また、ＦＩＦＯメモリ１５の割り込み要求
出力端子Ｉ１からはＦＩＦＯメモリ１５の書込み状態を
示すＮＯＴ ＥＭＰＴＹ￣信号（ＮＯＴ ＥＭＰＴＹ信
号の反転信号を示す）が出力され、ＩＤコード出力端子
Ｄ１からは保持されたＩＤコードが出力される。
出力端子Ｉ１からはＦＩＦＯメモリ１５の書込み状態を
示すＮＯＴ ＥＭＰＴＹ￣信号（ＮＯＴ ＥＭＰＴＹ信
号の反転信号を示す）が出力され、ＩＤコード出力端子
Ｄ１からは保持されたＩＤコードが出力される。
【００２２】ＦＩＦＯメモリ１５は、ＩＤコードが書き
込まれた場合、ロウレベルのＮＯＴＥＭＰＴＹ￣信号を
出力し、ＩＤコードが書き込まれない場合、ハイレベル
のＮＯＴ ＥＭＰＴＹ￣信号を出力する。
込まれた場合、ロウレベルのＮＯＴＥＭＰＴＹ￣信号を
出力し、ＩＤコードが書き込まれない場合、ハイレベル
のＮＯＴ ＥＭＰＴＹ￣信号を出力する。
【００２３】ＣＰＵ１６は、ＦＩＦＯメモリ１５からＮ
ＯＴ ＥＭＰＴＹ￣信号を受け付ける割込入力端子ＩＮ
Ｔ￣と、ＦＩＦＯメモリ１５にＩＤコード読出信号を供
給するリードデータ端子ＲＤと、ＦＩＦＯメモリ１５か
らＩＤコードを受け付けるデータバス端子ＤＢと、ＩＤ
レジスタ１１ａ〜１１ｎに、書込信号（ＩＤコードの書
込みを示す信号）を出力する出力端子Ａ１の４つの端子
を備えている。
ＯＴ ＥＭＰＴＹ￣信号を受け付ける割込入力端子ＩＮ
Ｔ￣と、ＦＩＦＯメモリ１５にＩＤコード読出信号を供
給するリードデータ端子ＲＤと、ＦＩＦＯメモリ１５か
らＩＤコードを受け付けるデータバス端子ＤＢと、ＩＤ
レジスタ１１ａ〜１１ｎに、書込信号（ＩＤコードの書
込みを示す信号）を出力する出力端子Ａ１の４つの端子
を備えている。
【００２４】また、ＣＰＵ１６はメインレジスタ１７に
接続されている。メインレジスタ１７は、ネットワーク
ラインに接続されており、各ＩＤレジスタ１１ａ〜１１
ｎに対応する複数のエリアを有しており、このエリアに
データフレームから取り出されたメインデータを保持す
る。ＣＰＵ１６はＦＩＦＯメモリ１５から読み込んだＩ
Ｄコードに対応するメインデータを読み出す。次に、図
１を参照して、データ伝送システムのＩＤコード比較処
理部の動作を例にとって説明する。まず、ＦＩＦＯメモ
リ１５にＩＤコードが書き込まれていない初期状態を想
定する。
接続されている。メインレジスタ１７は、ネットワーク
ラインに接続されており、各ＩＤレジスタ１１ａ〜１１
ｎに対応する複数のエリアを有しており、このエリアに
データフレームから取り出されたメインデータを保持す
る。ＣＰＵ１６はＦＩＦＯメモリ１５から読み込んだＩ
Ｄコードに対応するメインデータを読み出す。次に、図
１を参照して、データ伝送システムのＩＤコード比較処
理部の動作を例にとって説明する。まず、ＦＩＦＯメモ
リ１５にＩＤコードが書き込まれていない初期状態を想
定する。
【００２５】ＣＰＵ１６はＩＤレジスタ１１ａにＩＤコ
ードとＩＤコードの書込みを示す書込信号を登録する。
そして、ＩＤレジスタ１１ａに登録されたＩＤコード
（ＩＤ）と、ネットワークラインから受信したデータフ
レームより取り出されたＩＤコードが比較器１２ａに供
給される。比較器１２ａはＩＤレジスタ１１ａからのＩ
ＤコードとネットワークラインからのＩＤコードを比較
する。比較の結果、この２つのＩＤコードが一致する
と、一致を示すハイレベルの信号がアンドゲート１３ａ
の第１の入力端に供給される。この場合、ＩＤレジスタ
１１ａに書込信号が登録されているので、アンドゲート
１３ａの第２の入力端にはハイレベルの信号ＥＮＴが供
給される。
ードとＩＤコードの書込みを示す書込信号を登録する。
そして、ＩＤレジスタ１１ａに登録されたＩＤコード
（ＩＤ）と、ネットワークラインから受信したデータフ
レームより取り出されたＩＤコードが比較器１２ａに供
給される。比較器１２ａはＩＤレジスタ１１ａからのＩ
ＤコードとネットワークラインからのＩＤコードを比較
する。比較の結果、この２つのＩＤコードが一致する
と、一致を示すハイレベルの信号がアンドゲート１３ａ
の第１の入力端に供給される。この場合、ＩＤレジスタ
１１ａに書込信号が登録されているので、アンドゲート
１３ａの第２の入力端にはハイレベルの信号ＥＮＴが供
給される。
【００２６】アンドゲート１３ａの第１の入力端には比
較器１２ａからのハイレベルの信号、第２の入力端には
ＩＤレジスタ１１ａからのハイレベルの信号ＥＮＴが供
給されるので、アンドゲート１３ａはハイレベルの信号
を出力する。
較器１２ａからのハイレベルの信号、第２の入力端には
ＩＤレジスタ１１ａからのハイレベルの信号ＥＮＴが供
給されるので、アンドゲート１３ａはハイレベルの信号
を出力する。
【００２７】アンドゲート１３ａの出力信号は、オアゲ
ート１４を介してＦＩＦＯメモリ１５に書込信号として
供給される。このオアゲート１４からの書込信号に応答
して、ＦＩＦＯメモリ１５はネットワークラインからＩ
Ｄコードを取り込む。
ート１４を介してＦＩＦＯメモリ１５に書込信号として
供給される。このオアゲート１４からの書込信号に応答
して、ＦＩＦＯメモリ１５はネットワークラインからＩ
Ｄコードを取り込む。
【００２８】ＦＩＦＯメモリ１５にＩＤコードが書き込
まれると、ＦＩＦＯメモリ１５から「ＩＤコードが書き
込まれている状態を示す信号」、即ち、ロウレベルのＮ
ＯＴＥＭＰＴＹ￣信号がＣＰＵ１６の割込入力端子ＩＮ
Ｔ￣に供給される。つまり、ＦＩＦＯメモリ１５はロウ
レベルのＮＯＴ ＥＭＰＴＹ￣信号を供給することによ
り、ネットワークからデータフレームを受信したことを
ＣＰＵ１６に通報する。
まれると、ＦＩＦＯメモリ１５から「ＩＤコードが書き
込まれている状態を示す信号」、即ち、ロウレベルのＮ
ＯＴＥＭＰＴＹ￣信号がＣＰＵ１６の割込入力端子ＩＮ
Ｔ￣に供給される。つまり、ＦＩＦＯメモリ１５はロウ
レベルのＮＯＴ ＥＭＰＴＹ￣信号を供給することによ
り、ネットワークからデータフレームを受信したことを
ＣＰＵ１６に通報する。
【００２９】ＦＩＦＯメモリ１５からの上記通報を受け
てＣＰＵ１６は、リードデータ端子ＲＤからＦＩＦＯメ
モリ１５に読み出し信号を供給し、これにより、ＦＩＦ
Ｏメモリ１５に書き込まれたＩＤコードを読み込む。Ｃ
ＰＵ１６は、このＩＤコードに応答してメインレジスタ
１７の所定のエリアからメインデータを読み出し、処理
する。尚、上記実施例では多重通信制御部１０ａを例に
とって説明したが、他の多重通信制御部１０ｂ（図示せ
ず）〜１０ｎも同様に動作する。
てＣＰＵ１６は、リードデータ端子ＲＤからＦＩＦＯメ
モリ１５に読み出し信号を供給し、これにより、ＦＩＦ
Ｏメモリ１５に書き込まれたＩＤコードを読み込む。Ｃ
ＰＵ１６は、このＩＤコードに応答してメインレジスタ
１７の所定のエリアからメインデータを読み出し、処理
する。尚、上記実施例では多重通信制御部１０ａを例に
とって説明したが、他の多重通信制御部１０ｂ（図示せ
ず）〜１０ｎも同様に動作する。
【００３０】上記実施例より、ＣＰＵ１６はＦＩＦＯメ
モリ１５からのＮＯＴ ＥＭＰＴＹ￣信号に応答して、
ＦＩＦＯメモリ１５に保持されたＩＤコードを読み込む
ので、受信データのＩＤコードを直ちに判別でき、デー
タをＣＰＵ１６に高速で転送でき、ＣＰＵ１６はそのＩ
Ｄコードに対応するメインデータを直ちに処理できる。
モリ１５からのＮＯＴ ＥＭＰＴＹ￣信号に応答して、
ＦＩＦＯメモリ１５に保持されたＩＤコードを読み込む
ので、受信データのＩＤコードを直ちに判別でき、デー
タをＣＰＵ１６に高速で転送でき、ＣＰＵ１６はそのＩ
Ｄコードに対応するメインデータを直ちに処理できる。
【００３１】また、上記実施例に係るデータ伝送システ
ムはＦＩＦＯメモリ１５を有しているので、ネットワー
クラインより必要なＩＤコードを複数受信した場合、時
間的に古い必要なＩＤコードが消えることがなく、ＣＰ
Ｕ１６は時系列的な処理を行うことができる。
ムはＦＩＦＯメモリ１５を有しているので、ネットワー
クラインより必要なＩＤコードを複数受信した場合、時
間的に古い必要なＩＤコードが消えることがなく、ＣＰ
Ｕ１６は時系列的な処理を行うことができる。
【００３２】上記実施例ではネットワークラインから供
給されるデータフレームのうちＩＤコードを取り出し、
ＦＩＦＯメモリ１５に供給したが、このＩＤコードの代
わりにこのＩＤコードを加工したインデックス信号をＦ
ＩＦＯメモリ１５に供給しても構わない。このインデッ
クス信号は、例えば、メインレジスタ１７の各ＩＤレジ
スタに対応する所定のエリアのアドレスの下位バイトで
ある。この場合も、ＣＰＵ１６はＦＩＦＯメモリ１５か
らインデックス信号を読み出し、メインレジスタ１７の
インデックス信号により特定される所定のエリアからメ
インデータを読み出し、処理する。
給されるデータフレームのうちＩＤコードを取り出し、
ＦＩＦＯメモリ１５に供給したが、このＩＤコードの代
わりにこのＩＤコードを加工したインデックス信号をＦ
ＩＦＯメモリ１５に供給しても構わない。このインデッ
クス信号は、例えば、メインレジスタ１７の各ＩＤレジ
スタに対応する所定のエリアのアドレスの下位バイトで
ある。この場合も、ＣＰＵ１６はＦＩＦＯメモリ１５か
らインデックス信号を読み出し、メインレジスタ１７の
インデックス信号により特定される所定のエリアからメ
インデータを読み出し、処理する。
【００３３】また、上記実施例ではＩＤレジスタ１１ａ
〜１１ｎを全て使用したが、いずれかを選択して使用し
ても構わない。例えば、ＣＰＵ１６の出力端子Ａ１から
の出力信号を通じて、ＩＤレジスタ１１ａの所定の領域
に「１」を書き込んで、信号ＥＮＴを「１」としてアン
ドゲート１３ａを開き、比較器１２ａの出力を生かし、
ＩＤレジスタ１１ｂ〜１１ｎの所定の領域に「０」を書
き込んで、信号ＥＮＴを「０」としてアンドゲート１３
ｂ〜１３ｎを閉じ、比較器１２ｂ〜１２ｎの出力をブロ
ックし、ＩＤレジスタ１１ａに記憶されたＩＤコードの
みを受信するようにしても良い。尚、上記実施例のデー
タ伝送システムは車載用に限定されず、他のものに使用
できることは当然である。
〜１１ｎを全て使用したが、いずれかを選択して使用し
ても構わない。例えば、ＣＰＵ１６の出力端子Ａ１から
の出力信号を通じて、ＩＤレジスタ１１ａの所定の領域
に「１」を書き込んで、信号ＥＮＴを「１」としてアン
ドゲート１３ａを開き、比較器１２ａの出力を生かし、
ＩＤレジスタ１１ｂ〜１１ｎの所定の領域に「０」を書
き込んで、信号ＥＮＴを「０」としてアンドゲート１３
ｂ〜１３ｎを閉じ、比較器１２ｂ〜１２ｎの出力をブロ
ックし、ＩＤレジスタ１１ａに記憶されたＩＤコードの
みを受信するようにしても良い。尚、上記実施例のデー
タ伝送システムは車載用に限定されず、他のものに使用
できることは当然である。
【００３４】
【発明の効果】この発明は、ＦＩＦＯ構造の保持手段か
ら、識別信号を保持しているか否かを示す信号を読み込
み、かつ保持手段から識別信号を読み込むことにより、
必要な識別信号が保持手段に書込まれているか否かを判
別できる。
ら、識別信号を保持しているか否かを示す信号を読み込
み、かつ保持手段から識別信号を読み込むことにより、
必要な識別信号が保持手段に書込まれているか否かを判
別できる。
【図１】この発明の一実施例に係るデータ伝送システム
のＩＤコード比較処理部のブロック図。
のＩＤコード比較処理部のブロック図。
【図２】データ伝送システムの概略図。
【図３】従来のデータ伝送システムのＩＤコード比較処
理部のブロック図。
理部のブロック図。
１０ａ〜１０ｎ…多重通信制御部、１１ａ〜１１ｎ…Ｉ
Ｄレジスタ、１２ａ〜１２ｎ…比較器、１３ａ〜１３ｎ
…アンドゲート、１４…オアゲート、１５…ＦＩＦＯメ
モリ（ＦＩＦＯ受信割込みバッファアドレスレジス
タ）、１６…ＣＰＵ、１７…メインレジスタ、１００ａ
〜１００ｃ…ＩＤコード比較処理部、１０１…ネットワ
ークライン。
Ｄレジスタ、１２ａ〜１２ｎ…比較器、１３ａ〜１３ｎ
…アンドゲート、１４…オアゲート、１５…ＦＩＦＯメ
モリ（ＦＩＦＯ受信割込みバッファアドレスレジス
タ）、１６…ＣＰＵ、１７…メインレジスタ、１００ａ
〜１００ｃ…ＩＤコード比較処理部、１０１…ネットワ
ークライン。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】従来のＩＤコード比較処理部は、図３に示
すように複数の多重通信制御部３０ａ〜３０ｄ、オアゲ
ート３３及びＣＰＵ３４から構成されている。多重通信
制御部３０ａ〜３０ｄは、ＩＤレジスタ３１ａ〜３１ｄ
と、第１の入力端にＩＤレジスタ３１ａ〜３１ｄの各出
力が供給され、第２の入力端に図２に示すネットワーク
ライン１０１からＩＤコードが供給される比較器３２ａ
〜３２ｄから構成されている。また、オアゲート３３の
出力信号は、ＣＰＵ３４に供給されている。ＩＤレジス
タ３１ａ〜３１ｄには、それぞれ異なるＩＤコード例え
ばエンジン回転数等に対応するＩＤコードが予め保持さ
れている。
すように複数の多重通信制御部３０ａ〜３０ｄ、オアゲ
ート３３及びＣＰＵ３４から構成されている。多重通信
制御部３０ａ〜３０ｄは、ＩＤレジスタ３１ａ〜３１ｄ
と、第１の入力端にＩＤレジスタ３１ａ〜３１ｄの各出
力が供給され、第２の入力端に図２に示すネットワーク
ライン１０１からＩＤコードが供給される比較器３２ａ
〜３２ｄから構成されている。また、オアゲート３３の
出力信号は、ＣＰＵ３４に供給されている。ＩＤレジス
タ３１ａ〜３１ｄには、それぞれ異なるＩＤコード例え
ばエンジン回転数等に対応するＩＤコードが予め保持さ
れている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】本実施例のデータ伝送システムは、図２に
示した従来と同様に、ネットワークライン１０１と、こ
のネットワークライン１０１に接続された複数のＩＤ
（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ：識別）コード比較処
理部１００ａ〜１００ｃから構成されている。各ＩＤコ
ード比較処理部１００ａ〜１００ｃはそれぞれ、図１に
示されるように、複数の多重通信制御部１０ａ〜１０
ｎ、オアゲート１４、ＦＩＦＯメモリ（ＦＩＦＯ構造の
バッファレジスタ）１５、ＣＰＵ１６、メインレジスタ
１７から構成されている。多重通信制御部１０ａ〜１０
ｎは、ＩＤレジスタ１１ａ〜１１ｎ、比較器１２ａ〜１
２ｎ、アンドゲート１３ａ〜１３ｎから構成されてい
る。
示した従来と同様に、ネットワークライン１０１と、こ
のネットワークライン１０１に接続された複数のＩＤ
（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ：識別）コード比較処
理部１００ａ〜１００ｃから構成されている。各ＩＤコ
ード比較処理部１００ａ〜１００ｃはそれぞれ、図１に
示されるように、複数の多重通信制御部１０ａ〜１０
ｎ、オアゲート１４、ＦＩＦＯメモリ（ＦＩＦＯ構造の
バッファレジスタ）１５、ＣＰＵ１６、メインレジスタ
１７から構成されている。多重通信制御部１０ａ〜１０
ｎは、ＩＤレジスタ１１ａ〜１１ｎ、比較器１２ａ〜１
２ｎ、アンドゲート１３ａ〜１３ｎから構成されてい
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】比較器１２ａ〜１２ｎには対応するＩＤレ
ジスタ１１ａ〜１１ｎからのＩＤ信号、ネットワークラ
イン１０１からのＩＤコード（ネットワークライン１０
１から受信したデータフレームのうちＩＤ部分のみを取
り出したもの）が供給される。比較器１２ａ〜１２ｎ
は、このＩＤレジスタ１１ａ〜１１ｎからのＩＤコード
とネットワークライン１０１からのＩＤコードを比較す
る。この２つのＩＤコードが一致した場合、比較器１２
ａ〜１２ｎの出力はハイレベルになる。
ジスタ１１ａ〜１１ｎからのＩＤ信号、ネットワークラ
イン１０１からのＩＤコード（ネットワークライン１０
１から受信したデータフレームのうちＩＤ部分のみを取
り出したもの）が供給される。比較器１２ａ〜１２ｎ
は、このＩＤレジスタ１１ａ〜１１ｎからのＩＤコード
とネットワークライン１０１からのＩＤコードを比較す
る。この２つのＩＤコードが一致した場合、比較器１２
ａ〜１２ｎの出力はハイレベルになる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】
【発明の効果】この発明では、ＦＩＦＯ構造の保持手段
から、識別信号を保持しているか否かを示す信号を読み
込み、かつ保持手段から識別信号を読み込むことによ
り、必要な識別信号が保持手段に書込まれているか否か
を判別できるので、リアルタイム処理及び時系列的な処
理を行うことができるデータ伝送システムが得られる。
から、識別信号を保持しているか否かを示す信号を読み
込み、かつ保持手段から識別信号を読み込むことによ
り、必要な識別信号が保持手段に書込まれているか否か
を判別できるので、リアルタイム処理及び時系列的な処
理を行うことができるデータ伝送システムが得られる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １０ａ〜１０ｎ…多重通信制御部、１１ａ〜１１ｎ…Ｉ
Ｄレジスタ、１２ａ〜１２ｎ…比較器、１３ａ〜１３ｎ
…アンドゲート、１４…オアゲート、１５…ＦＩＦＯメ
モリ（ＦＩＦＯ受信割込みバッファレジスタ）、１６…
ＣＰＵ、１７…メインレジスタ、１００ａ〜１００ｃ…
ＩＤコード比較処理部、１０１…ネットワークライン。
Ｄレジスタ、１２ａ〜１２ｎ…比較器、１３ａ〜１３ｎ
…アンドゲート、１４…オアゲート、１５…ＦＩＦＯメ
モリ（ＦＩＦＯ受信割込みバッファレジスタ）、１６…
ＣＰＵ、１７…メインレジスタ、１００ａ〜１００ｃ…
ＩＤコード比較処理部、１０１…ネットワークライン。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8020−5Ｋ Ｈ０４Ｌ 13/00 ３０１ Ｚ
Claims (2)
- 【請求項１】 ネットワークラインに接続され、前記ネ
ットワークラインから受信したデータフレームより取り
出された識別信号を受け、データ伝送の制御を行う複数
の多重通信制御部と、 前記多重通信制御部に接続され、前記多重通信制御部か
らの制御信号によって、前記ネットワークラインからの
前記識別信号を保持し、前記識別信号を保持しているか
否かを示す信号を出力するＦＩＦＯ構造の保持手段と、 前記保持手段及び前記多重通信制御部に接続され、前記
保持手段からの前記識別信号を保持しているか否かを示
す信号によって、前記ネットワークラインから前記識別
信号が前記多重通信制御部に供給されたか否かを判別す
る判別手段、を具備することを特徴とするデータ伝送シ
ステム。 - 【請求項２】 前記判別手段は、前記保持手段からの前
記識別信号を保持しているか否かを示す信号に応答し
て、前記保持手段に保持された前記識別信号を読み込む
ことを特徴とする請求項１記載のデータ伝送システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04173182A JP3137437B2 (ja) | 1992-06-30 | 1992-06-30 | データ伝送システム |
| DE69328138T DE69328138T2 (de) | 1992-06-30 | 1993-06-29 | Datenübertragungssystem unter Verwendung einer Speicherung mit FIFO-Konfiguration |
| EP93110383A EP0581033B1 (en) | 1992-06-30 | 1993-06-29 | Data transfer system using memory with fifo structure |
| KR1019930012039A KR960015863B1 (ko) | 1992-06-30 | 1993-06-30 | 데이터 전송시스템 |
| TW085206608U TW301507U (en) | 1992-06-30 | 1993-08-16 | Data transfer system using memory with FIFO structure |
| US08/543,769 US5608388A (en) | 1992-06-30 | 1995-10-16 | Data transfer system using memory with FIFO structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04173182A JP3137437B2 (ja) | 1992-06-30 | 1992-06-30 | データ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0637766A true JPH0637766A (ja) | 1994-02-10 |
| JP3137437B2 JP3137437B2 (ja) | 2001-02-19 |
Family
ID=15955617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04173182A Expired - Fee Related JP3137437B2 (ja) | 1992-06-30 | 1992-06-30 | データ伝送システム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5608388A (ja) |
| EP (1) | EP0581033B1 (ja) |
| JP (1) | JP3137437B2 (ja) |
| KR (1) | KR960015863B1 (ja) |
| DE (1) | DE69328138T2 (ja) |
| TW (1) | TW301507U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5947611A (en) * | 1996-01-22 | 1999-09-07 | Nsk Ltd. | Rolling bearing unit with tone wheel |
| US6184678B1 (en) | 1996-07-10 | 2001-02-06 | Nissan Motor Co., Ltd. | Rotor for wheel speed sensor providing increased difference in output voltage of the sensor |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19912741A1 (de) * | 1999-03-22 | 2000-09-28 | Bosch Gmbh Robert | Zündsteuervorrichtung und -verfahren |
| US6496885B1 (en) * | 1999-07-14 | 2002-12-17 | Deere & Company | Method for processing network messages |
| JP2002082774A (ja) * | 2000-09-08 | 2002-03-22 | Sony Corp | 情報処理装置および方法、情報処理システム、並びにプログラム格納媒体 |
| DE102009007792B4 (de) * | 2009-02-06 | 2016-03-03 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Betreiben einer Brennkraftmaschine |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839640A (en) * | 1984-09-24 | 1989-06-13 | Adt Inc. | Access control system having centralized/distributed control |
| JPS61264835A (ja) * | 1985-05-17 | 1986-11-22 | Kawamura Denki Sangyo Kk | 光フアイバ−デ−タリンクシステム |
| FR2605818B1 (fr) * | 1986-10-27 | 1992-09-18 | Thomson Csf | Codeur-decodeur algebrique de codes en blocs reed solomon et bch, applicable aux telecommunications numeriques |
| DE3856195T2 (de) * | 1987-02-10 | 1998-10-08 | Canon Kk | Kommunikationsgerät |
| US5107256A (en) * | 1987-11-02 | 1992-04-21 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for controlling terminals on communication network |
| JPH0740319B2 (ja) * | 1988-02-17 | 1995-05-01 | ニッタン株式会社 | 端末器 |
| CA1306290C (en) * | 1988-09-20 | 1992-08-11 | Kazuhiro Shimura | Selective paging system and paging receiver therefor |
| JP2695956B2 (ja) * | 1990-02-28 | 1998-01-14 | 株式会社東芝 | 多重通信システム |
-
1992
- 1992-06-30 JP JP04173182A patent/JP3137437B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-29 DE DE69328138T patent/DE69328138T2/de not_active Expired - Fee Related
- 1993-06-29 EP EP93110383A patent/EP0581033B1/en not_active Expired - Lifetime
- 1993-06-30 KR KR1019930012039A patent/KR960015863B1/ko not_active Expired - Fee Related
- 1993-08-16 TW TW085206608U patent/TW301507U/zh unknown
-
1995
- 1995-10-16 US US08/543,769 patent/US5608388A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5947611A (en) * | 1996-01-22 | 1999-09-07 | Nsk Ltd. | Rolling bearing unit with tone wheel |
| US6168315B1 (en) | 1996-01-22 | 2001-01-02 | Nsk Ltd. | Rolling bearing unit with tone wheel |
| US6184678B1 (en) | 1996-07-10 | 2001-02-06 | Nissan Motor Co., Ltd. | Rotor for wheel speed sensor providing increased difference in output voltage of the sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69328138T2 (de) | 2000-12-14 |
| EP0581033B1 (en) | 2000-03-22 |
| KR940001609A (ko) | 1994-01-11 |
| EP0581033A3 (en) | 1994-11-17 |
| US5608388A (en) | 1997-03-04 |
| KR960015863B1 (ko) | 1996-11-22 |
| DE69328138D1 (de) | 2000-04-27 |
| EP0581033A2 (en) | 1994-02-02 |
| TW301507U (en) | 1997-03-21 |
| JP3137437B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4205373A (en) | System and method for accessing memory connected to different bus and requesting subsystem | |
| US7257658B2 (en) | Message based interrupt table | |
| AU612269B2 (en) | Interrupt handling arrangement for a multi-processor system | |
| US6397356B1 (en) | Alternative path control system and method | |
| JPH0532775B2 (ja) | ||
| EP1091301A2 (en) | Method and apparatus for transmitting operation packets between functional modules of a processor | |
| EP0525736A1 (en) | Data storing system for a communication control circuit | |
| US5481724A (en) | Peer to peer computer-interrupt handling | |
| JP3137437B2 (ja) | データ伝送システム | |
| US6119191A (en) | Performing PCI access cycles through PCI bridge hub routing | |
| US7240144B2 (en) | Arbitration of data transfer requests | |
| JP2988443B2 (ja) | データ転送方式 | |
| US6757762B1 (en) | Multi-mode processor bus bridge | |
| US6625678B1 (en) | Livelock avoidance method | |
| EP0191939A1 (en) | Data processing bus system | |
| JPH0731666B2 (ja) | プロセッサ間通信方式 | |
| US6601147B1 (en) | Computer system and method for maintaining an integrated shared buffer memory in a group of interconnected hosts | |
| US20240176752A1 (en) | Signal processor and signal processing system | |
| US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
| US5212799A (en) | Method and apparatus for storing a data block in multiple memory banks within a computer | |
| JPH0520183A (ja) | メモリアクセス制御方式 | |
| KR100199033B1 (ko) | 절충식 pci버스용 다중 인터럽트 제어장치 및 방법 | |
| JP2929631B2 (ja) | プロセッサ間通信装置 | |
| KR100199021B1 (ko) | 순차식 pci 버스용 다중 인터럽트 제어장치 및 방법 | |
| JPH05120207A (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |