JPH063807B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JPH063807B2 JPH063807B2 JP61053171A JP5317186A JPH063807B2 JP H063807 B2 JPH063807 B2 JP H063807B2 JP 61053171 A JP61053171 A JP 61053171A JP 5317186 A JP5317186 A JP 5317186A JP H063807 B2 JPH063807 B2 JP H063807B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- silicon
- emitter
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法、特にシリコ
ンバイポーラトランジスタおよびその製造方法に関する
ものである。Description: TECHNICAL FIELD The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to a silicon bipolar transistor and a method for manufacturing the same.
バイポーラトランジスタの高速化・微細化のためには、
エミッタ領域にベース層よりバンドギャップの広い材料
を用いる、いわゆるワイドギャップエミッタ構造が注入
効率の増加をもたらすため有効であることが良く知られ
ている。In order to speed up and miniaturize the bipolar transistor,
It is well known that a so-called wide-gap emitter structure, which uses a material having a wider bandgap than the base layer in the emitter region, is effective because it increases the injection efficiency.
シリコンバイポーラトランジスタにおいてはワイドギャ
ップエミッタ材料として酸素ドープ単結晶膜(SIPO
S)が有名である(松下著,半導体研究18巻7頁〜5
0頁,工業調査会発行,半導体研究振興会編)。In a silicon bipolar transistor, an oxygen-doped single crystal film (SIPO) is used as a wide gap emitter material.
S) is famous (Matsushita, Semiconductor Research, Vol. 18, pp. 7-5).
(Page 0, Published by Industrial Research Society, edited by Semiconductor Research Promotion Association).
また、シリコン分子線エピタキシャル(MBE)成長に
おいて10-6〜10-5Torrの酸素雰囲気下で基板温度を67
0゜C付近に保って成長を行うと20〜30at%の酸素原子を
含んだ単結晶シリコン膜が形成されることが既に報告さ
れている。この酸素ドープシリコン単結晶膜(以下OX
SISと称する)は、前述したSIPOSと同様にシリ
コンより広いバンドギャップをもつことから、シリコン
バイポーラトランジスタにおいてワイドギャップエミッ
タ材料としての利用が期待できる。Also, in the silicon molecular beam epitaxial (MBE) growth, the substrate temperature is set to 67 in an oxygen atmosphere of 10 −6 to 10 −5 Torr.
It has already been reported that a single crystal silicon film containing 20 to 30 at% oxygen atoms is formed when the growth is carried out while maintaining the temperature at around 0 ° C. This oxygen-doped silicon single crystal film (hereinafter referred to as OX
SIS) has a bandgap wider than that of silicon similarly to the above-mentioned SIPOS, and can be expected to be used as a wide-gap emitter material in a silicon bipolar transistor.
しかし、前者のSIPOSは多結晶であるために単結晶
シリコンから成るベース部との接合部に界面準位が多く
存在してしまい、その準位を介する生成再結合電流のた
め十分な注入効率の増大が得られない。また多結晶であ
るため結晶粒界でのキャリアの散乱が激しく低い抵抗が
得られないといった欠点があった。However, since the former SIPOS is polycrystal, many interface states exist at the junction with the base portion made of single crystal silicon, and a sufficient recombination current is generated due to the generated recombination current through the level. No gain. Further, since it is a polycrystal, there is a drawback that carriers are heavily scattered at grain boundaries and low resistance cannot be obtained.
一方、後者のOXSISは、ベースとの接合が単結晶同
士の接合であるため界面準位が少なく高いエミッタ注入
効率が得られ、また、多結晶と比べて結晶の乱れによる
キャリアの散乱が小さく膜自体としては低い抵抗を得る
ことができる。しかし、OXSISは大気中に放置する
と表面から酸素が多量に侵入し、単結晶シリコンの場合
(10〜20Å)よりもはるかに厚い自然酸化膜(50
〜100Å)が形成されてしまうことが明らかとなっ
た。エミッタ電極としては、エミッタの上に直接蒸着に
よってAlなどの金属を形成する場合と気相成長による多
結晶シリコン層を介して金属層を形成する場合がある
が、いずれの場合もエミッタ形成後一旦大気中に試料を
取り出す必要がある。したがって、OXSIS膜をエミ
ッタとして用いるとエミッタとエミッタ電極との界面に
厚い自然酸化膜が形成され、エミッタの直列抵抗を著し
く大きくするという欠点があった。On the other hand, in the latter OXSIS, since the junction with the base is a junction between single crystals, the interface state is small and a high emitter injection efficiency can be obtained, and the carrier scattering due to the disorder of the crystal is smaller than that in the polycrystal. As a result, low resistance can be obtained. However, when OXSIS is left in the atmosphere, a large amount of oxygen invades from the surface, and the natural oxide film (50) is much thicker than that of single crystal silicon (10-20Å).
It became clear that ~ 100Å) was formed. As the emitter electrode, a metal such as Al may be formed directly on the emitter by vapor deposition, or a metal layer may be formed via a polycrystalline silicon layer formed by vapor phase growth. It is necessary to take the sample into the atmosphere. Therefore, when the OXSIS film is used as the emitter, a thick natural oxide film is formed at the interface between the emitter and the emitter electrode, and the series resistance of the emitter is significantly increased.
本発明の半導体装置は上記問題点に鑑みてなされたもの
であり、シリコンバイポーラトランジスタにおいて、エ
ミッタ層が、エピタキシャル成長によって形成された酸
素ドープシリコン単結晶層を最下層とし、エピタキシャ
ル成長によって形成されたシリコン単結晶層を最上層と
する多層構造となっているものである。The semiconductor device of the present invention has been made in view of the above problems, and in a silicon bipolar transistor, an emitter layer has an oxygen-doped silicon single crystal layer formed by epitaxial growth as a lowermost layer, and a silicon single layer formed by epitaxial growth. It has a multilayer structure with the crystal layer as the uppermost layer.
また、本発明の製造方法は、ベース層の上部に酸素ドー
プシリコン単結晶層をエピタキシャル成長させる工程
と、大気中に取り出すことなく前記酸素ドープシリコン
単結晶上に単結晶シリコンをエピタキシャル成長させる
工程によってエミッタ層を形成するものである。Further, the manufacturing method of the present invention comprises a step of epitaxially growing an oxygen-doped silicon single crystal layer on the base layer and a step of epitaxially growing single-crystal silicon on the oxygen-doped silicon single crystal without taking it out into the atmosphere. Is formed.
SIPOSを用いたワイドギャップエミッタ構造と比較
すると、ベースと接合する下層の膜が単結晶であるた
め、ベースとの接合部で界面準位が少なく抵抗も低い。
また、エミッタ電極を形成する際にエミッタが大気中に
曝されるが、エミッタを構成する上層の単結晶シリコン
が酸素の侵入を防ぐ役目を果たすため自然酸化膜による
高抵抗層が形成されない。Compared with the wide-gap emitter structure using SIPOS, since the lower layer film that is joined to the base is a single crystal, the interface state is small and the resistance is low at the junction with the base.
Further, when the emitter electrode is formed, the emitter is exposed to the atmosphere, but the upper-layer single crystal silicon forming the emitter serves to prevent the invasion of oxygen, so that the high resistance layer formed of the natural oxide film is not formed.
以下、実施例と共に本発明を詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to Examples.
第1図は本発明の一実施例を示す断面構造図であり、従
来構造のnpnトランジスタを基本にしてエミッタ構造に
特徴を持たせた例を示す。1はp型基板、2はn+コレク
タ埋め込み層、3はnコレクタ層、4はp+ベース補償領
域、5はpベース層、6はエミッタの一部である酸素ド
ープシリコン単結晶層、7は同じくエミッタの一部であ
るn+シリコン単結晶層、8はA1などの金属あるいはn+多
結晶シリコンから成るエミッタ引き出し電極、9はA1な
どの金属あるいはp+多結晶シリコンから成るベース引き
出し電極、10はsio2などの分離用絶縁物である。ただ
し、本実施例に用いられている酸素ドープシリコン単結
晶層6は、前述したOXSISよりも低温(400〜6
00゜C)で形成したものであり、以後これをLOXSI
Sと呼ぶ。なお、LOXSIS層の形成方法は後述す
る。FIG. 1 is a sectional structural view showing an embodiment of the present invention, and shows an example in which an emitter structure is characterized based on a conventional npn transistor. 1 is a p-type substrate, 2 is an n + collector buried layer, 3 is an n collector layer, 4 is a p + base compensation region, 5 is a p base layer, 6 is an oxygen-doped silicon single crystal layer which is a part of an emitter, 7 Is also an n + silicon single crystal layer which is also a part of the emitter, 8 is an emitter extraction electrode made of a metal such as A1 or n + polycrystalline silicon, 9 is a base extraction electrode made of a metal such as A1 or p + polycrystalline silicon Reference numeral 10 is a separating insulator such as sio 2 . However, the oxygen-doped silicon single crystal layer 6 used in this example has a lower temperature (400 to 6) than that of OXSIS described above.
It was formed at 00 ° C.
Call S. The method of forming the LOXSIS layer will be described later.
第2図は、第1図のエミッタ近傍の拡大図であって、6
aは絶縁物10の近傍の酸素ドープシリコン膜の多結晶
化された領域、7aは6a上のSi膜の多結晶化された領域
である。FIG. 2 is an enlarged view of the vicinity of the emitter of FIG.
a is a polycrystallized region of the oxygen-doped silicon film near the insulator 10, and 7a is a polycrystallized region of the Si film on 6a.
このような構造になっているから、ベース5とエミッタ
の一部であるLOXSIS層6との接合部は同じ結晶構
造を持った単結晶同士の接合となり界面準位密度は極め
て低い。また、LOXSISは数at%以上の酸素含有量
を有するからシリコンに比べて広いバンドギャップを持
ち、ベース5からLOXSIS層6側への正孔の注入が
抑制され、高いエミッタ注入効率ひいては高い電流増幅
率hFEが得られる。LOXSISはバンドギャップが約
8eVのsio2に比べれば酸素含有量が少なく従ってバン
ドギャップも小さい。しかし、数at%以上の酸素含有量
を有すれば、シリコンのバンドギャップ1.11eVに比べて
数十meV以上広いバンドギャップを持つことができ十分
高いエミッタ注入効率を得ることができる。With such a structure, the junction between the base 5 and the LOXSIS layer 6, which is a part of the emitter, is a junction between single crystals having the same crystal structure, and the interface state density is extremely low. In addition, since LOXSIS has an oxygen content of several at% or more, it has a wider bandgap than silicon, and hole injection from the base 5 to the LOXSIS layer 6 side is suppressed, resulting in high emitter injection efficiency and high current amplification. The rate h FE is obtained. LOXSIS has a smaller oxygen content and thus a smaller bandgap than sio 2 having a bandgap of about 8 eV. However, if the oxygen content is several at% or more, the band gap can be several tens of meV or more wider than the silicon band gap of 1.11 eV, and sufficiently high emitter injection efficiency can be obtained.
また、トランジスタの動作速度を小さくさせ発熱量を増
加させるエミッタ抵抗はできる限り小さいことが必要で
あるが、本構造ではLOXSIS層6が単結晶であると
いうことと、層7の単結晶シリコンキャップによりLO
XSIS層6の表面における高抵抗層の形成を防止でき
るということから、エミッタ抵抗を十分に小さくするこ
とができる。電極8を形成する時に単結晶シリコンキャ
ップ7の表面には極めて薄い(20Å程度)自然酸化膜
が形成されるが、これはキャップ(シリコン単結晶層
7)無しの場合にLOXSIS膜6の表面に形成される
酸化膜よりはるかに薄く、エミッタ抵抗をトランジスタ
動作上十分小さい値に保つことができる。Also, the emitter resistance that reduces the operating speed of the transistor and increases the amount of heat generation is required to be as small as possible. However, in this structure, the LOXSIS layer 6 is a single crystal and the single crystal silicon cap of the layer 7 LO
Since the formation of the high resistance layer on the surface of the XSIS layer 6 can be prevented, the emitter resistance can be made sufficiently small. An extremely thin (about 20 Å) natural oxide film is formed on the surface of the single crystal silicon cap 7 when the electrode 8 is formed, but this is on the surface of the LOXSIS film 6 without the cap (silicon single crystal layer 7). It is much thinner than the oxide film to be formed, and the emitter resistance can be kept at a sufficiently small value for transistor operation.
なお、第2図において、6aおよび7aの多結晶或は非晶
質絶縁物10の影響により形成されるものであるが、ベ
ース5との接合部には広がっておらず界面準位の増大は
生じない。また、大部分のエミッタ電極はLOXSIS
層6および単結晶シリコン層7の中央部である低抵抗部
を流れるので多結晶領域6a,7aはエミッタ抵抗の増大
にはほとんど寄与しない。In FIG. 2, although it is formed by the influence of the polycrystalline or amorphous insulator 10 of 6a and 7a, it does not spread to the joint with the base 5 and the interface level is not increased. Does not happen. Most of the emitter electrodes are LOXSIS.
The polycrystalline regions 6a and 7a hardly contribute to the increase of the emitter resistance because they flow in the low resistance portion which is the central portion of the layer 6 and the single crystal silicon layer 7.
第3図は本発明の第2の実施例を示す断面構成図であ
り、微細且つ高速動作が可能なnpn型のSSTトランジ
スタ構造(酒井他著,IEDM「インターナショナル
エレクトロデバイシス ミーティング」テクニカル ダ
イジェスト,1985年2.1)を基本にした例であ
る。同図において符号1〜10は第1図と同じであり、
符号6a,7aは第2と同じである。8aはn+多結晶シリ
コン、11はp+多結晶シリコン、12はSi3N4膜であ
る。エミッタ部分の特徴は第1の実施例と同一である
が、トランジスタ全体としては高速動作が可能なSST
トランジスタを基本としているので第1の実施例よりさ
らに高速動作が可能である。FIG. 3 is a cross-sectional configuration diagram showing a second embodiment of the present invention, which is a fine and high-speed npn type SST transistor structure (Sakai et al., IEDM “International”).
This is an example based on the "Electrode Device Meeting" technical digest, 1985 2.1). In the figure, reference numerals 1 to 10 are the same as those in FIG.
Reference numerals 6a and 7a are the same as the second. Reference numeral 8a is n + polycrystalline silicon, 11 is p + polycrystalline silicon, and 12 is a Si 3 N 4 film. The characteristics of the emitter portion are the same as those of the first embodiment, but the SST that enables high-speed operation of the entire transistor
Since it is based on a transistor, it can operate at a higher speed than in the first embodiment.
このように、本発明を特徴づけているエミッタ構造は種
々のタイプのシリコンバイポーラトランジスタに適用す
ることができ、上記2つの実施例以外にもメサ型構造の
トランジスタなどにも適用できる。また、第1図〜第3
図はLOXSIS層6とベース5との接合面がちょうど
n+p接合面と一致する場合を示したが、n+不純物が熱放
散拡散などによってわずかに下方に(ベース5側に)押
し込まれても同様の効果を期待することができる。As described above, the emitter structure characterizing the present invention can be applied to various types of silicon bipolar transistors, and can be applied to a mesa type transistor and the like other than the above two embodiments. Also, FIGS. 1 to 3
In the figure, the joint surface between the LOXSIS layer 6 and the base 5 is exactly
The case where it coincides with the n + p junction surface is shown, but the same effect can be expected even if the n + impurity is pushed slightly downward (to the side of the base 5) due to heat dissipation diffusion or the like.
第4図は上記第1および第2の実施例におけるエミッタ
部分の製造工程を説明するための図である。同図のおけ
る符号1〜7は第1図の符号と同一部分を示している。
本例では分子線成長(MBE)法を用い、まず第4図
(a)のように高真空中で800〜900゜Cに基板加熱し
てベース層表面を清浄化する。続いて同図(b)のように
1000Å前後のLOXSIS膜6を堆積する。このと
きの成長条件は、成長室に導入したO2ガス分圧として
約10-6Torr、基板温度として400〜600゜C、シリコ
ンの蒸着速度として約1Å/secを用いる。その後、本試
料を大気中に取り出すことなく、O2ガスを系外に排気
した後、例えば上記基板温度(400〜600゜C)で単
結晶シリコン膜7を約100〜200Å成長させる(同
図(c))。このLOXSIS膜6と単結晶シリコン膜7
から成る二層膜をn+にするには、成長中にアンチモンな
どn型不純物を分子線ドーピングまたはイオンドーピン
グするか、あるいは成長後さらに上部に堆積した多結晶
シリコンn型不純物をイオン注入し、その多結晶シリコ
ンを拡散源として熱拡散によってドーピングする等すれ
ばよい。FIG. 4 is a diagram for explaining the manufacturing process of the emitter portion in the first and second embodiments. Reference numerals 1 to 7 in the figure indicate the same parts as the reference numerals in FIG.
In this example, the molecular beam epitaxy (MBE) method is used.
As in (a), the substrate is heated to 800 to 900 ° C. in a high vacuum to clean the surface of the base layer. Then, as shown in FIG. 6B, a LOXSIS film 6 having a thickness of about 1000 Å is deposited. As the growth conditions at this time, a partial pressure of O 2 gas introduced into the growth chamber is about 10 −6 Torr, a substrate temperature is 400 to 600 ° C., and a deposition rate of silicon is about 1 Å / sec. Then, the O 2 gas was exhausted to the outside of the system without taking out this sample into the atmosphere, and then the single crystal silicon film 7 was grown to about 100 to 200 Å at the substrate temperature (400 to 600 ° C.), for example. (c)). The LOXSIS film 6 and the single crystal silicon film 7
In order to make the two-layered film made of n + into n + , n-type impurities such as antimony are subjected to molecular beam doping or ion doping during growth, or polycrystalline silicon n-type impurities deposited further on top after growth are ion-implanted, Doping may be performed by thermal diffusion using the polycrystalline silicon as a diffusion source.
このように、本製造方法ではLOXSIS膜6を形成
後、同一装置内で単結晶シリコンのキャップ7を形成す
るため、このあと試料を大気中に取り出して電極形成な
どの工程を行っても単結晶シリコンキャップの表面がわ
ずかに酸化されるのみでキャップ無しの場合に生じるL
OXSIS膜表面の50Å以上の厚い酸化層の形成を防
止することができる。As described above, in the present manufacturing method, since the single crystal silicon cap 7 is formed in the same apparatus after the LOXSIS film 6 is formed, even if the sample is taken out into the atmosphere and the electrode formation process is performed thereafter, the single crystal is formed. L generated when the surface of the silicon cap is only slightly oxidized and there is no cap
It is possible to prevent the formation of a thick oxide layer of 50 Å or more on the surface of the OXSIS film.
なお、本実施例では酸素ドープシリコン単結晶膜6とし
て界面準位密度および抵抗値がOXSISよりもさらに
低いLOXSIS膜を用いているが、OXSIS膜で代
用してもよい。LOXSISの方がOXSISよりも界
面準位密度および抵抗値が低いのは主として膜の成長温
度が低いことに基づく。すなわち、LOXSIS膜の成
長温度は400〜600゜Cであるから、670゜C前後で
成長させていたOXSIS膜に比べてSiOの気化反応
が抑制され、SiOに基づいて膜中に形成される空孔の
数を大幅に減少させることができる。さらに具体的に説
明すると、OXSIS膜の形成のように670゜C前後の
高い成長温度では、成長中のシリコン膜に酸素原子が取
り込まれると同時に、表面のシリコン原子が近傍に付着
した酸素原子と揮発性のSiO分子を形成し蒸発してい
く現象が生じるのに対し、LOXSIS膜の形成では成
長温度が比較的低温であるためSiO分子が形成されに
くいのである。空孔を減少させて緻密な膜とすることが
できれば、ベースとの接合面での界面準位も減少させる
ことができ、抵抗も低く抑えることができる。In this embodiment, the oxygen-doped silicon single crystal film 6 is a LOXSIS film having an interface state density and a resistance value lower than that of OXSIS, but an OXSIS film may be used instead. The lower interface state density and resistance value of LOXSIS than that of OXSIS are mainly due to the lower growth temperature of the film. That is, since the growth temperature of the LOXSIS film is 400 to 600 ° C, the vaporization reaction of SiO is suppressed as compared with the OXSIS film grown at about 670 ° C, and the vacancy formed in the film based on SiO. The number of holes can be significantly reduced. More specifically, at a high growth temperature of about 670 ° C. such as the formation of an OXSIS film, oxygen atoms are taken into the growing silicon film, and at the same time, silicon atoms on the surface form oxygen atoms attached in the vicinity. While a phenomenon in which volatile SiO molecules are formed and vaporized occurs, in the formation of the LOXSIS film, since the growth temperature is relatively low, SiO molecules are hard to be formed. If the voids can be reduced to form a dense film, the interface state at the bonding surface with the base can be reduced, and the resistance can be suppressed low.
なお、本実施例では膜堆積法としてMBE法を用いた
が、SiH4,Si2H6,SiH2Cl2,SiCl4などを利用したCV
D法を用いてもよい。Although the MBE method was used as the film deposition method in this embodiment, a CV method using SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiCl 4 or the like is used.
The D method may be used.
また、最上層が単結晶シリコン膜であれば、下層が酸素
ドープシリコン単結晶と単結晶シリコンからなる多層構
造であっても良い。たとえば、酸素ドープシリコン単結
晶層の中間に単結晶シリコン層を挿入すると良好な単結
性の酸素ドープシリコン単結晶層を形成し易くなる。Further, if the uppermost layer is a single crystal silicon film, the lower layer may have a multilayer structure composed of oxygen-doped silicon single crystal and single crystal silicon. For example, if a single crystal silicon layer is inserted in the middle of the oxygen-doped silicon single crystal layer, it becomes easy to form an oxygen-doped silicon single crystal layer having good single crystallinity.
以上説明したように本発明の半導体装置およびその製造
方法によれば、エミッタに酸素ドープシリコン単結晶層
を用いているので、酸素ドープシリコン多結晶層を用い
た場合に比べてベースとの接合部の界面準位が少なく大
きな注入効率を得ることができ、また、キャリアの散乱
が小さいので抵抗を低くすることができる。さらに、エ
ミッタ構造が酸素ドープシリコン多結晶層の上に単結晶
シリコンキャップ層を配した多層構造となっているの
で、エミッタ電極形成時に酸素ドープシリコン単結晶膜
表面に自然酸化膜による高抵抗層が形成されることがな
く、エミッタ直列抵抗を非常に低くすることができる。As described above, according to the semiconductor device and the method of manufacturing the same of the present invention, since the oxygen-doped silicon single crystal layer is used for the emitter, compared with the case where the oxygen-doped silicon polycrystalline layer is used, the junction with the base is formed. Since the interface state is low and a large injection efficiency can be obtained, and the scattering of carriers is small, the resistance can be lowered. Furthermore, since the emitter structure is a multi-layer structure in which a single crystal silicon cap layer is arranged on an oxygen-doped silicon polycrystal layer, a high resistance layer formed by a natural oxide film is formed on the surface of the oxygen-doped silicon single crystal film when the emitter electrode is formed. It is not formed and the emitter series resistance can be made very low.
第1図は本発明の一実施例を示す断面構成図、第2図は
第1図のエミッタ近傍の拡大図、第3図は本発明の第2
の実施例を示す断面構成図、第4図は本発明の製造方法
の説明図である。 1…p型基板、2…n+コレクタ層、3…nコレクタ層、4
…p+ベース層、5…pベース層、6…n+LOXSIS
層、7…n+シリコン単結晶層、8…エミッタ引き出し電
極、9…ベース引き出し電極、10…分離用絶縁物。FIG. 1 is a sectional view showing an embodiment of the present invention, FIG. 2 is an enlarged view of the vicinity of the emitter of FIG. 1, and FIG. 3 is a second view of the present invention.
4 is an explanatory sectional view showing the embodiment of FIG. 4, and FIG. 4 is an explanatory view of the manufacturing method of the present invention. 1 ... p type substrate, 2 ... n + collector layer, 3 ... n collector layer, 4
… P + base layer, 5… p base layer, 6… n + LOXSIS
Layer, 7 ... n + silicon single crystal layer, 8 ... Emitter extraction electrode, 9 ... Base extraction electrode, 10 ... Isolation insulator.
Claims (2)
単結晶シリコンから成るベース層の上部に位置するエミ
ッタ層が、エピタキシャル成長によって形成された酸素
ドープシリコン単結晶層を最下層とし、エピタキシャル
成長によって形成されたシリコン単結晶層を最上層とす
る多層構造となっていることを特徴とする半導体装置。1. An emitter layer, which is located on a base layer made of single crystal silicon on a collector layer made of single crystal silicon, is formed by epitaxial growth with an oxygen-doped silicon single crystal layer formed by epitaxial growth as a lowermost layer. A semiconductor device having a multi-layer structure in which the formed silicon single crystal layer is the uppermost layer.
単結晶シリコンから成るベース層の上部にエミッタ層を
形成する半導体装置の製造方法において、酸素ドープシ
リコン単結晶層をエピタキシャル成長させる工程と、大
気中に取り出すことなく前記酸素ドープシリコン単結晶
上に単結晶シリコンをエピタキシャル成長させる工程に
よってエミッタ層を形成することを特徴とする半導体装
置の製造方法。2. A method of manufacturing a semiconductor device, wherein an emitter layer is formed on a base layer made of single crystal silicon on a collector layer made of single crystal silicon, a step of epitaxially growing an oxygen-doped silicon single crystal layer, and an atmosphere. A method of manufacturing a semiconductor device, wherein an emitter layer is formed by a step of epitaxially growing single crystal silicon on the oxygen-doped silicon single crystal without taking it out.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053171A JPH063807B2 (en) | 1986-03-11 | 1986-03-11 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053171A JPH063807B2 (en) | 1986-03-11 | 1986-03-11 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62210673A JPS62210673A (en) | 1987-09-16 |
| JPH063807B2 true JPH063807B2 (en) | 1994-01-12 |
Family
ID=12935412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053171A Expired - Lifetime JPH063807B2 (en) | 1986-03-11 | 1986-03-11 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063807B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746289B2 (en) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | Device manufacturing method, semiconductor device and manufacturing method thereof |
-
1986
- 1986-03-11 JP JP61053171A patent/JPH063807B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62210673A (en) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966860A (en) | Process for producing a SiC semiconductor device | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| JP2576828B2 (en) | High gain MIS transistor | |
| JPH063807B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JPS63200567A (en) | Hetero junction bipolar transistor and manufacture thereof | |
| JP2004140038A (en) | Method for manufacturing thin film crystal wafer, semiconductor device, and method for manufacturing the same | |
| JP3209443B2 (en) | Manufacturing method of bipolar transistor | |
| JP2518347B2 (en) | Method for manufacturing bipolar transistor | |
| JP2707641B2 (en) | Semiconductor device | |
| JP2001298031A (en) | Junction type bipolar transistor, method of manufacturing the same, and semiconductor integrated circuit device | |
| JPH02152239A (en) | Manufacture of semiconductor device | |
| JPH05129322A (en) | Method for manufacturing semiconductor device | |
| JP2770586B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPH0744185B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS63127528A (en) | Semiconductor device and manufacture thereof | |
| JPH063805B2 (en) | Heterojunction bipolar transistor | |
| JP2557613B2 (en) | Heterojunction bipolar transistor | |
| JPS63280453A (en) | Semiconductor device and manufacture thereof | |
| JPH063806B2 (en) | Heterojunction bipolar transistor | |
| JPH05136156A (en) | Semiconductor device and manufacturing method thereof | |
| JPH05335327A (en) | Heterojunction bipolar transistor | |
| JPH07105393B2 (en) | Semiconductor device and manufacturing method thereof |