JPH063807B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH063807B2 JPH063807B2 JP61053171A JP5317186A JPH063807B2 JP H063807 B2 JPH063807 B2 JP H063807B2 JP 61053171 A JP61053171 A JP 61053171A JP 5317186 A JP5317186 A JP 5317186A JP H063807 B2 JPH063807 B2 JP H063807B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- silicon
- emitter
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置およびその製造方法、特にシリコ
ンバイポーラトランジスタおよびその製造方法に関する
ものである。
ンバイポーラトランジスタおよびその製造方法に関する
ものである。
バイポーラトランジスタの高速化・微細化のためには、
エミッタ領域にベース層よりバンドギャップの広い材料
を用いる、いわゆるワイドギャップエミッタ構造が注入
効率の増加をもたらすため有効であることが良く知られ
ている。
エミッタ領域にベース層よりバンドギャップの広い材料
を用いる、いわゆるワイドギャップエミッタ構造が注入
効率の増加をもたらすため有効であることが良く知られ
ている。
シリコンバイポーラトランジスタにおいてはワイドギャ
ップエミッタ材料として酸素ドープ単結晶膜（ＳＩＰＯ
Ｓ）が有名である（松下著，半導体研究１８巻７頁〜５
０頁，工業調査会発行，半導体研究振興会編）。
ップエミッタ材料として酸素ドープ単結晶膜（ＳＩＰＯ
Ｓ）が有名である（松下著，半導体研究１８巻７頁〜５
０頁，工業調査会発行，半導体研究振興会編）。
また、シリコン分子線エピタキシャル（ＭＢＥ）成長に
おいて10-6〜10-5Torrの酸素雰囲気下で基板温度を６７
０゜C付近に保って成長を行うと20〜30at%の酸素原子を
含んだ単結晶シリコン膜が形成されることが既に報告さ
れている。この酸素ドープシリコン単結晶膜（以下ＯＸ
ＳＩＳと称する）は、前述したＳＩＰＯＳと同様にシリ
コンより広いバンドギャップをもつことから、シリコン
バイポーラトランジスタにおいてワイドギャップエミッ
タ材料としての利用が期待できる。
おいて10-6〜10-5Torrの酸素雰囲気下で基板温度を６７
０゜C付近に保って成長を行うと20〜30at%の酸素原子を
含んだ単結晶シリコン膜が形成されることが既に報告さ
れている。この酸素ドープシリコン単結晶膜（以下ＯＸ
ＳＩＳと称する）は、前述したＳＩＰＯＳと同様にシリ
コンより広いバンドギャップをもつことから、シリコン
バイポーラトランジスタにおいてワイドギャップエミッ
タ材料としての利用が期待できる。
しかし、前者のＳＩＰＯＳは多結晶であるために単結晶
シリコンから成るベース部との接合部に界面準位が多く
存在してしまい、その準位を介する生成再結合電流のた
め十分な注入効率の増大が得られない。また多結晶であ
るため結晶粒界でのキャリアの散乱が激しく低い抵抗が
得られないといった欠点があった。
シリコンから成るベース部との接合部に界面準位が多く
存在してしまい、その準位を介する生成再結合電流のた
め十分な注入効率の増大が得られない。また多結晶であ
るため結晶粒界でのキャリアの散乱が激しく低い抵抗が
得られないといった欠点があった。
一方、後者のＯＸＳＩＳは、ベースとの接合が単結晶同
士の接合であるため界面準位が少なく高いエミッタ注入
効率が得られ、また、多結晶と比べて結晶の乱れによる
キャリアの散乱が小さく膜自体としては低い抵抗を得る
ことができる。しかし、ＯＸＳＩＳは大気中に放置する
と表面から酸素が多量に侵入し、単結晶シリコンの場合
（１０〜２０Å）よりもはるかに厚い自然酸化膜（５０
〜１００Å）が形成されてしまうことが明らかとなっ
た。エミッタ電極としては、エミッタの上に直接蒸着に
よってAlなどの金属を形成する場合と気相成長による多
結晶シリコン層を介して金属層を形成する場合がある
が、いずれの場合もエミッタ形成後一旦大気中に試料を
取り出す必要がある。したがって、ＯＸＳＩＳ膜をエミ
ッタとして用いるとエミッタとエミッタ電極との界面に
厚い自然酸化膜が形成され、エミッタの直列抵抗を著し
く大きくするという欠点があった。
士の接合であるため界面準位が少なく高いエミッタ注入
効率が得られ、また、多結晶と比べて結晶の乱れによる
キャリアの散乱が小さく膜自体としては低い抵抗を得る
ことができる。しかし、ＯＸＳＩＳは大気中に放置する
と表面から酸素が多量に侵入し、単結晶シリコンの場合
（１０〜２０Å）よりもはるかに厚い自然酸化膜（５０
〜１００Å）が形成されてしまうことが明らかとなっ
た。エミッタ電極としては、エミッタの上に直接蒸着に
よってAlなどの金属を形成する場合と気相成長による多
結晶シリコン層を介して金属層を形成する場合がある
が、いずれの場合もエミッタ形成後一旦大気中に試料を
取り出す必要がある。したがって、ＯＸＳＩＳ膜をエミ
ッタとして用いるとエミッタとエミッタ電極との界面に
厚い自然酸化膜が形成され、エミッタの直列抵抗を著し
く大きくするという欠点があった。
本発明の半導体装置は上記問題点に鑑みてなされたもの
であり、シリコンバイポーラトランジスタにおいて、エ
ミッタ層が、エピタキシャル成長によって形成された酸
素ドープシリコン単結晶層を最下層とし、エピタキシャ
ル成長によって形成されたシリコン単結晶層を最上層と
する多層構造となっているものである。
であり、シリコンバイポーラトランジスタにおいて、エ
ミッタ層が、エピタキシャル成長によって形成された酸
素ドープシリコン単結晶層を最下層とし、エピタキシャ
ル成長によって形成されたシリコン単結晶層を最上層と
する多層構造となっているものである。
また、本発明の製造方法は、ベース層の上部に酸素ドー
プシリコン単結晶層をエピタキシャル成長させる工程
と、大気中に取り出すことなく前記酸素ドープシリコン
単結晶上に単結晶シリコンをエピタキシャル成長させる
工程によってエミッタ層を形成するものである。
プシリコン単結晶層をエピタキシャル成長させる工程
と、大気中に取り出すことなく前記酸素ドープシリコン
単結晶上に単結晶シリコンをエピタキシャル成長させる
工程によってエミッタ層を形成するものである。
ＳＩＰＯＳを用いたワイドギャップエミッタ構造と比較
すると、ベースと接合する下層の膜が単結晶であるた
め、ベースとの接合部で界面準位が少なく抵抗も低い。
また、エミッタ電極を形成する際にエミッタが大気中に
曝されるが、エミッタを構成する上層の単結晶シリコン
が酸素の侵入を防ぐ役目を果たすため自然酸化膜による
高抵抗層が形成されない。
すると、ベースと接合する下層の膜が単結晶であるた
め、ベースとの接合部で界面準位が少なく抵抗も低い。
また、エミッタ電極を形成する際にエミッタが大気中に
曝されるが、エミッタを構成する上層の単結晶シリコン
が酸素の侵入を防ぐ役目を果たすため自然酸化膜による
高抵抗層が形成されない。
以下、実施例と共に本発明を詳細に説明する。
第１図は本発明の一実施例を示す断面構造図であり、従
来構造のnpnトランジスタを基本にしてエミッタ構造に
特徴を持たせた例を示す。１はp型基板、２はn+コレク
タ埋め込み層、３はnコレクタ層、４はp+ベース補償領
域、５はpベース層、６はエミッタの一部である酸素ド
ープシリコン単結晶層、７は同じくエミッタの一部であ
るn+シリコン単結晶層、８はA1などの金属あるいはn+多
結晶シリコンから成るエミッタ引き出し電極、９はA1な
どの金属あるいはp+多結晶シリコンから成るベース引き
出し電極、１０はsio2などの分離用絶縁物である。ただ
し、本実施例に用いられている酸素ドープシリコン単結
晶層６は、前述したＯＸＳＩＳよりも低温（４００〜６
００゜C）で形成したものであり、以後これをＬＯＸＳＩ
Ｓと呼ぶ。なお、ＬＯＸＳＩＳ層の形成方法は後述す
る。
来構造のnpnトランジスタを基本にしてエミッタ構造に
特徴を持たせた例を示す。１はp型基板、２はn+コレク
タ埋め込み層、３はnコレクタ層、４はp+ベース補償領
域、５はpベース層、６はエミッタの一部である酸素ド
ープシリコン単結晶層、７は同じくエミッタの一部であ
るn+シリコン単結晶層、８はA1などの金属あるいはn+多
結晶シリコンから成るエミッタ引き出し電極、９はA1な
どの金属あるいはp+多結晶シリコンから成るベース引き
出し電極、１０はsio2などの分離用絶縁物である。ただ
し、本実施例に用いられている酸素ドープシリコン単結
晶層６は、前述したＯＸＳＩＳよりも低温（４００〜６
００゜C）で形成したものであり、以後これをＬＯＸＳＩ
Ｓと呼ぶ。なお、ＬＯＸＳＩＳ層の形成方法は後述す
る。
第２図は、第１図のエミッタ近傍の拡大図であって、６
aは絶縁物１０の近傍の酸素ドープシリコン膜の多結晶
化された領域、７aは６a上のSi膜の多結晶化された領域
である。
aは絶縁物１０の近傍の酸素ドープシリコン膜の多結晶
化された領域、７aは６a上のSi膜の多結晶化された領域
である。
このような構造になっているから、ベース５とエミッタ
の一部であるＬＯＸＳＩＳ層６との接合部は同じ結晶構
造を持った単結晶同士の接合となり界面準位密度は極め
て低い。また、ＬＯＸＳＩＳは数at%以上の酸素含有量
を有するからシリコンに比べて広いバンドギャップを持
ち、ベース５からＬＯＸＳＩＳ層６側への正孔の注入が
抑制され、高いエミッタ注入効率ひいては高い電流増幅
率hFEが得られる。ＬＯＸＳＩＳはバンドギャップが約
８eＶのsio2に比べれば酸素含有量が少なく従ってバン
ドギャップも小さい。しかし、数at%以上の酸素含有量
を有すれば、シリコンのバンドギャップ1.11eVに比べて
数十meV以上広いバンドギャップを持つことができ十分
高いエミッタ注入効率を得ることができる。
の一部であるＬＯＸＳＩＳ層６との接合部は同じ結晶構
造を持った単結晶同士の接合となり界面準位密度は極め
て低い。また、ＬＯＸＳＩＳは数at%以上の酸素含有量
を有するからシリコンに比べて広いバンドギャップを持
ち、ベース５からＬＯＸＳＩＳ層６側への正孔の注入が
抑制され、高いエミッタ注入効率ひいては高い電流増幅
率hFEが得られる。ＬＯＸＳＩＳはバンドギャップが約
８eＶのsio2に比べれば酸素含有量が少なく従ってバン
ドギャップも小さい。しかし、数at%以上の酸素含有量
を有すれば、シリコンのバンドギャップ1.11eVに比べて
数十meV以上広いバンドギャップを持つことができ十分
高いエミッタ注入効率を得ることができる。
また、トランジスタの動作速度を小さくさせ発熱量を増
加させるエミッタ抵抗はできる限り小さいことが必要で
あるが、本構造ではＬＯＸＳＩＳ層６が単結晶であると
いうことと、層７の単結晶シリコンキャップによりＬＯ
ＸＳＩＳ層６の表面における高抵抗層の形成を防止でき
るということから、エミッタ抵抗を十分に小さくするこ
とができる。電極８を形成する時に単結晶シリコンキャ
ップ７の表面には極めて薄い（２０Å程度）自然酸化膜
が形成されるが、これはキャップ（シリコン単結晶層
７）無しの場合にＬＯＸＳＩＳ膜６の表面に形成される
酸化膜よりはるかに薄く、エミッタ抵抗をトランジスタ
動作上十分小さい値に保つことができる。
加させるエミッタ抵抗はできる限り小さいことが必要で
あるが、本構造ではＬＯＸＳＩＳ層６が単結晶であると
いうことと、層７の単結晶シリコンキャップによりＬＯ
ＸＳＩＳ層６の表面における高抵抗層の形成を防止でき
るということから、エミッタ抵抗を十分に小さくするこ
とができる。電極８を形成する時に単結晶シリコンキャ
ップ７の表面には極めて薄い（２０Å程度）自然酸化膜
が形成されるが、これはキャップ（シリコン単結晶層
７）無しの場合にＬＯＸＳＩＳ膜６の表面に形成される
酸化膜よりはるかに薄く、エミッタ抵抗をトランジスタ
動作上十分小さい値に保つことができる。
なお、第２図において、６aおよび７aの多結晶或は非晶
質絶縁物１０の影響により形成されるものであるが、ベ
ース５との接合部には広がっておらず界面準位の増大は
生じない。また、大部分のエミッタ電極はＬＯＸＳＩＳ
層６および単結晶シリコン層７の中央部である低抵抗部
を流れるので多結晶領域６a，７aはエミッタ抵抗の増大
にはほとんど寄与しない。
質絶縁物１０の影響により形成されるものであるが、ベ
ース５との接合部には広がっておらず界面準位の増大は
生じない。また、大部分のエミッタ電極はＬＯＸＳＩＳ
層６および単結晶シリコン層７の中央部である低抵抗部
を流れるので多結晶領域６a，７aはエミッタ抵抗の増大
にはほとんど寄与しない。
第３図は本発明の第２の実施例を示す断面構成図であ
り、微細且つ高速動作が可能なnpn型のＳＳＴトランジ
スタ構造（酒井他著，ＩＥＤＭ「インターナショナル
エレクトロデバイシス ミーティング」テクニカル ダ
イジェスト，１９８５年２．１）を基本にした例であ
る。同図において符号１〜１０は第１図と同じであり、
符号６a，７aは第２と同じである。８aはn+多結晶シリ
コン、１１はp+多結晶シリコン、１２はSi3N4膜であ
る。エミッタ部分の特徴は第１の実施例と同一である
が、トランジスタ全体としては高速動作が可能なＳＳＴ
トランジスタを基本としているので第１の実施例よりさ
らに高速動作が可能である。
り、微細且つ高速動作が可能なnpn型のＳＳＴトランジ
スタ構造（酒井他著，ＩＥＤＭ「インターナショナル
エレクトロデバイシス ミーティング」テクニカル ダ
イジェスト，１９８５年２．１）を基本にした例であ
る。同図において符号１〜１０は第１図と同じであり、
符号６a，７aは第２と同じである。８aはn+多結晶シリ
コン、１１はp+多結晶シリコン、１２はSi3N4膜であ
る。エミッタ部分の特徴は第１の実施例と同一である
が、トランジスタ全体としては高速動作が可能なＳＳＴ
トランジスタを基本としているので第１の実施例よりさ
らに高速動作が可能である。
このように、本発明を特徴づけているエミッタ構造は種
々のタイプのシリコンバイポーラトランジスタに適用す
ることができ、上記２つの実施例以外にもメサ型構造の
トランジスタなどにも適用できる。また、第１図〜第３
図はＬＯＸＳＩＳ層６とベース５との接合面がちょうど
n+p接合面と一致する場合を示したが、n+不純物が熱放
散拡散などによってわずかに下方に（ベース５側に）押
し込まれても同様の効果を期待することができる。
々のタイプのシリコンバイポーラトランジスタに適用す
ることができ、上記２つの実施例以外にもメサ型構造の
トランジスタなどにも適用できる。また、第１図〜第３
図はＬＯＸＳＩＳ層６とベース５との接合面がちょうど
n+p接合面と一致する場合を示したが、n+不純物が熱放
散拡散などによってわずかに下方に（ベース５側に）押
し込まれても同様の効果を期待することができる。
第４図は上記第１および第２の実施例におけるエミッタ
部分の製造工程を説明するための図である。同図のおけ
る符号１〜７は第１図の符号と同一部分を示している。
本例では分子線成長（ＭＢＥ）法を用い、まず第４図
(a)のように高真空中で８００〜９００゜Cに基板加熱し
てベース層表面を清浄化する。続いて同図(b)のように
１０００Å前後のＬＯＸＳＩＳ膜６を堆積する。このと
きの成長条件は、成長室に導入したＯ２ガス分圧として
約10-6Torr、基板温度として４００〜６００゜C、シリコ
ンの蒸着速度として約1Å/secを用いる。その後、本試
料を大気中に取り出すことなく、Ｏ２ガスを系外に排気
した後、例えば上記基板温度（４００〜６００゜C）で単
結晶シリコン膜７を約１００〜２００Å成長させる（同
図(c)）。このＬＯＸＳＩＳ膜６と単結晶シリコン膜７
から成る二層膜をn+にするには、成長中にアンチモンな
どn型不純物を分子線ドーピングまたはイオンドーピン
グするか、あるいは成長後さらに上部に堆積した多結晶
シリコンn型不純物をイオン注入し、その多結晶シリコ
ンを拡散源として熱拡散によってドーピングする等すれ
ばよい。
部分の製造工程を説明するための図である。同図のおけ
る符号１〜７は第１図の符号と同一部分を示している。
本例では分子線成長（ＭＢＥ）法を用い、まず第４図
(a)のように高真空中で８００〜９００゜Cに基板加熱し
てベース層表面を清浄化する。続いて同図(b)のように
１０００Å前後のＬＯＸＳＩＳ膜６を堆積する。このと
きの成長条件は、成長室に導入したＯ２ガス分圧として
約10-6Torr、基板温度として４００〜６００゜C、シリコ
ンの蒸着速度として約1Å/secを用いる。その後、本試
料を大気中に取り出すことなく、Ｏ２ガスを系外に排気
した後、例えば上記基板温度（４００〜６００゜C）で単
結晶シリコン膜７を約１００〜２００Å成長させる（同
図(c)）。このＬＯＸＳＩＳ膜６と単結晶シリコン膜７
から成る二層膜をn+にするには、成長中にアンチモンな
どn型不純物を分子線ドーピングまたはイオンドーピン
グするか、あるいは成長後さらに上部に堆積した多結晶
シリコンn型不純物をイオン注入し、その多結晶シリコ
ンを拡散源として熱拡散によってドーピングする等すれ
ばよい。
このように、本製造方法ではＬＯＸＳＩＳ膜６を形成
後、同一装置内で単結晶シリコンのキャップ７を形成す
るため、このあと試料を大気中に取り出して電極形成な
どの工程を行っても単結晶シリコンキャップの表面がわ
ずかに酸化されるのみでキャップ無しの場合に生じるＬ
ＯＸＳＩＳ膜表面の５０Å以上の厚い酸化層の形成を防
止することができる。
後、同一装置内で単結晶シリコンのキャップ７を形成す
るため、このあと試料を大気中に取り出して電極形成な
どの工程を行っても単結晶シリコンキャップの表面がわ
ずかに酸化されるのみでキャップ無しの場合に生じるＬ
ＯＸＳＩＳ膜表面の５０Å以上の厚い酸化層の形成を防
止することができる。
なお、本実施例では酸素ドープシリコン単結晶膜６とし
て界面準位密度および抵抗値がＯＸＳＩＳよりもさらに
低いＬＯＸＳＩＳ膜を用いているが、ＯＸＳＩＳ膜で代
用してもよい。ＬＯＸＳＩＳの方がＯＸＳＩＳよりも界
面準位密度および抵抗値が低いのは主として膜の成長温
度が低いことに基づく。すなわち、ＬＯＸＳＩＳ膜の成
長温度は４００〜６００゜Cであるから、６７０゜C前後で
成長させていたＯＸＳＩＳ膜に比べてＳiＯの気化反応
が抑制され、ＳiＯに基づいて膜中に形成される空孔の
数を大幅に減少させることができる。さらに具体的に説
明すると、ＯＸＳＩＳ膜の形成のように６７０゜C前後の
高い成長温度では、成長中のシリコン膜に酸素原子が取
り込まれると同時に、表面のシリコン原子が近傍に付着
した酸素原子と揮発性のＳiＯ分子を形成し蒸発してい
く現象が生じるのに対し、ＬＯＸＳＩＳ膜の形成では成
長温度が比較的低温であるためＳiＯ分子が形成されに
くいのである。空孔を減少させて緻密な膜とすることが
できれば、ベースとの接合面での界面準位も減少させる
ことができ、抵抗も低く抑えることができる。
て界面準位密度および抵抗値がＯＸＳＩＳよりもさらに
低いＬＯＸＳＩＳ膜を用いているが、ＯＸＳＩＳ膜で代
用してもよい。ＬＯＸＳＩＳの方がＯＸＳＩＳよりも界
面準位密度および抵抗値が低いのは主として膜の成長温
度が低いことに基づく。すなわち、ＬＯＸＳＩＳ膜の成
長温度は４００〜６００゜Cであるから、６７０゜C前後で
成長させていたＯＸＳＩＳ膜に比べてＳiＯの気化反応
が抑制され、ＳiＯに基づいて膜中に形成される空孔の
数を大幅に減少させることができる。さらに具体的に説
明すると、ＯＸＳＩＳ膜の形成のように６７０゜C前後の
高い成長温度では、成長中のシリコン膜に酸素原子が取
り込まれると同時に、表面のシリコン原子が近傍に付着
した酸素原子と揮発性のＳiＯ分子を形成し蒸発してい
く現象が生じるのに対し、ＬＯＸＳＩＳ膜の形成では成
長温度が比較的低温であるためＳiＯ分子が形成されに
くいのである。空孔を減少させて緻密な膜とすることが
できれば、ベースとの接合面での界面準位も減少させる
ことができ、抵抗も低く抑えることができる。
なお、本実施例では膜堆積法としてＭＢＥ法を用いた
が、SiH4，Si2H6，SiH2Cl2，SiCl4などを利用したＣＶ
Ｄ法を用いてもよい。
が、SiH4，Si2H6，SiH2Cl2，SiCl4などを利用したＣＶ
Ｄ法を用いてもよい。
また、最上層が単結晶シリコン膜であれば、下層が酸素
ドープシリコン単結晶と単結晶シリコンからなる多層構
造であっても良い。たとえば、酸素ドープシリコン単結
晶層の中間に単結晶シリコン層を挿入すると良好な単結
性の酸素ドープシリコン単結晶層を形成し易くなる。
ドープシリコン単結晶と単結晶シリコンからなる多層構
造であっても良い。たとえば、酸素ドープシリコン単結
晶層の中間に単結晶シリコン層を挿入すると良好な単結
性の酸素ドープシリコン単結晶層を形成し易くなる。
以上説明したように本発明の半導体装置およびその製造
方法によれば、エミッタに酸素ドープシリコン単結晶層
を用いているので、酸素ドープシリコン多結晶層を用い
た場合に比べてベースとの接合部の界面準位が少なく大
きな注入効率を得ることができ、また、キャリアの散乱
が小さいので抵抗を低くすることができる。さらに、エ
ミッタ構造が酸素ドープシリコン多結晶層の上に単結晶
シリコンキャップ層を配した多層構造となっているの
で、エミッタ電極形成時に酸素ドープシリコン単結晶膜
表面に自然酸化膜による高抵抗層が形成されることがな
く、エミッタ直列抵抗を非常に低くすることができる。
方法によれば、エミッタに酸素ドープシリコン単結晶層
を用いているので、酸素ドープシリコン多結晶層を用い
た場合に比べてベースとの接合部の界面準位が少なく大
きな注入効率を得ることができ、また、キャリアの散乱
が小さいので抵抗を低くすることができる。さらに、エ
ミッタ構造が酸素ドープシリコン多結晶層の上に単結晶
シリコンキャップ層を配した多層構造となっているの
で、エミッタ電極形成時に酸素ドープシリコン単結晶膜
表面に自然酸化膜による高抵抗層が形成されることがな
く、エミッタ直列抵抗を非常に低くすることができる。
第１図は本発明の一実施例を示す断面構成図、第２図は
第１図のエミッタ近傍の拡大図、第３図は本発明の第２
の実施例を示す断面構成図、第４図は本発明の製造方法
の説明図である。 １…p型基板、２…n+コレクタ層、３…nコレクタ層、４
…p+ベース層、５…pベース層、６…n+ＬＯＸＳＩＳ
層、７…n+シリコン単結晶層、８…エミッタ引き出し電
極、９…ベース引き出し電極、１０…分離用絶縁物。
第１図のエミッタ近傍の拡大図、第３図は本発明の第２
の実施例を示す断面構成図、第４図は本発明の製造方法
の説明図である。 １…p型基板、２…n+コレクタ層、３…nコレクタ層、４
…p+ベース層、５…pベース層、６…n+ＬＯＸＳＩＳ
層、７…n+シリコン単結晶層、８…エミッタ引き出し電
極、９…ベース引き出し電極、１０…分離用絶縁物。
Claims (2)
- 【請求項１】単結晶シリコンから成るコレクタ層の上の
単結晶シリコンから成るベース層の上部に位置するエミ
ッタ層が、エピタキシャル成長によって形成された酸素
ドープシリコン単結晶層を最下層とし、エピタキシャル
成長によって形成されたシリコン単結晶層を最上層とす
る多層構造となっていることを特徴とする半導体装置。 - 【請求項２】単結晶シリコンから成るコレクタ層の上の
単結晶シリコンから成るベース層の上部にエミッタ層を
形成する半導体装置の製造方法において、酸素ドープシ
リコン単結晶層をエピタキシャル成長させる工程と、大
気中に取り出すことなく前記酸素ドープシリコン単結晶
上に単結晶シリコンをエピタキシャル成長させる工程に
よってエミッタ層を形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053171A JPH063807B2 (ja) | 1986-03-11 | 1986-03-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053171A JPH063807B2 (ja) | 1986-03-11 | 1986-03-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62210673A JPS62210673A (ja) | 1987-09-16 |
| JPH063807B2 true JPH063807B2 (ja) | 1994-01-12 |
Family
ID=12935412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053171A Expired - Lifetime JPH063807B2 (ja) | 1986-03-11 | 1986-03-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063807B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
-
1986
- 1986-03-11 JP JP61053171A patent/JPH063807B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62210673A (ja) | 1987-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966860A (en) | Process for producing a SiC semiconductor device | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| US5557118A (en) | Hetero-junction type bipolar transistor | |
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US5473172A (en) | Hetero junction bipolar transistor | |
| JPS62210673A (ja) | 半導体装置およびその製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP3209443B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPH02152239A (ja) | 半導体装置の製造方法 | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JP2770586B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0744185B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63127528A (ja) | 半導体装置およびその製造方法 | |
| JPH063805B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63280453A (ja) | 半導体装置およびその製造方法 | |
| JPH063806B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH05136156A (ja) | 半導体装置及びその製造方法 | |
| JPH05335327A (ja) | ヘテロ接合バイポーラトランジスタ |