JPH0638092B2

JPH0638092B2 - コンデンサの断線短絡検出装置

Info

Publication number: JPH0638092B2
Application number: JP62089685A
Authority: JP
Inventors: 徳一大野
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-04-14
Filing date: 1987-04-14
Publication date: 1994-05-18
Anticipated expiration: 2009-05-18
Also published as: JPS63256870A

Description

【発明の詳細な説明】産業上の利用分野本発明は、コンデンサの断線短絡検出装置に関し、特
に、MIL規格並びにJIS規格に規定されている試験項目の
中でコンデンサの衝撃試験及び振動試験におけるコンデ
ンサの断線、短絡の良否判定試験を多量にかつ高精度で
行なう装置に関する。

従来の技術従来、コンデンサの衝撃試験及び振動試験におけるコン
デンサの瞬時的な断線又は短絡の発生の有無を検査する
場合には、インピーダンスブリツジにより被測定コンデ
ンサの静電容量値及び損失角のバランスをとつておき、
インピーダンスブリツジの交流平衡電圧出力を整流し、
直流電圧に変換した後に、オシロスコープ、パルス検出
器等を用いて被測定コンデンサに衝撃又は振動を加えた
時、試験中に瞬時的な断線又は短絡の状態が発生したか
否かを目視にて観測又は記憶回路を用いて現象を観測す
る。

その際、瞬時的な断線又は短絡の状態が発生した発生時
間をMIL規格並びにJIS規格に規定されている判定時間を
もつて判定することは困難であり、コンデンサを多量に
試験する場合には、インピーダンスブリツジ、オシロス
コープ、パルス検出器等を被測定コンデンサの試験数量
に対応しただけ準備する必要があり、従つて多大な工数
と多大な費用を用していた。

発明が解決しようとする問題点従つて、上述した従来のコンデンサの断線短絡検出装置
では、 (1)、試験を行なうために、インピーダンスブリツジ、
オシロスコープ、パルス検出器等の特殊な機器を準備し
なければならない、 (2)、MIL規格並びにJIS規格で規定された絶対値による
判定を行なうには検出の精度が悪い、 (3)、多量の被測定コンデンサを試験するには多大な費
用と多大な工数を要する。

等の欠点があつた。

本発明は従来の上記実情に鑑みてなされたものであり、
従つて本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能としたコンデンサの新規な断線
短絡検出方式を提供することにある。

問題点を解決するための手段上記目的を達成する為に、本発明に係るコンデンサの断
線短絡検出装置は交流信号を発する発振器が一次側巻線
端子に接続され、二次側巻線端子に直流試験電源と被測
定コンデンサの一端が接続された重畳変成器を備え、被
測定コンデンサのもう一端は保護抵抗、検出変成器の一
次側巻線を経て積分型電流−電圧変換増幅器と接続さ
れ、又前記検出変成器の二次側巻線端子には交流増幅
器、交流−直流変換増幅器を介して第１のスレツシユホ
ールド値設定部を持つ第１の比較増幅器を設け、この第
１の比較増幅器出力から信号抑制ゲートなる第１の３入
力アンドゲートを設け、同じくこの第１の３入力アンド
ゲートにはクロツク信号発生器が接続され、断線状態時
にのみクロツク信号を送り出し、これを第１のカウンタ
回路で断線時間を計数し、この断線時間と断線判定時間
設定値とを第１のデイジタルコンパレータ部にて比較し
て比較結果を出力し、初めの断線不良判定時にのみ前記
第１のカウンタ回路のデータを保持して断線時間表示部
でデータ表示し、断線不良表示部にて断線不良と表示
し、さらに、前記積分型電流−電圧変換器の出力は第２
のスレツシュホールド値を持つ第２の比較増幅器に接続
され、この第２の比較増幅器の出力から信号抑制ゲート
なる第２の３入力アンドゲートを設け、同じくこの第２
の３入力アンドゲートには前記クロツク信号発生器が接
続され、短絡時間時にのみクロツク信号を送り出し、こ
れを第２のカウンタ回路で短絡時間を計数し、この短絡
時間を短絡判定時間設定値とを第２のデイジタルコンパ
レータ部にて比較して比較結果を出力し、初めの短絡不
良判定時にのみ前記第２のカウンタ回路のデータを保持
して短絡時間表示部でデータ表示し、短絡不良表示部に
て短絡不良と表示するように構成される。

発明の独創性上述した従来のコンデンサの断線短絡検出装置では、特
に一度に多量の検出を行なうことは、非常に費用がかさ
み、検出装置全体が大型化となり、作業性も非常に悪く
なる。これに対し、本発明は、回路のモジユール化が容
易にでき、小型化することが可能となり、検出した断線
及び短絡のそれぞれの時間がデイジタルで表示、記憶す
ることができ、試験の無人化が可能となる。又、極めて
容易にして廉価にしかも的確に多量のコンデンサの断
線、短絡の検出を一度に行なうことができるという独創
的内容を有する。

実施例以下、本発明をその好ましい一実施例について図面を参
照しながら具体的に説明する。

第１図は本発明によるコンデンサの断線短絡検出装置の
一実施例を示すブロツク構成図である。

第１図において、発振器１の高インピーダンス側の出力
端子は、緩衝増幅器２の一方の入力端子に接続され、緩
衝増幅器２の他方の入力端子は接地された上に発振器１
の接地端子側に接続される。

次に緩衝増幅器２の出力端子は重畳変成器３の一次側の
一方の端子に接続され、重畳変成器３の一次側の他方の
端子は接地される。重畳変成器３の二次側の一方の端子
は被測定コンデンサ５の一方の端子側に接続される（被
測定コンデンサ５が有極性の場合には被測定コンデンサ
５の＋側端子に接続される）。重畳変成器３の二次側端
子の他方の端子は直流試験電源４の＋側の出力端子に接
続され、直流試験電源４の−側の出力端子は接地され
る。

被測定コンデンサ５の他方の端子側（被測定コンデンサ
５が有極性の場合には被測定コンデンサ５の一側端子）
は保護抵抗６の一方の端子と接続され、保護抵抗６の他
方の端子は検出変成器７の一次側の一方の端子に接続さ
れ、検出変成器７の一次側の他方の端子は、積分型電流
−電圧変換増幅器26の一方の入力端子に接続され、積分
型電流−電圧変換増幅器26の他方の入力端子は接地され
る。検出変成器７の二次側の一方の端子は、交流電圧増
幅器８の一方の入力端子と接続され、検出変成器７の二
次側の他方の端子は交流電圧増幅器８の他方の入力端子
と接続の上、接地される。

次に交流電圧増幅器８の出力端子は交流−直流変換増幅
器９の一方の入力端子と接続され、交流−直流変換増幅
器９の他方の入力端子は接地される。交流−直流変換増
幅器９の出力端子は比較増幅器Ａ11の一方の入力端子と
接続され、比較増幅器Ａ11の他方の入力端子はスレツシ
ュホールド値設定部Ａ10に接続される。比較増幅器Ａ11
の出力端子は、単安定マルチバイブレータＡ17の入力端
子と接続された上、アンドゲート−Ａ（以下AND−Ａと
略記する）13の２番目の入力端子に接続される。AND−
Ａ13の１番目の入力端子は、フリツプフロツプ−Ｂ（以
下FF−Ｂと略記する）22の出力端子と接続され、AND
−Ａ13の３番目の入力端子は後述するAND−Ｅ29の３番
目の入力端子と接続された上、クロツク信号発生回路12
に接続される。

カウンタ回路Ａ14の入力端子ＣはAND−Ａ13の出力端子
と接続され、カウンタ回路Ａ14の入力端子Ｒはオアゲー
ト−Ａ（以下OR−Ａと略記する）18の出力端子と接続さ
れる。カウンタ回路Ａ14の出力端子は断線時間表示部24
と接続された上、デイジタルコンパレータ部Ａ15の入力
端子Ａに接続される。

次にデイジタルコンパレータ部Ａ15の入力端子Ｂは断線
判定時間設定部16に接続され、デイジタルコンパレータ
部Ａ15の出力端子はフリツプフロツプ−Ａ（略称FF−
Ａ）20の入力端子CKと接続される。FF−Ａ20の入力端子
Ｒはリセツト信号42と接続され、FF−Ａ20の出力端子Ｑ
はアンドゲート−Ｄ（略称AND−Ｄ）23の一方の入力端
子と接続された上アンドゲート−Ｃ（略称AND−Ｃ）21
の一方の入力端子と接続される。FF−Ａ20の出力端子
は後述するアンドゲート−Ｈ（略称AND−Ｈ）39の一方
の入力端子と接続されたアンドゲート−Ｂ（略称AND−
Ｂ）19の一方の入力端子と接続される。AND−Ｂ19の他
方の入力端子は単安定マルチバイブレータＡ17の出力端
子と接続され、AND−Ｂ19の出力端子はAND−Ｃ21の他方
の入力端子と接続された上、OR−Ａ18の一方の入力端子
と接続される。OR−Ａ18の他方の端子はリセツト信号42
に接続される。単安定マルチバイブレータＡ17の入力端
子Ｒはリセツト信号42に接続される。

FF−Ｂ22の入力端子CKはAND−Ｃ21の出力端子と接続さ
れ、FF−Ｂ22の入力端子Ｒはリセツト信号42に接続され
る。

次にAND−Ｄ23の他方の入力端子は後述するアンドゲー
ト−Ｆ（略称AND−Ｆ）35の一方の入力端子と接続さ
れ、AND−Ｄ23の出力端子は断線不良表示部25に接続さ
れる。

一方、比較増幅器Ｂ27の一方の入力端子は積分型電流−
電圧変換増幅器26の出力端子と接続され、比較増幅器Ｂ
27の他方の入力端子はスレツシュホールド値設定部Ｂ28
と接続される。比較増幅器Ｂ27の出力端子は単安定マル
チバイブレータＢ33の入力端子と接続された上、アンド
ゲート−Ｅ（略称AND−Ｅ）29の２番目の入力端子に接
続される。AND−Ｅ29の１番目の入力端子は、フリツプ
フロツプ−Ｄ（略称FF−Ｄ）38の出力端子と接続さ
れ、AND−Ｅ29の３番目の入力端子は前述したAND−Ａ13
の３番目の入力端子と接続された上、クロツク信号発生
回路12に接続される。

次に、カウンタ回路Ｂ30の入力端子ＣはAND−Ｅ29の出
力端子と接続され、カウンタ回路Ｂ30の入力端子Ｒはオ
アゲート−Ｂ（略称OR−Ｂ）34の出力端子と接続され
る。カウンタ回路Ｂ30の出力端子は短絡時間表示部40に
接続された上、デイジタルコンパレータ部Ｂ31の入力端
子Ａに接続される。デイジタルコンパレータ部Ｂ31の入
力端子Ｂは短絡判定時間設定部32に接続され、デイジタ
ルコンパレータ部Ｂ31の出力端子はフリツプフロツプ−
Ｃ（略称FF−Ｃ）36の入力端子CKと接続される。

FF−Ｃ36の入力端子Ｒはリセツト信号42と接続され、FF
−Ｃ36の出力端子ＱはAND−Ｈ39の一方の入力端子と接
続された上、アンドゲート−Ｇ（略称AND−Ｇ）37の一
方の入力端子と接続される。FF−Ｃ36の出力端子は前
述したAND−Ｄ23の他方の入力端子と接続された上にAND
−Ｆ35の一方の入力端子と接続される。

AND−Ｆ35の他方の入力端子は単安定マルチバイブレー
タＢ33の出力端子と接続され、AND−Ｆ35の出力端子はA
ND−Ｇ37の他方の入力端子と接続された上、OR−Ｂ34の
一方の入力端子と接続される。OR−Ｂ34の他方の入力端
子はリセツト信号42に接続される。単安定マルチバイブ
レータＢ33の入力端子Ｒはリセツト信号42に接続され
る。

次に上述したように構成されたコンデンサの断線短絡検
出装置の作用について第２図、第３図、第４図、第５
図、第６図、第７図を参照しながら説明する。

第２図は、本発明の第１図の回路を動作させるためのリ
セツト信号42と測定、停止状態を時間軸上に表現したタ
イミングチヤートである。

第１図、第２図を参照するに、まず、リセツト信号42の
“０”→“１”への立上がりのタイミングによりカウン
タ回路Ａ14、カウンタ回路Ｂ30、FF−Ａ20、FF−Ｃ36、
単安定マルチバイブレータＡ17、単安定マルチバイブレ
ータＢ33、FF−Ｂ22、FF−Ｄ38のそれぞれをリセツトし
て初期状態にさせる。

測定、停止状態の“停止”とは第１図の回路の動作は全
て無効の状態であることを示し、“測定”とは有効であ
ることを示す。従つて、被測定コンデンサ５への直流試
験電圧４による直流印加電圧Ｅの印加動作は“測定”前
の“停止”の時点で実行され被測定コンデンサ５へ充電
された電荷の放電動作は“測定”後の“停止”の時点で
実行されるものとする。

次に被測定コンデンサ５が正常な場合について第３図を
参照し説明する。

まず、発振器１より緩衝増幅器２を介して交流電圧を重
畳変成器３の一次側に供給すると、重畳変成器３の二次
側に重畳変成器３の一次と二次の巻数比に対応した交流
印加電圧ｅが発生する（第３図(a)）。さらに、被測定
コンデンサ５に直流電圧を印加するために重畳変成器３
の二次側に直列に接続されている直流試験電源４により
直流印加電圧Ｅ（第３図(b)）が供給され、被測定コン
デンサ５には、直流印加電圧Ｅに交流印加電圧ｅが重畳
された信号が保護抵抗６を介して印加される。

ここで、被測定コンデンサ５が正常であるために、交流
的にみると、被測定コンデンサ５のインピーダンスは、
次の(1)式により表わされる。

ただし、Zc：被測定コンデンサ５のインピーダンス(Ω) ｆ：交流印加電圧の周波数(Hz) ｃ：被測定コンデンサ５の静電容量値(Ｆ) ここで、本発明では交流印加電圧の周波数ｆ(Hz)を20(K
Hz)とし、さらに被測定コンデンサ５の静電容量値Ｃ
(Ｆ)の適用範囲を0.01(μF)〜1000(μF)とした。

上述の条件を(1)式にあてはめると(1)式は次の(2)式に
より表わされる。

Zc≒０(Ω) ……(2) 次に検出変成器７の二次側には次の(3)式により表わさ
れる交流電圧e₀（第３図(c)）が発生する。

e₀∝ｅ ……(3) つづいて、直流的にみると被測定コンデンサ５の漏れ電
流は次の(4)式により表わされる。

ただし、I_L：被測定コンデンサ５を流れる直流電流値
(Ａ) Rc：被測定コンデンサ５の絶縁抵抗値(Ω) Ｒ：保護抵抗６の抵抗値(Ω) Ｅ：直流印加電圧(Ｖ) ここで、本発明では、保護抵抗６の抵抗値を１(KΩ)と
し、直流印加電圧Ｅ(Ｖ)を最大150(Ｖ)とした。さら
に、被測定コンデンサ５の絶縁抵抗値Rc(Ω)は、通常数
(MΩ)〜数10,,000(MΩ)の値である。

上述の条件を(4)式にあてはめると(4)式は次の(5)式に
より表わされる。

I_L≒０(Ａ) ……(5) 検出変成器７の二次側に発生した交流電圧e₀は、交流電
圧増幅器８により設定された増幅率だけ電圧増幅され、
交流−直流変換増幅器９により交流から直流に変換さ
れ、設定された増幅率だけ電圧増幅される。交流−直流
変換増幅器９の出力電圧E₀（第３図(d)）は次の関係を
有する(6)式で表わされる。

E₀∝e₀ ……(6) 次に出力電圧E₀は比較増幅器Ａ11でスレツシュホールド
値設定部Ａ10の出力電圧Vref−Ａと電圧比較され、E₀＞
Vref−Ａとなり、第３図(e)で示すように、比較増幅器
Ａ11の出力は“０”となる。次にAND−Ａ13の３入力ア
ンドゲートでは、比較増幅器Ａ11の出力、FF−Ｂ22の出
力()、クロツク信号発生回路12の出力に対し論理積が
構成されず、AND−Ａ13の出力は“０”であり、断線不
良表示部25は“良品”（第３図(f)）の結果を表示す
る。

一方、積分型電流−電圧変換増幅器26の入力端子には、
前述の(5)式による直流電流I_L(Ａ)が入力され、電流−
電圧変換、積分がなされ、設定増幅率だけ電圧増幅さ
れ、交流分は積分されて出力されず、積分型電流−電圧
変換増幅器26の出力端子には次の関係を有する(7)式で
表わされる出力電圧Es（第３図(g)）が出力される。

Es∝I_L ……(7) 出力電圧Esは比較増幅器Ｂ27でスレツシュホールド値設
定部Ｂ28の出力電圧Vref−Ｂと電圧比較され、Es＜Vref
−Ｂとなり、第３図(h)で示すように、比較増幅器Ｂ27
の出力は“０”となる。AND−Ｅ29の３入力アンドゲー
トでは、比較増幅器Ｂ27の出力、FF−Ｄの出力()、ク
ロツク信号発生回路12の出力に対し論理積が構成されず
AND−Ｅ29の出力は“０”であり、短絡不良表示部41は
“良品”（第３図(i)）の結果を表示する。

続いて、被測定コンデンサ５が断線判定時間設定値未満
の瞬時断線状態を発生したが良品と判定する場合につい
て第４図を参照し説明する。

まず、被測定コンデンサ５がT₁(SEC)断線状態になる
と、第４図(c)に示すように検出変成器７の二次側出力e
₀は、T₁(SEC)間だけほぼ無出力に近いレベルになり、第
４図(d)に示すように交流−直流変換増幅器９の出力E₀
はE₀≒０となる。

次に出力電圧E₀は比較増幅器Ａ11でスレツシュホールド
値設定部Ａ10の出力電圧Vref−Ａと電圧比較され、E₀＜
Vref−Ａとなり、第４図(e)で示すように、比較増幅器
Ａ11の出力はT₁(SEC)間“１”となる。従つて、AND−Ａ
13の３入力アンドゲートでは、比較増幅器Ａ11の出力
“１”、FF−Ｂ22の()出力“１”、クロツク信号発生
回路12の出力“０”→“１”→“０”→“１”の連続信
号（第４図(f)）と論理積が構成されたＴ_１(SEC)間だけ
AND−Ａ13の出力にクロツク信号が出力される（第４図
(g)）。

次にAND−Ａ13の出力信号の“０”→“１”へ立上がり
タイミング毎にカウンタ回路Ａ14は計数を行ない加算す
る。

ここでクロツク信号発生回路12の１周期期間Tcは次の
(8)式で表わされる。

ただし、Tc：クロツク信号発生回路12の１周期時間(SE
C) fc：クロツク信号発生回路12の発振周波数(Hz) 次いでデイジタルコンパレータ部Ａ15では、カウンタ回
路Ａ14の出力を断線判定時間設定部16の“設定時間”t₁
(SEC)（第４図(h)）を比較する。

ここで、カウンタ回路Ａ14の計数値と“断線状態”時間
T₁(SEC)の関係は次の(9)式により表わされる。

ただし、N_A：カウンタ回路Ａ14の計数値 T₁：被測定コンデンサ５の“断線状態”時間(SEC) Tc：クロツク信号発生回路12の１周期時間(SEC) デイジタルコンパレータ部Ａ15で比較の結果、T₁＜t₁と
なり、デイジタルコンパレータ部Ａ15の出力は“０”と
なる（第４図(i)）。次に比較増幅器Ａ11の出力が
“１”→“０”への立下がりタイミング（第４図(e)）
で単安定マルチバイブレータＡ17が動作し、“０”→
“１”→“０”とパルス信号を発生する（第４図
(j)）。単安定マルチバイブレータＡ17の出力信号が
“０”→“１”への立下がりタイミング時に、FF−Ａ20
の()出力の“１”とAND−Ｂ19にし論理積がとられ、O
R−Ａ18を介して（第４図(k)）カウンタ回路Ａ14の入力
(Ｒ)信号となり、カウンタ回路Ａ14はリセットされて初
期状態になる。

次にAND−Ｄ23は論理積が構成されず、第４図(l)に示す
ように断線不良表示部25の表示は“良品”となる。

一方、断線時間表示部24の表示は、カウンタ回路Ａ14が
リセツトされて初期状態となつているために表示はされ
ない。

次に、被測定コンデンサ５が断線判定時間設定値以上の
断線状態が発生し、断線不良と判定する場合について第
５図を参照して説明する。

まず、被測定コンデンサ５がT₁(SEC)断線状態になる
と、第５図(c)に示すように検出変成器７の二次側出力e
₀はT₁(SEC)間だけほぼ無出力に近いレベルとなり、第５
図(d)に示すように交流−直流変換増幅器９の出力E₀はE
₀≒０となる。

出力電圧E₀は、比較増幅器Ａ11でスレツシュホールド値
設定部Ａ10の出力電圧Vref−Ａと電圧比較されてE₀＜Vr
ef−Ａとなり、第５図(e)で示すように比較増幅器Ａ11
の出力は“１”となる。

従つて、AND−Ａ13の３入力アンドゲートでは比較増幅
器Ａ11の出力、FF−Ｂ22の()出力、クロツク信号発生
回路12の出力と論理積が構成され、T₁(SEC)間だけAND−
Ａ13の出力にクロツク信号が出力される（第５図
(g)）。このAND−Ａ13の出力のクロツク信号によりカウ
ンタ回路Ａ14は計数を行ない加算する。

次にデイジタルコンパレータ部Ａ15ではカウンタ回路Ａ
14の出力と断線判定時間設定部16の“設定時間”t₁(SE
C)を比較する。比較の結果、T₁≧t₁となり、デイジタル
コンパレータ部Ａ15の出力は“１”となる（第５図
(i)）。デイジタルコンパレータ部Ａ15の出力が“０”
→“１”の立上がりタイミングでFF−Ａ20の(Ｑ)出力は
“０”→“１”となり、リセツト信号42が入力されるま
で“１”を保持し（第５図(j)）、FF−Ａ20の()出力
は“０”を保持する（第５図(k)）。

一方、比較増幅器Ａ11の出力が“１”→“０”への立下
がりタイミング（第５図(e)）で単安定マルチバイブレ
ータＡ17が動作し“０”→“１”→“０”とパルス信号
を発生する（第５図(l)）。単安定マルチバイブレータ
Ａ17の出力信号の“０”→“１”への立上り信号とFF−
Ａ20の(Ｑ)出力の“１”とでAND−Ｃ21にて論理積がと
られ、AND−Ｃ21の出力の“０”→“１”への立上がり
信号によりFF−Ｂ22は動作し、()出力を“１”→
“０”にし（第５図(n)）、AND−Ａ13の論理積の構成が
とれないように禁止し、次に起こる被測定コンデンサ５
の断線状態に対する測定を禁止し、FF−Ｂ22は、リセツ
ト信号42が入力されるまで保持している。

一方、単安定マルチバイブレータＡ17の出力とFF−Ａ20
の()出力とはAND−Ｂ19で論理積が構成されず、OR−
Ａ18の出力は“０”であり（第５図(m)）、カウンタ回
路Ａ14は、リセツト信号42が入力されるまで計数した状
態を保持している。

次に、AND−Ａ23は、FF−Ａ20の(Ｑ)出力“１”とFF−
Ｃ36の()出力“１”とで論理和が構成され、断線不良
表示部25の表示は“断線不良”となる。

一方、断線時間表示部24の表示は、カウンタ回路Ａ14の
出力の値T₁(SEC)を表示し、被測定コンデンサ５の断線
状態の時間はT₁(SEC)であつたことを示している。

次に、被測定コンデンサ５が短絡時間設定値未満の瞬時
短絡状態を発生したが良品と判定する場合について第６
図を参照し説明する。

まず、第６図(c)に示すように被測定コンデンサ５に短
絡電流IsがT₂(SEC)間流れると、第６図(d)に示すように
積分型電流−電圧変換増幅器26の出力電圧はEsとなり、
比較増幅器Ｂ27でスレツシュホールド値設定部Ｂ28の出
力電圧Vref−Ｂと電圧比較され、Es＞Vref−Ｂであるの
で、比較増幅器Ｂ27の出力はT₂(SEC)間“１”となる
（第６図(e)）。

次にAND−Ｅ29の３入力アンドゲートでは、比較増幅器
Ｂ27の出力“１”、FF−Ｄ38の()出力“１”、クロツ
ク信号発生回路12の出力（第６図(f)）で論理積がとら
れ、AND−Ｅ29の出力（第６図(g)）によりカウンタ回路
Ｂ30は計数を行ない加算する。

ここで、カウンタ回路Ｂ30の計数値と“短絡状態”時間
T₂(SEC)の関係は次の(10)式により表わされる。

ただし、N_B：カウンタ回路Ｂ30の計数値 T₂：被測定コンデンサ５の“短絡状態”時間(SEC) Tc：クロツク信号発生回路12の１周期時間(SEC) デイジタルコンパレータ部Ｂ31でカウンタ回路Ｂ30の出
力と短絡判定時間設定部32の“設定時間”t₂(SEC)（第
６図(h)）と比較され、T₂＜t₂であるので、デイジタル
コンパレータ部Ｂ31の出力は“０”となる（第６図
(i)）。

次に比較増幅器Ｂ27の出力が“１”→“０”への立下が
りタイミング（第６図(e)）で単安定マルチバイブレー
タＢ33が動作し、“０”→“１”→“０”とパルス信号
を発生する（第６図(j)）。単安定マルチバイブレータ
Ｂ33の出力信号が“０”→“１”への立上がりタイミン
グ時に、FF−Ｃの()出力の“１”とAND−Ｆ35にて論
理積がとられ、OR−Ｂ34を介して（第６図(k)）カウン
タ回路Ｂ30の入力(Ｒ)信号となり、カウンタ回路Ｂ30は
リセツトされ初期状態になる。

AND−Ｈ39は論理和が構成されず、第６図(l)に示すよう
に短絡不良表示部41の表示は、“良品”となる。

一方、短絡時間表示部40の表示は、カウンタ回路Ｂがリ
セツトされ初期状態となつているために表示されない。

次に被測定コンデンサ５が短絡判定時間設定値以上の短
絡状態が発生し、短絡不良と判定する場合について第７
図を参照して説明する。

まず、被測定コンデンサ５がT₂(SEC)短絡状態になる
と、第７図(c)に示すように、被測定コンデンサ５に短
絡電流IsがT₂(SEC)間流れると、第７図(d)に示すように
積分型電流−電圧変換増幅器26の出力電圧はEsとなり、
比較増幅器Ｂ27でスレツシュホールド値設定部Ｂ28の出
力電圧Vref−Ｂと電圧比較されEs＞Vref−Ｂであるの
で、比較増幅器Ｂ27の出力はT₂(SEC)間“１”となる
（第７図(e)）。

次にAND−Ｅ29の３入力アンドゲートでは、比較増幅器
Ｂ27の出力、FF−Ｄ38の()出力、クロツク信号発生回
路12の出力（第７図(f)）で論理積がとられ、AND−Ｅ29
の出力によりカウンタ回路Ｂ30は計数を行ない加算す
る。

デイジタルコンパレータ部Ｂ31でカウンタ回路Ｂ30の出
力と短絡判定時間設定部32の“設定時間”t₂(SEC)（第
７図(h)）と比較され、T₂≧t₂であるので、デイジタル
コンパレータ部Ｂ31の出力は“１”となる（第７図
(i)）。

次にデイジタルコンパレータ部Ｂ31の出力が“０”→
“１”の立上がりタイミングでFF−Ｃ36の(Ｑ)出力は
“０”→“１”となりリセツト信号42が入力されるまで
“１”を保持し（第７図(j)）、FF−Ｃ36の()出力は
“０”を保持する（第７図(k)）。

一方、比較増幅器Ｂ27の出力が“１”→“０”への立下
がりタイミング（第７図(e)）で単安定マルチバイブレ
ータＢ33が動作し“０”→“１”→“０”とパルス信号
を発生する（第７図(l)）。単安定マルチバイブレータ
Ｂ33の出力信号の“０”→“１”への立上がり信号とFF
−Ｃ36の(Ｑ)出力の“１”とでAND−Ｇ37にて論理積が
とられ、AND−Ｇ37の出力の“０”→“１”への立上が
り信号によりFF−Ｄ38は動作して()出力を“１”→
“０”にし（第７図(n)）、AND−Ｅ29の論理積の構成が
とれないように禁止し、次に起こる被測定コンデンサ５
の短絡状態に対る測定を禁止し、FF−Ｄ38はリセツト信
号42が入力されるまで保持している。

一方、単安定マルチバイブレータＢ33の出力とFF−Ｃ36
の()出力とはAND−Ｆ35で論理積が構成されず、OR−
Ｂ34の出力は“０”であり（第７図(m)）、カウンタ回
路Ｂ30はリセツト信号42が入力されるまで計数した状態
を保持している。

次にAND−Ｈ39はFF−Ｃ36の(Ｑ)出力“１”とFF−Ａ20
の()出力“１”とで論理積が構成され、短絡不良表示
部41の表示は“短絡不良”となる。

一方、短絡時間表示部40の表示は、カウンタ回路Ｂ30の
出力の値T₂(SEC)を表示し、被測定コンデンサ５の短絡
状態の時間がT₂(SEC)であつたことを示している。

以上説明したように、被測定コンデンサの断線又は短絡
の発生時に、規定時間とデイジタルにて比較して判定を
行なうとともに、検出した断線又は短絡のそれぞれの時
間をデイジタル値にて表示、記憶することができる。ま
た、発振器、緩衝増幅器、重畳変成器、直流試験電源、
クロック信号発生回路を共通として他の回路を被測定コ
ンデンサの試験数に対応して増設することにより、同時
に多量の検出を行なうことが出来る。

さらに、断線時間表示部及び短絡時間表示部を共通と
し、カウンタ回路Ａ及びカウンタ回路Ｂの出力データを
信号切換用IC等により、各被測定コンデンサとの対応を
させることにより、容易にかつ廉価に多量の検出を同時
に行なえる装置が提供できる。

発明の効果以上説明したように、本発明によるコンデンサの断線短
絡検出装置は以下の効果を有する。

(1)、特殊な機器を準備する必要がない。

(2)、絶対値による判定ができ、検出の精度が高い。

(3)、一度に多量のコンデンサを検査することができ
る。

(4)、保守が容易でかつ廉価な装置を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明によるコンデンサの断線短絡検出装置の
一実施例を示すブロツク構成図、第２図は第１図に示す
回路を動作させるための信号及び測定、停止のタイミン
グを示す図、第３図は被測定コンデンサが正常な場合の
各部の信号波形図、第４図は被測定コンデンサが断線判
定時間設定値未満の瞬時断線状態を発生したが良品と判
定する場合の各部の信号波形図、第５図は被測定コンデ
ンサが断線判定時間設定値以上の断線状態を発生し、断
線不良を判定する場合の各部の信号波形図、第６図は被
測定コンデンサが短絡判定時間設定未満の瞬時短絡状態
を発生したが良品を判定する場合の各部の信号波形図、
第７図は被測定コンデンサが短絡判定時間設定値以上の
短絡状態を発生し、短絡不良と判定する場合の各部の信
号波形図である。１……発振器、２……緩衝増幅器、３……重畳変成器、
４……直流試験電源、５……被測定コンデンサ、６……
保護抵抗、７……検出変成器、８……交流電圧増幅器、
９……交流−直流変換増幅器、10……スレツシュホール
ド値設定部Ａ、11……比較増幅器Ａ、12……クロツク信
号発生回路、13……AND−Ａ、14……カウンタ回路Ａ、1
5……デイジタルコンパレータ部Ａ、16……断線判定時
間設定部、17……単安定マルチバイブレータＡ、18……
OR−Ａ、19……AND−Ｂ、20……FF−Ａ、21……AND−
Ｃ、22……FF−Ｂ、23……AND−Ｄ、24……断線時間表
示部、25……断線不良表示部、26……積分型電流−電圧
変換増幅器、27……比較増幅器Ｂ、28……スレツシュホ
ールド値設定部Ｂ、29……AND−Ｅ、30……カウンタ回
路Ｂ、31……デイジタルコンパレータ部Ｂ、32……短絡
判定時間設定部、33……単安定マルチバイブレータＢ、
34……OR−Ｂ、35……AND−Ｆ、36……FF−Ｃ、37……A
ND−Ｇ、38……FF−Ｄ、39……AND−Ｈ、40……短絡時
間表示部、41……短絡不良表示部、42……リセツト信
号、ｅ……交流印加電圧、Ｅ……直流印加電圧、e₀……
検出変成器７の二次側の出力電圧、E₀……交流−直流変
換増幅器９の出力電圧、Is……被測定コンデンサ５の短
絡時の電流、I_L……被測定コンデンサ５の漏れ電流、Es
……積分型電流−電圧変換増幅器26の出力電圧、Vref−
Ａ……スレツシュホールド値設定部Ａ10の出力電圧、Vr
ef−Ｂ……スレツシュホールド値設定部Ｂ28の出力電圧

Claims

【特許請求の範囲】

【請求項１】交流信号を発する発振器が一次側巻線端子
に接続され二次側巻線に端子に直流試験電源と被測定コ
ンデンサの一端が接続された重畳変成器を備え、被測定
コンデンサのもう一端は保護抵抗、検出変成器の一次側
巻線を経て積分型電流−電圧変換増幅器と接続され、前
記検出変成器の二次側巻線端子には交流増幅器、交流−
直流変換増幅器を介して第１のスレツシユホールド値設
定部を持つ第１の比較増幅器を設け、この第１の比較増
幅器の出力から信号抑制ゲートなる第１の３入力アンド
ゲートを設け、この第１の３入力アンドゲートには断線
状態時にのみクロツク信号を送り出すクロツク信号発生
器が接続され、前記第１の３入力アンドゲートの出力に
断線時間を計数する第１のカウンタ回路が接続され、断
線判定時間設定値と、前記第１のカウンタ回路から出力
される断線時間とを比較して比較結果を出力する第１の
デイジタルコンパレータ部が設けられ初めの断線不良判
定時にのみ前記第１のカウンタ回路のデータを保持して
断線時間表示部でデータ表示し、断線不良表示部にて断
線不良と表示し、さらに、前記積分型電流−電圧変換器
の出力は第２のスレツシュホールド値を持つ第２の比較
増幅器に接続され、この比較増幅器の出力から信号抑制
ゲートなる第２の３入力アンドゲートを設け、この第２
の３入力アンドゲートに短絡状態時にのみクロツク信号
を送り出す前記クロツク信号発生器が接続され、前記第
２の３入力アンドゲートの出力に短絡時間を計数する第
２のカウンタ回路が接続され、短絡判定時間設定値と前
記第２のカウンタ回路から出力される短絡時間とを比較
して比較結果を出力する第２のデイジタルコンパレータ
部が設けられ、初めの短絡不良判定時にのみ前記第２の
カウンタ回路のデータを保持して短絡時間表示部でデー
タ表示し、短絡不良表示部にて短絡不良と表示すること
を特徴とするコンデンサの断線短絡検出装置。