JPH0638439B2 - Semiconductor device testing method - Google Patents

Semiconductor device testing method

Info

Publication number
JPH0638439B2
JPH0638439B2 JP60207473A JP20747385A JPH0638439B2 JP H0638439 B2 JPH0638439 B2 JP H0638439B2 JP 60207473 A JP60207473 A JP 60207473A JP 20747385 A JP20747385 A JP 20747385A JP H0638439 B2 JPH0638439 B2 JP H0638439B2
Authority
JP
Japan
Prior art keywords
probe
chip
test
pad
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60207473A
Other languages
Japanese (ja)
Other versions
JPS6265434A (en
Inventor
龍太郎 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60207473A priority Critical patent/JPH0638439B2/en
Publication of JPS6265434A publication Critical patent/JPS6265434A/en
Publication of JPH0638439B2 publication Critical patent/JPH0638439B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 [概要] パッドのみ露出させて、他を絶縁膜で被覆したチップの
中に、パッドのみ絶縁膜で被覆して、他を露出させた逆
カバーチップを設け、この逆カバーチップによつてプロ
ーブの位置ずれを検出するようにした試験方法である。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A reverse cover chip in which only pads are exposed and the other is covered with an insulating film is provided with a reverse cover chip in which only the pads are covered with an insulating film and the other is exposed. This is a test method in which the displacement of the probe is detected by the cover chip.

[産業上の利用分野] 本発明は半導体装置の試験方法のうち、プローブテスト
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe test method among semiconductor device test methods.

従来、ICなどの半導体装置は、半導体ウエハー上に多
数の素子が形成され、これを個々のチップに分割する前
に、プローブ(探針)を接触させて、それらの素子の電
気的特性の良否を判別しており、これをウエハーのプロ
ーブテストと呼んでいる。
2. Description of the Related Art Conventionally, in a semiconductor device such as an IC, a large number of elements are formed on a semiconductor wafer, and a probe (probe) is brought into contact with each other before dividing this into individual chips to determine whether the electrical characteristics of these elements are good or bad. , Which is called a wafer probe test.

これは、ウエハー状態で予めプローブテストを行なつて
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからで、このようなプロー
ブテストを経ると、半導体製品は殆ど100%に近い収率
が得られる。
This is because if a probe test is performed in advance in a wafer state, the man-hours for incorporating the defective chip into the package and the material for the package are saved. A yield close to is obtained.

そのため、プローブテストは極めて重要な工程となつて
いるが、その際に、ICの品質が害されないように十分
に注意して試験されなければならない。
Therefore, the probe test is an extremely important process, and it must be tested with great care so that the quality of the IC is not damaged.

[従来の技術] 第3図はプローブテストのヘッド部の概要断面図を示し
ており、1はウエハー,2はプローブカード,3は可動
ステージ,4は付属部品を含むテストステーションであ
る。プローブカード2には多数のプローブ(数十本ない
し百数十本のプローブ)が設けてあり、このプローブカ
ード2はICの品種によつて取り替えされる。そのプロ
ーブカードの交換時、テストステーション4はアームに
よつて持ち上げられる。また、ウエハーは自動的に可動
ステージ3と共に移動して、順次にチップが試験される
が、その時、上方から顕微鏡(図示せず)で監視できる
ように、空洞がテストステーション4の中央部に設けら
れている。
[Prior Art] FIG. 3 is a schematic sectional view of a head portion of a probe test, in which 1 is a wafer, 2 is a probe card, 3 is a movable stage, and 4 is a test station including accessory parts. The probe card 2 is provided with a large number of probes (several tens to hundreds of tens of probes), and the probe card 2 is replaced depending on the type of IC. When replacing the probe card, the test station 4 is lifted by the arm. Further, the wafer is automatically moved together with the movable stage 3 and the chips are sequentially tested. At that time, a cavity is provided in the central portion of the test station 4 so that it can be monitored by a microscope (not shown) from above. Has been.

次に、第4図はテストウエハー中の1個のチップ(通常
のチップ)の平面図を示しており、同図(a)はチップ10
全体の平面図で、11はボンディングワイヤーを接続する
ワイヤー接続用のアルミニウム(A1)パッド,12は二酸化
シリコン(SiO2)膜からなるカバー絶縁膜(被覆絶縁膜)
である。同図は僅かに十六個のパッド11しか図示してい
ないが、実際には数十本ないし百数十本のプローブ本数
に対応する数10〜数100個のパッドが設けられている。
Next, FIG. 4 shows a plan view of one chip (normal chip) in the test wafer, and FIG.
In the overall plan view, 11 is an aluminum (A1) pad for connecting a bonding wire, and 12 is a cover insulating film (covering insulating film) made of a silicon dioxide (SiO 2 ) film.
Is. Although only 16 pads 11 are shown in the figure, several tens to several hundreds of pads corresponding to several tens to hundreds of tens of probes are actually provided.

第4図(b)はチップ内の1つのパッド11部分の平面図を
示しており、SiO2膜12の下にはパッド11に接続するアル
ミニウム配線13が設けられている。また、パッド11の部
分はパッド周囲に広くアルミニウム膜14がパターンニン
グされており、その周囲部分のアルミニウム膜をSiO2
12が被覆している状態である。尚、このようなパッドの
大きさは、例えば100μm角程度のものになる。
FIG. 4B shows a plan view of one pad 11 portion in the chip, and an aluminum wiring 13 connected to the pad 11 is provided below the SiO 2 film 12. Further, the aluminum film 14 is widely patterned around the pad in the pad 11 portion, and the aluminum film in the peripheral portion is replaced with the SiO 2 film.
12 is in a covered state. The size of such a pad is, for example, about 100 μm square.

かくして、このようなチップが多数設けられたテストウ
エハーが可動ステージによつて高速に送られて、次々に
チップが試験される。
Thus, the test wafer provided with a large number of such chips is sent at high speed by the movable stage, and the chips are tested one after another.

[発明が解決しようとする問題点] ところが、このようなプローブテストにおいて、プロー
ブの接触位置がずれて、カバー絶縁膜に触れてこれを破
損し、更に、下層のパッド周囲のアルミニウム膜に接触
した状態で試験がおこなわれると、なんら支障なくテス
トが完了する。しかし、接触したカバー絶縁膜は破損し
て、そこから亀裂が走つてカバー膜としての役目が果た
せなくなる。この破損は空中の不純物イオンがウエハー
内部に入り、ウエハーを汚染して、ICの品質や信頼
性、あるいは歩留の低下を来たし、極めて影響の大きい
ものである。
[Problems to be Solved by the Invention] However, in such a probe test, the contact position of the probe was displaced, the cover insulating film was touched and damaged, and further, the aluminum film around the lower pad was contacted. When the test is performed in the state, the test is completed without any trouble. However, the contacting cover insulating film is damaged, and a crack runs from there, so that it cannot serve as a cover film. This damage is extremely serious because impurity ions in the air enter the inside of the wafer and contaminate the wafer, resulting in deterioration of IC quality, reliability, or yield.

従つて、現在、目視検査によつてカバー絶縁膜の破損や
亀裂を検出しているが、それでは、多くの工数と時間と
を要し、且つ、カバー絶縁膜が破損されたウエハーを除
去して、歩留を低下させることになる。
Therefore, at present, damage and cracks in the cover insulating film are detected by visual inspection, but this requires a lot of man-hours and time, and the wafer with the damaged cover insulating film is removed. , Will reduce the yield.

本発明は、このような欠点を除去した試験方法を提案す
るものである。
The present invention proposes a test method that eliminates such drawbacks.

[問題点を解決するための手段] その目的は、ワイヤー接続用のパッドのみ露出させて、
他部分を絶縁膜でカバーした複数個のチップが、整列し
て設けられている半導体ウエハーの任意のチップ位置
に、パッドのみ絶縁膜でカバーして、他部分を露出させ
た1個または複数個の逆カバーチップを設け、前記半導
体ウエハーのプローブテストの際に、該逆カバーチップ
にプローブを接触させて、プローブの位置ずれを検出す
るようにした半導体装置の試験方法によつて達成され
る。
[Means for Solving Problems] The purpose is to expose only the pad for wire connection,
One or a plurality of chips in which other parts are covered with an insulating film, and only the pads are covered with the insulating film to expose other parts at a desired chip position of a semiconductor wafer arranged in an array. The reverse cover chip is provided, and the probe is brought into contact with the reverse cover chip in the probe test of the semiconductor wafer to detect the displacement of the probe, thereby achieving the semiconductor device test method.

[作用] 即ち、所要チップの中に、逆カバーを設けたチップを設
け、この逆カバーチップをテスト初期やその他の試験中
の適時にプローブテストして、プローブの位置ずれを検
出する。そして、位置ずれのある場合、プローブ位置を
修正する。
[Operation] That is, a chip provided with a reverse cover is provided in a required chip, and the reverse cover chip is subjected to a probe test at an appropriate time during the initial test and other tests to detect the displacement of the probe. Then, if there is a displacement, the probe position is corrected.

そうすれば、目視検査に頼ることなく、プローブの位置
ずれが検出され、且つ、所要チップのカバー絶縁膜の破
損もなくなる。
Then, the positional deviation of the probe is detected without relying on the visual inspection, and the cover insulating film of the required chip is not damaged.

[実施例] 以下、図面を参照して実施例によつて詳細に説明する。[Examples] Hereinafter, examples will be described in detail with reference to the drawings.

第1図は本発明にかかる逆カバーチツプの平面図を示し
ており、21はSiO2膜で被覆した絶縁パッド,22はアルミ
ニウム膜が露出している導電領域である。
FIG. 1 is a plan view of an inverse cover chip according to the present invention, in which 21 is an insulating pad covered with a SiO 2 film, and 22 is a conductive region where an aluminum film is exposed.

このような逆カバーチップを設けたウエハーの平面図を
第2図に示しており、本例はウエハーの中に4個の逆カ
バーチップ20が設けられており、その他は通常のチップ
10である。このような逆カバーチップ20は通常のチップ
10と同時に形成することができる。即ち、通常のチップ
10のアルミニウム膜と同時に被着して、逆カバーチップ
20は配線パターンを形成しないで、そのままアルミニウ
ム膜を全面に残存させる。次いで、SiO2膜からなるカバ
ー膜を通常のチップ10と同時に被着して、通常のチップ
10のパッド11を窓開けする際、逆カバーチップ20のSiO2
膜も同時にパターンニングする。
A plan view of a wafer provided with such reverse cover chips is shown in FIG. 2. In this example, four reverse cover chips 20 are provided in the wafer, and the other chips are ordinary chips.
Is 10. Such a reverse cover chip 20 is a normal chip
Can be formed at the same time as 10. That is, a normal chip
Reverse cover chip, deposited simultaneously with 10 aluminum films
In No. 20, the aluminum film is left as it is without forming a wiring pattern. Next, a cover film made of a SiO 2 film is attached at the same time as the normal chip 10
When opening the pad 11 of 10, the SiO 2 of the reverse cover chip 20
The film is also patterned at the same time.

かようにして形成さた逆カバーチップを複数個設けたウ
エハーの平面図を第2図に示している。これを、第3図
に示すようなプローブテストヘッドに取付けて、まず、
逆カバーチップ20にプローブを接触させる。この時、逆
カバーチップ20のアルミニウム膜が露出した導電領域22
はウエハー基板を介してステージと同電位にしておく。
それは全面にアルミニウム膜を被着する前の処理によつ
て、ウエハー基板とアルミニウム膜とを接触させておく
ことができる。
A plan view of a wafer provided with a plurality of reverse cover chips formed in this way is shown in FIG. Attach this to the probe test head as shown in FIG.
The probe is brought into contact with the reverse cover chip 20. At this time, the conductive region 22 where the aluminum film of the reverse cover chip 20 is exposed
Is kept at the same potential as the stage through the wafer substrate.
It is possible to keep the wafer substrate and the aluminum film in contact with each other by the treatment before depositing the aluminum film on the entire surface.

そうして、プローブを接触させた時、プローブの位置が
正常な場合は、そのパッドはすべて絶縁パッドであるか
ら、測定不能と出力される。そうすれば、通常のチップ
10の試験を開始する。他方、もしプローブの位置がずれ
ている場合は、そのパッドからステージと短絡している
と出力される。その時は、プローブの位置を再調整し
て、再びプローブを逆カバーチップ20に接触させて、位
置の可否を検知する。最近のプローブテスト装置は、測
定チップを任意に指定できるため、このようなチェック
は常に可能である。
Then, when the probe is brought into contact with the probe, if the position of the probe is normal, all the pads are insulating pads, so that it is output that the measurement is impossible. That way, the normal tip
Start 10 tests. On the other hand, if the position of the probe is misaligned, it is output from that pad as being short-circuited with the stage. At that time, the position of the probe is readjusted, and the probe is brought into contact with the reverse cover chip 20 again to detect the possibility of the position. Since the recent probe test apparatus can arbitrarily specify the measuring chip, such a check is always possible.

このようにして、1ウエハーをプローブテストする際、
所定のチップ数毎に逆カバーチップ20に接触させて、プ
ローブ位置を検知する。あるいは、最初に1ウエハーの
中の4つの逆カバーチップ20でプローブ位置を検知して
おく。あるいは、プローブの精度が若干悪くても良い場
合は、3〜4枚のウエハー毎に逆カバーチップ20で、プ
ローブ位置を検知する。
Thus, when performing a probe test on one wafer,
The probe position is detected by contacting the reverse cover chip 20 every predetermined number of chips. Alternatively, first, the probe positions are detected by the four reverse cover chips 20 in one wafer. Alternatively, when the accuracy of the probe may be a little poor, the reverse cover chip 20 detects the probe position for every 3 to 4 wafers.

また、逆に、プローブの精度が極めて高い場合は、通常
のチップ10のパッド11と同面積の逆カバーチップ20の絶
縁パッド21とせずに、絶縁パッド21の面積をパッド11の
面積より少し小さくしておく。例えば、縦横ともに10μ
m小さくした絶縁パッドを設ける。そうすれば、プロー
ブの位置精度を一層良くすることができる。
On the contrary, when the accuracy of the probe is extremely high, the area of the insulating pad 21 is slightly smaller than the area of the pad 11 instead of the insulating pad 21 of the reverse cover chip 20 having the same area as the pad 11 of the normal chip 10. I'll do it. For example, 10μ both vertically and horizontally
m Provide a smaller insulating pad. Then, the positional accuracy of the probe can be further improved.

このような、本発明にかかる試験方法によれば、従来の
ような目視検査によるプローブずれ検査(カバー絶縁膜
の破損や亀裂の検査)の必要がなくなり、試験の信頼性
は改善される。
According to such a test method of the present invention, there is no need for the conventional probe displacement inspection (inspection for damage or crack of the cover insulating film) by visual inspection, and the reliability of the test is improved.

[発明の効果] 従つて、上記の説明から明らかなように、本発明によれ
ばカバー絶縁膜の破損や亀裂の目視検査をなくすること
ができ、且つ、試験の信頼性や試験歩留を向上できる効
果の大きいものである。
[Effects of the Invention] Therefore, as is apparent from the above description, according to the present invention, it is possible to eliminate the visual inspection for damage or cracks in the cover insulating film, and to improve the reliability of the test and the test yield. It is a great effect that can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に関係ある逆カバーチップの平面図、 第2図は本発明にかかるウエハーの平面図、 第3図はプローブテストヘッドの概要断面図、 第4図は通常のチップの平面図である。 図において、 10は通常のチップ、11はパッド、 12はカバー絶縁膜、 13,14は絶縁膜下のアルミニウム配線や膜、 20は逆カバーチップ、21は絶縁パッド、 22は導電領域 を示している。 FIG. 1 is a plan view of a reverse cover chip relating to the present invention, FIG. 2 is a plan view of a wafer according to the present invention, FIG. 3 is a schematic sectional view of a probe test head, and FIG. 4 is a normal chip plane. It is a figure. In the figure, 10 is a normal chip, 11 is a pad, 12 is a cover insulating film, 13 and 14 are aluminum wirings and films under the insulating film, 20 is a reverse cover chip, 21 is an insulating pad, and 22 is a conductive area. There is.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ワイヤー接続用のパッドのみ露出させて、
他部分を絶縁膜でカバーした複数個のチップが、整列し
て設けられている半導体ウエハーの任意のチップ位置
に、パッドのみ絶縁膜でカバーして、他部分を露出させ
た1個または複数個の逆カバーチップを設け、前記半導
体ウエハーのプローブテストの際に、該逆カバーチップ
にプローブを接触させて、プローブの位置ずれを検出す
るようにしたことを特徴とする半導体装置の試験方法。
1. Exposing only a pad for wire connection,
One or a plurality of chips in which other parts are covered with an insulating film, and only the pads are covered with the insulating film to expose other parts at a desired chip position of a semiconductor wafer arranged in an array. The reverse cover chip is provided, and the probe is brought into contact with the reverse cover chip in the probe test of the semiconductor wafer to detect the displacement of the probe, and the semiconductor device testing method.
JP60207473A 1985-09-18 1985-09-18 Semiconductor device testing method Expired - Lifetime JPH0638439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60207473A JPH0638439B2 (en) 1985-09-18 1985-09-18 Semiconductor device testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60207473A JPH0638439B2 (en) 1985-09-18 1985-09-18 Semiconductor device testing method

Publications (2)

Publication Number Publication Date
JPS6265434A JPS6265434A (en) 1987-03-24
JPH0638439B2 true JPH0638439B2 (en) 1994-05-18

Family

ID=16540337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60207473A Expired - Lifetime JPH0638439B2 (en) 1985-09-18 1985-09-18 Semiconductor device testing method

Country Status (1)

Country Link
JP (1) JPH0638439B2 (en)

Also Published As

Publication number Publication date
JPS6265434A (en) 1987-03-24

Similar Documents

Publication Publication Date Title
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US8241926B2 (en) Semiconductor integrated circuit test method
JPH07115113A (en) Semiconductor wafer testing device and testing method
JPH0567652A (en) Probing deivce
JP3151203B2 (en) Integrated circuit self-inspection equipment
JPH06168991A (en) Inspecting method for multi-probing semiconductor
JPH02211648A (en) Semiconductor device
US5616931A (en) Semiconductor device
JPH0685019A (en) Semiconductor wafer and semiconductor wafer inspection method
JPH0638439B2 (en) Semiconductor device testing method
JPS62261139A (en) Semiconductor device
JPH08330368A (en) Semiconductor circuit device group and probe test method thereof
JPH06151535A (en) Semiconductor wafer and its testing method
US7102371B1 (en) Bilevel probe
JP2001110858A (en) Semiconductor device, method of manufacturing the same, and burn-in device
JPS6222448A (en) Wafer to which ic is formed
JP3124983B2 (en) Electric circuit inspection equipment
JPH02184043A (en) Manufacture of semiconductor device
JPH05206383A (en) Semiconductor wafer and method for inspecting the same
JP3853989B2 (en) Manufacturing method of semiconductor device
JPH08306747A (en) Semiconductor device inspection method and probe card used for the inspection
JPH0637157A (en) Semiconductor wafer and inspecting method therefor
JPH11121553A (en) Probe card for wafer type measurement inspection and method of inspecting semiconductor device using probe card
JPH0314250A (en) Semiconductor device
JP3261723B2 (en) Semiconductor wafer pellet inspection method