JPH0638439B2 - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPH0638439B2 JPH0638439B2 JP60207473A JP20747385A JPH0638439B2 JP H0638439 B2 JPH0638439 B2 JP H0638439B2 JP 60207473 A JP60207473 A JP 60207473A JP 20747385 A JP20747385 A JP 20747385A JP H0638439 B2 JPH0638439 B2 JP H0638439B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- chip
- test
- pad
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 [概要] パッドのみ露出させて、他を絶縁膜で被覆したチップの
中に、パッドのみ絶縁膜で被覆して、他を露出させた逆
カバーチップを設け、この逆カバーチップによつてプロ
ーブの位置ずれを検出するようにした試験方法である。
中に、パッドのみ絶縁膜で被覆して、他を露出させた逆
カバーチップを設け、この逆カバーチップによつてプロ
ーブの位置ずれを検出するようにした試験方法である。
[産業上の利用分野] 本発明は半導体装置の試験方法のうち、プローブテスト
方法に関する。
方法に関する。
従来、ICなどの半導体装置は、半導体ウエハー上に多
数の素子が形成され、これを個々のチップに分割する前
に、プローブ(探針)を接触させて、それらの素子の電
気的特性の良否を判別しており、これをウエハーのプロ
ーブテストと呼んでいる。
数の素子が形成され、これを個々のチップに分割する前
に、プローブ(探針)を接触させて、それらの素子の電
気的特性の良否を判別しており、これをウエハーのプロ
ーブテストと呼んでいる。
これは、ウエハー状態で予めプローブテストを行なつて
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからで、このようなプロー
ブテストを経ると、半導体製品は殆ど100%に近い収率
が得られる。
おけば、不良チップをパッケージに組み込む工数とパッ
ケージ等の材料が節約されるからで、このようなプロー
ブテストを経ると、半導体製品は殆ど100%に近い収率
が得られる。
そのため、プローブテストは極めて重要な工程となつて
いるが、その際に、ICの品質が害されないように十分
に注意して試験されなければならない。
いるが、その際に、ICの品質が害されないように十分
に注意して試験されなければならない。
[従来の技術] 第3図はプローブテストのヘッド部の概要断面図を示し
ており、1はウエハー,2はプローブカード,3は可動
ステージ,4は付属部品を含むテストステーションであ
る。プローブカード2には多数のプローブ(数十本ない
し百数十本のプローブ)が設けてあり、このプローブカ
ード2はICの品種によつて取り替えされる。そのプロ
ーブカードの交換時、テストステーション4はアームに
よつて持ち上げられる。また、ウエハーは自動的に可動
ステージ3と共に移動して、順次にチップが試験される
が、その時、上方から顕微鏡(図示せず)で監視できる
ように、空洞がテストステーション4の中央部に設けら
れている。
ており、1はウエハー,2はプローブカード,3は可動
ステージ,4は付属部品を含むテストステーションであ
る。プローブカード2には多数のプローブ(数十本ない
し百数十本のプローブ)が設けてあり、このプローブカ
ード2はICの品種によつて取り替えされる。そのプロ
ーブカードの交換時、テストステーション4はアームに
よつて持ち上げられる。また、ウエハーは自動的に可動
ステージ3と共に移動して、順次にチップが試験される
が、その時、上方から顕微鏡(図示せず)で監視できる
ように、空洞がテストステーション4の中央部に設けら
れている。
次に、第4図はテストウエハー中の1個のチップ(通常
のチップ)の平面図を示しており、同図(a)はチップ10
全体の平面図で、11はボンディングワイヤーを接続する
ワイヤー接続用のアルミニウム(A1)パッド,12は二酸化
シリコン(SiO2)膜からなるカバー絶縁膜(被覆絶縁膜)
である。同図は僅かに十六個のパッド11しか図示してい
ないが、実際には数十本ないし百数十本のプローブ本数
に対応する数10〜数100個のパッドが設けられている。
のチップ)の平面図を示しており、同図(a)はチップ10
全体の平面図で、11はボンディングワイヤーを接続する
ワイヤー接続用のアルミニウム(A1)パッド,12は二酸化
シリコン(SiO2)膜からなるカバー絶縁膜(被覆絶縁膜)
である。同図は僅かに十六個のパッド11しか図示してい
ないが、実際には数十本ないし百数十本のプローブ本数
に対応する数10〜数100個のパッドが設けられている。
第4図(b)はチップ内の1つのパッド11部分の平面図を
示しており、SiO2膜12の下にはパッド11に接続するアル
ミニウム配線13が設けられている。また、パッド11の部
分はパッド周囲に広くアルミニウム膜14がパターンニン
グされており、その周囲部分のアルミニウム膜をSiO2膜
12が被覆している状態である。尚、このようなパッドの
大きさは、例えば100μm角程度のものになる。
示しており、SiO2膜12の下にはパッド11に接続するアル
ミニウム配線13が設けられている。また、パッド11の部
分はパッド周囲に広くアルミニウム膜14がパターンニン
グされており、その周囲部分のアルミニウム膜をSiO2膜
12が被覆している状態である。尚、このようなパッドの
大きさは、例えば100μm角程度のものになる。
かくして、このようなチップが多数設けられたテストウ
エハーが可動ステージによつて高速に送られて、次々に
チップが試験される。
エハーが可動ステージによつて高速に送られて、次々に
チップが試験される。
[発明が解決しようとする問題点] ところが、このようなプローブテストにおいて、プロー
ブの接触位置がずれて、カバー絶縁膜に触れてこれを破
損し、更に、下層のパッド周囲のアルミニウム膜に接触
した状態で試験がおこなわれると、なんら支障なくテス
トが完了する。しかし、接触したカバー絶縁膜は破損し
て、そこから亀裂が走つてカバー膜としての役目が果た
せなくなる。この破損は空中の不純物イオンがウエハー
内部に入り、ウエハーを汚染して、ICの品質や信頼
性、あるいは歩留の低下を来たし、極めて影響の大きい
ものである。
ブの接触位置がずれて、カバー絶縁膜に触れてこれを破
損し、更に、下層のパッド周囲のアルミニウム膜に接触
した状態で試験がおこなわれると、なんら支障なくテス
トが完了する。しかし、接触したカバー絶縁膜は破損し
て、そこから亀裂が走つてカバー膜としての役目が果た
せなくなる。この破損は空中の不純物イオンがウエハー
内部に入り、ウエハーを汚染して、ICの品質や信頼
性、あるいは歩留の低下を来たし、極めて影響の大きい
ものである。
従つて、現在、目視検査によつてカバー絶縁膜の破損や
亀裂を検出しているが、それでは、多くの工数と時間と
を要し、且つ、カバー絶縁膜が破損されたウエハーを除
去して、歩留を低下させることになる。
亀裂を検出しているが、それでは、多くの工数と時間と
を要し、且つ、カバー絶縁膜が破損されたウエハーを除
去して、歩留を低下させることになる。
本発明は、このような欠点を除去した試験方法を提案す
るものである。
るものである。
[問題点を解決するための手段] その目的は、ワイヤー接続用のパッドのみ露出させて、
他部分を絶縁膜でカバーした複数個のチップが、整列し
て設けられている半導体ウエハーの任意のチップ位置
に、パッドのみ絶縁膜でカバーして、他部分を露出させ
た1個または複数個の逆カバーチップを設け、前記半導
体ウエハーのプローブテストの際に、該逆カバーチップ
にプローブを接触させて、プローブの位置ずれを検出す
るようにした半導体装置の試験方法によつて達成され
る。
他部分を絶縁膜でカバーした複数個のチップが、整列し
て設けられている半導体ウエハーの任意のチップ位置
に、パッドのみ絶縁膜でカバーして、他部分を露出させ
た1個または複数個の逆カバーチップを設け、前記半導
体ウエハーのプローブテストの際に、該逆カバーチップ
にプローブを接触させて、プローブの位置ずれを検出す
るようにした半導体装置の試験方法によつて達成され
る。
[作用] 即ち、所要チップの中に、逆カバーを設けたチップを設
け、この逆カバーチップをテスト初期やその他の試験中
の適時にプローブテストして、プローブの位置ずれを検
出する。そして、位置ずれのある場合、プローブ位置を
修正する。
け、この逆カバーチップをテスト初期やその他の試験中
の適時にプローブテストして、プローブの位置ずれを検
出する。そして、位置ずれのある場合、プローブ位置を
修正する。
そうすれば、目視検査に頼ることなく、プローブの位置
ずれが検出され、且つ、所要チップのカバー絶縁膜の破
損もなくなる。
ずれが検出され、且つ、所要チップのカバー絶縁膜の破
損もなくなる。
[実施例] 以下、図面を参照して実施例によつて詳細に説明する。
第1図は本発明にかかる逆カバーチツプの平面図を示し
ており、21はSiO2膜で被覆した絶縁パッド,22はアルミ
ニウム膜が露出している導電領域である。
ており、21はSiO2膜で被覆した絶縁パッド,22はアルミ
ニウム膜が露出している導電領域である。
このような逆カバーチップを設けたウエハーの平面図を
第2図に示しており、本例はウエハーの中に4個の逆カ
バーチップ20が設けられており、その他は通常のチップ
10である。このような逆カバーチップ20は通常のチップ
10と同時に形成することができる。即ち、通常のチップ
10のアルミニウム膜と同時に被着して、逆カバーチップ
20は配線パターンを形成しないで、そのままアルミニウ
ム膜を全面に残存させる。次いで、SiO2膜からなるカバ
ー膜を通常のチップ10と同時に被着して、通常のチップ
10のパッド11を窓開けする際、逆カバーチップ20のSiO2
膜も同時にパターンニングする。
第2図に示しており、本例はウエハーの中に4個の逆カ
バーチップ20が設けられており、その他は通常のチップ
10である。このような逆カバーチップ20は通常のチップ
10と同時に形成することができる。即ち、通常のチップ
10のアルミニウム膜と同時に被着して、逆カバーチップ
20は配線パターンを形成しないで、そのままアルミニウ
ム膜を全面に残存させる。次いで、SiO2膜からなるカバ
ー膜を通常のチップ10と同時に被着して、通常のチップ
10のパッド11を窓開けする際、逆カバーチップ20のSiO2
膜も同時にパターンニングする。
かようにして形成さた逆カバーチップを複数個設けたウ
エハーの平面図を第2図に示している。これを、第3図
に示すようなプローブテストヘッドに取付けて、まず、
逆カバーチップ20にプローブを接触させる。この時、逆
カバーチップ20のアルミニウム膜が露出した導電領域22
はウエハー基板を介してステージと同電位にしておく。
それは全面にアルミニウム膜を被着する前の処理によつ
て、ウエハー基板とアルミニウム膜とを接触させておく
ことができる。
エハーの平面図を第2図に示している。これを、第3図
に示すようなプローブテストヘッドに取付けて、まず、
逆カバーチップ20にプローブを接触させる。この時、逆
カバーチップ20のアルミニウム膜が露出した導電領域22
はウエハー基板を介してステージと同電位にしておく。
それは全面にアルミニウム膜を被着する前の処理によつ
て、ウエハー基板とアルミニウム膜とを接触させておく
ことができる。
そうして、プローブを接触させた時、プローブの位置が
正常な場合は、そのパッドはすべて絶縁パッドであるか
ら、測定不能と出力される。そうすれば、通常のチップ
10の試験を開始する。他方、もしプローブの位置がずれ
ている場合は、そのパッドからステージと短絡している
と出力される。その時は、プローブの位置を再調整し
て、再びプローブを逆カバーチップ20に接触させて、位
置の可否を検知する。最近のプローブテスト装置は、測
定チップを任意に指定できるため、このようなチェック
は常に可能である。
正常な場合は、そのパッドはすべて絶縁パッドであるか
ら、測定不能と出力される。そうすれば、通常のチップ
10の試験を開始する。他方、もしプローブの位置がずれ
ている場合は、そのパッドからステージと短絡している
と出力される。その時は、プローブの位置を再調整し
て、再びプローブを逆カバーチップ20に接触させて、位
置の可否を検知する。最近のプローブテスト装置は、測
定チップを任意に指定できるため、このようなチェック
は常に可能である。
このようにして、1ウエハーをプローブテストする際、
所定のチップ数毎に逆カバーチップ20に接触させて、プ
ローブ位置を検知する。あるいは、最初に1ウエハーの
中の4つの逆カバーチップ20でプローブ位置を検知して
おく。あるいは、プローブの精度が若干悪くても良い場
合は、3〜4枚のウエハー毎に逆カバーチップ20で、プ
ローブ位置を検知する。
所定のチップ数毎に逆カバーチップ20に接触させて、プ
ローブ位置を検知する。あるいは、最初に1ウエハーの
中の4つの逆カバーチップ20でプローブ位置を検知して
おく。あるいは、プローブの精度が若干悪くても良い場
合は、3〜4枚のウエハー毎に逆カバーチップ20で、プ
ローブ位置を検知する。
また、逆に、プローブの精度が極めて高い場合は、通常
のチップ10のパッド11と同面積の逆カバーチップ20の絶
縁パッド21とせずに、絶縁パッド21の面積をパッド11の
面積より少し小さくしておく。例えば、縦横ともに10μ
m小さくした絶縁パッドを設ける。そうすれば、プロー
ブの位置精度を一層良くすることができる。
のチップ10のパッド11と同面積の逆カバーチップ20の絶
縁パッド21とせずに、絶縁パッド21の面積をパッド11の
面積より少し小さくしておく。例えば、縦横ともに10μ
m小さくした絶縁パッドを設ける。そうすれば、プロー
ブの位置精度を一層良くすることができる。
このような、本発明にかかる試験方法によれば、従来の
ような目視検査によるプローブずれ検査(カバー絶縁膜
の破損や亀裂の検査)の必要がなくなり、試験の信頼性
は改善される。
ような目視検査によるプローブずれ検査(カバー絶縁膜
の破損や亀裂の検査)の必要がなくなり、試験の信頼性
は改善される。
[発明の効果] 従つて、上記の説明から明らかなように、本発明によれ
ばカバー絶縁膜の破損や亀裂の目視検査をなくすること
ができ、且つ、試験の信頼性や試験歩留を向上できる効
果の大きいものである。
ばカバー絶縁膜の破損や亀裂の目視検査をなくすること
ができ、且つ、試験の信頼性や試験歩留を向上できる効
果の大きいものである。
第1図は本発明に関係ある逆カバーチップの平面図、 第2図は本発明にかかるウエハーの平面図、 第3図はプローブテストヘッドの概要断面図、 第4図は通常のチップの平面図である。 図において、 10は通常のチップ、11はパッド、 12はカバー絶縁膜、 13,14は絶縁膜下のアルミニウム配線や膜、 20は逆カバーチップ、21は絶縁パッド、 22は導電領域 を示している。
Claims (1)
- 【請求項1】ワイヤー接続用のパッドのみ露出させて、
他部分を絶縁膜でカバーした複数個のチップが、整列し
て設けられている半導体ウエハーの任意のチップ位置
に、パッドのみ絶縁膜でカバーして、他部分を露出させ
た1個または複数個の逆カバーチップを設け、前記半導
体ウエハーのプローブテストの際に、該逆カバーチップ
にプローブを接触させて、プローブの位置ずれを検出す
るようにしたことを特徴とする半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207473A JPH0638439B2 (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207473A JPH0638439B2 (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6265434A JPS6265434A (ja) | 1987-03-24 |
| JPH0638439B2 true JPH0638439B2 (ja) | 1994-05-18 |
Family
ID=16540337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60207473A Expired - Lifetime JPH0638439B2 (ja) | 1985-09-18 | 1985-09-18 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638439B2 (ja) |
-
1985
- 1985-09-18 JP JP60207473A patent/JPH0638439B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6265434A (ja) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5123850A (en) | Non-destructive burn-in test socket for integrated circuit die | |
| US8241926B2 (en) | Semiconductor integrated circuit test method | |
| JPH07115113A (ja) | 半導体ウエハの試験装置および試験方法 | |
| JPH0567652A (ja) | プローブ装置 | |
| JP3151203B2 (ja) | 集積回路の自己検査装置 | |
| JPH06168991A (ja) | マルチプロービング半導体検査方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| US5616931A (en) | Semiconductor device | |
| JPH0685019A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH0638439B2 (ja) | 半導体装置の試験方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPH06151535A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| US7102371B1 (en) | Bilevel probe | |
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JPS6222448A (ja) | Icの形成されたウエ−ハ | |
| JP3124983B2 (ja) | 電気回路検査装置 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP3853989B2 (ja) | 半導体装置の製造方法 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JPH0637157A (ja) | 半導体ウエハ及び半導体ウエハの検査方法 | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JPH0314250A (ja) | 半導体装置 | |
| JP3261723B2 (ja) | 半導体ウェーハのペレット検査方法 |