JPH0638492B2 - Field effect transistor - Google Patents

Field effect transistor

Info

Publication number
JPH0638492B2
JPH0638492B2 JP61158545A JP15854586A JPH0638492B2 JP H0638492 B2 JPH0638492 B2 JP H0638492B2 JP 61158545 A JP61158545 A JP 61158545A JP 15854586 A JP15854586 A JP 15854586A JP H0638492 B2 JPH0638492 B2 JP H0638492B2
Authority
JP
Japan
Prior art keywords
conjugated polymer
effect transistor
film
field effect
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61158545A
Other languages
Japanese (ja)
Other versions
JPS6314472A (en
Inventor
裕至 肥塚
顯 津村
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61158545A priority Critical patent/JPH0638492B2/en
Priority to US07/067,126 priority patent/US5107308A/en
Publication of JPS6314472A publication Critical patent/JPS6314472A/en
Publication of JPH0638492B2 publication Critical patent/JPH0638492B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ(以下、FET素子と略称する)に関するものであ
る。
TECHNICAL FIELD The present invention relates to a field effect transistor (hereinafter abbreviated as FET element) using an organic semiconductor.

〔従来の技術〕[Conventional technology]

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では1.5 〜4eVの範囲にある。このために
多くのπ−共役系高分子は、それ自身では絶縁体であ
る。しかし、化学的方法,電気化学的方法,物理的方法
等によって価電子帯から電子を抜き去ったり(酸化)、
または、伝導帯に電子を注入(還元)すること(以下、
ドーピングという)によって電荷を運ぶキャリヤー(担
体)が生じるものと簡単には説明されている。この結
果、ドーピングの量を制御することによって、電導度は
絶縁体領域から金属領域の幅広い範囲にわたって変える
ことが可能である。ドーピングが酸化反応の時に得られ
る高分子はp型、還元反応の場合にはn型になる。これ
は無機半導体における不純物添加の場合に似ている。こ
のためにπ−共役系高分子を半導体材料として用いた半
導体素子を作製することができる。
A π-conjugated polymer has a chemical structure consisting of conjugated double bonds and conjugated triple bonds, and is a band composed of a valence band and a conduction band formed by overlapping π-electron orbitals and a forbidden band separating them. It is believed to have a structure. The band gap depends on the material, but is in the range of 1.5 to 4 eV for most π-conjugated polymers. For this reason, many π-conjugated polymers are insulators by themselves. However, it is possible to remove electrons from the valence band (oxidation) by chemical methods, electrochemical methods, physical methods, etc.
Alternatively, injecting (reducing) electrons into the conduction band (hereinafter,
It is briefly described that a carrier carrying an electric charge is generated by (called doping). As a result, the conductivity can be varied over a wide range from the insulator region to the metal region by controlling the amount of doping. The polymer obtained when the doping reaction is an oxidation reaction is p-type, and when the doping reaction is a reduction reaction, it is n-type. This is similar to the case of adding impurities in an inorganic semiconductor. Therefore, a semiconductor element using a π-conjugated polymer as a semiconductor material can be manufactured.

具体的には、ポリアセチレンを用いたショットキー型接
合素子(ジャーナル オブ アプライド フィジックス
( J. Appl. Phys.)52巻,869頁,1981 年,特開昭56-14
7486 号等)、ポリピロール系共役系高分子を用いたシ
ョットキー型接合素子(特開昭59-63760号等)が知られ
ている。また、無機半導体であるn−CdSとp型ポリ
アセチレンとを組み合わせたヘテロ接合素子が報告され
ている( J. Appl. Phys. 51巻,4252 頁,1980 年)。π
−共役系高分子同志を組み合わせた接合素子としては、
p型およびn型ポリアセチレンを用いたpnホモ接合素
子が知られている(アプライド フィジクス レターズ
( Appl. Phys. Lett.)33巻,18 頁,1978 年)。ま
た、ポリアセチレンとポリ(N−メチルピロール)から
なるヘテロ接合素子が報告されている( J. Appl. Phy
s. 58巻,12791985年)。
Specifically, a Schottky junction device using polyacetylene (Journal of Applied Phys. 52, 869, 1981, JP-A-56-14)
7486), and Schottky type junction devices using polypyrrole-based conjugated polymers (JP-A-59-63760, etc.) are known. Further, a heterojunction device in which n-CdS which is an inorganic semiconductor and p-type polyacetylene are combined has been reported (J. Appl. Phys. 51, 4252, 1980). π
-As a joining element that combines conjugated polymers,
A pn homojunction device using p-type and n-type polyacetylene is known (Appl. Phys. Lett. 33:18, 1978). In addition, a heterojunction device composed of polyacetylene and poly (N-methylpyrrole) has been reported (J. Appl. Phy
s. 58, 1279 1985).

一方、π−共役系高分子を半導体層として用いたFET
素子としてはポリアセチレン( J. Appl. 54巻,3255
頁,1983 年)およびポリ(N−メチルピロール)(ポリ
マー プリプリンツ ジャパン( Polymer Preprints,
Japan),34 巻、4号, 917頁,1985 年)を用いたもの
が知られている。
On the other hand, an FET using a π-conjugated polymer as a semiconductor layer
As an element, polyacetylene (J. Appl. 54, 3255
Page, 1983) and poly (N-methylpyrrole) (Polymer Preprints Japan
Japan), Vol. 34, No. 4, 917, 1985).

第2図は、従来のポリアセチレンを用いたFET素子の
断面図である。
FIG. 2 is a cross-sectional view of a conventional FET device using polyacetylene.

図において、1は基板となるガラス、2はゲート電極と
なるアルミニウム膜、3は絶縁膜となるポリシロキサン
膜、4は半導体層として働くポリアセチレン膜、5およ
び6はそれぞれソース電極とドレイン電極となる金膜で
ある。
In the figure, 1 is glass serving as a substrate, 2 is an aluminum film serving as a gate electrode, 3 is a polysiloxane film serving as an insulating film, 4 is a polyacetylene film serving as a semiconductor layer, and 5 and 6 are source and drain electrodes, respectively. It is a gold film.

次に動作について説明する。ソース電極5とドレイン電
極6の間に電圧をかけるとポリアセチレン膜4を通して
ソース電極5とドレイン電極6間に電流が流れる。この
とき、ガラス基板1上に設けられかつ絶縁膜3によりポ
リアセチレン膜4と隔てられたゲート電極2に電圧を印
加すると電界効果によってポリアセチレン膜4の電導度
を変えることができ、したがってソース・ドレイン間の
電流を制御することができる。これは絶縁膜3に近接す
るポリアセチレン膜4内の空乏層の幅がゲート電極2に
印加する電圧によって変化し実効的なホール(正孔)の
チャネル断面積が変化するためと考えられている。しか
し、このFET素子では、素子特性上の問題よりも、ポ
リアセチレン自身が空気中で酸素および水分によって急
激に劣化するために、素子自身の安定性が極めて乏しい
のが実状である。
Next, the operation will be described. When a voltage is applied between the source electrode 5 and the drain electrode 6, a current flows between the source electrode 5 and the drain electrode 6 through the polyacetylene film 4. At this time, if a voltage is applied to the gate electrode 2 provided on the glass substrate 1 and separated from the polyacetylene film 4 by the insulating film 3, the electric conductivity of the polyacetylene film 4 can be changed by the electric field effect, and therefore the source-drain can be changed. Current can be controlled. It is considered that this is because the width of the depletion layer in the polyacetylene film 4 adjacent to the insulating film 3 changes depending on the voltage applied to the gate electrode 2 and the effective channel cross-sectional area of holes changes. However, in this FET device, the stability of the device itself is extremely poor because the polyacetylene itself is rapidly deteriorated by oxygen and moisture in the air rather than the problem of device characteristics.

第3図は、ポリ(N−メチルピロール)を半導体層とす
るFET素子の断面図を示す。図において、3は絶縁膜
となる酸化シリコン、4は半導体層として働くポリ(N
−メチルピロール)膜、5および6は、それぞれソース
電極とドレイン電極となる金膜、7は基板兼ゲート電極
となる。p型シリコンである。この場合においても半導
体層4を通してソース電極5とドレイン電極6の間に流
れる電流(電導度)をゲート電極に印加する電圧で制御
できる。
FIG. 3 shows a cross-sectional view of an FET element having poly (N-methylpyrrole) as a semiconductor layer. In the figure, 3 is silicon oxide which serves as an insulating film, and 4 is poly (N) which functions as a semiconductor layer.
-Methylpyrrole) films 5 and 6 are gold films serving as a source electrode and a drain electrode, respectively, and 7 is a substrate / gate electrode. It is p-type silicon. Also in this case, the current (electric conductivity) flowing between the source electrode 5 and the drain electrode 6 through the semiconductor layer 4 can be controlled by the voltage applied to the gate electrode.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしながら、これらポリアセチレンやポリ(N−メチ
ルピロール)等のπ−共役系高分子膜をFET素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によって、それ程大きく
変えることはできず、実用上の観点から、特性の改善が
求められていた。
However, in the case where the π-conjugated polymer film such as polyacetylene or poly (N-methylpyrrole) is used only for the semiconductor layer of the FET element, the conductivity between the source and the drain is changed depending on the voltage applied from the gate. It cannot be changed greatly, and from the practical point of view, improvement of characteristics has been demanded.

この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、更に、ソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるFET素子を得ることを目的とする。
The present invention has been made in order to solve the above problems, and obtains an FET element that operates stably and can greatly change the conductivity between the source and drain by the voltage applied from the gate. The purpose is to

〔問題点を解決するための手段〕 この発明に係るFET素子は、ソースを第1のπ−共役
系高分子膜で、ドレインを第1のπ−共役系高分子膜と
同じか、または異なる第2のπ−共役系高分子膜で組成
し、更に電流通路である半導体層を第1及び第2のπ−
共役系高分子膜とは異なる第3のπ−共役系高分子膜で
組成させたものである。
[Means for Solving the Problems] In the FET element according to the present invention, the source is the first π-conjugated polymer film and the drain is the same as or different from the first π-conjugated polymer film. It is composed of a second π-conjugated polymer film, and a semiconductor layer which is a current path is further provided with first and second π-conjugated polymer films.
It is composed of a third π-conjugated polymer film different from the conjugated polymer film.

〔作用〕[Action]

この発明においては、FET素子におけるソース,ドレ
インおよび電流通路である半導体層にπ−共役系高分子
を使用することによって、従来のπ−共役系高分子を電
流通路である半導体層にだけ使用した場合に比べ、FE
T素子を従来素子よりも著しく優れた特性で動作させる
ことができる。
In the present invention, the conventional π-conjugated polymer is used only in the semiconductor layer which is the current passage by using the π-conjugated polymer in the semiconductor layer which is the source, drain and current passage in the FET device. FE compared to the case
It is possible to operate the T element with significantly superior characteristics to the conventional element.

〔実施例〕〔Example〕

第1図にこの発明のFET素子の構成の一例を示す。図
中、1は基板であり、2は基板1上に設けられたゲート
電極として働く金属膜、3は絶縁膜、4は半導体層とし
て働くπ−共役系高分子膜、10および11は、それぞ
れソースとドレインとして作用するπ−共役系高分子
膜、8および9はそれぞれソースとドレインのリード線
として働く金属膜である。
FIG. 1 shows an example of the structure of the FET element of the present invention. In the figure, 1 is a substrate, 2 is a metal film provided as a gate electrode on the substrate 1, 3 is an insulating film, 4 is a π-conjugated polymer film that serves as a semiconductor layer, and 10 and 11 are respectively A π-conjugated polymer film acting as a source and a drain, and 8 and 9 are metal films acting as lead wires of the source and the drain, respectively.

ここでこの発明に用いる材料としては以下に述べるもの
がある。
Here, the materials used in the present invention are as follows.

基板1は絶縁性の材料であればいずれも使用可能であ
り、具体的には、ガラス,アルミナ焼結体やポリイミド
フィルム,ポリエステルフィルムなどの各種絶縁性プラ
スチック等が使用可能である。ゲート電極として働く金
属膜2およびソースとドレインからのリード線として働
く金属膜8,9としては金,白金,クロム,パラジウ
ム,アルミニウム,インジウムなどの金属や、錫酸化
物,酸化インジウム,インジウム・錫酸化物(ITO)
等を用いるのが一般的であるが、勿論これらの材料に限
られる訳ではなく、また、これらの材料を2種以上用い
ても差し支えない。ここで金属膜を設ける方法として
は、蒸着,スパッタリング,めっき,CVD成長等の方
法がある。
Any material can be used for the substrate 1 as long as it is an insulating material, and specifically, various insulating plastics such as glass, an alumina sintered body, a polyimide film, and a polyester film can be used. The metal film 2 that functions as a gate electrode and the metal films 8 and 9 that function as lead wires from the source and drain include metals such as gold, platinum, chromium, palladium, aluminum and indium, tin oxide, indium oxide, indium tin. Oxide (ITO)
Etc. are generally used, but the materials are not limited to these materials, and two or more kinds of these materials may be used. Here, as the method of providing the metal film, there are methods such as vapor deposition, sputtering, plating, and CVD growth.

また上記金属膜8,9は一般的にはそれぞれπ−共役系
高分子膜10,11とオーミック接触となるものが実用
上好ましい。
In general, it is practically preferable that the metal films 8 and 9 are in ohmic contact with the π-conjugated polymer films 10 and 11, respectively.

第1図に示すこの発明のFET素子においては、p型シ
リコンやn型シリコンをゲート電極2と基板1を兼ねて
用いることができる。この場合には、基板1を省略する
ことができる。また、この場合にはp型シリコンやn型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用好ましい。更
に、ゲート電極として導電性の有機系高分子を用いても
差し支えない。また使用目的に応じゲート電極2と基板
1を兼ね、ステンレス板,銅板等の金属板を用いること
も可能である。
In the FET element of the present invention shown in FIG. 1, p-type silicon or n-type silicon can be used as both the gate electrode 2 and the substrate 1. In this case, the substrate 1 can be omitted. Further, in this case, the volume resistivity of p-type silicon or n-type silicon is π− used as the semiconductor layer.
It is practically preferable that the size is smaller than that of the conjugated polymer. Furthermore, a conductive organic polymer may be used as the gate electrode. It is also possible to use a metal plate such as a stainless steel plate or a copper plate, which doubles as the gate electrode 2 and the substrate 1, depending on the purpose of use.

また絶縁膜3としては絶縁性のものであれば、無機,有
機のいずれの材料でも使用可能であり、一般的には酸化
シリコン(SiO),窒化シリコン,酸化アルミニウ
ム,ポリエチレン,ポリビニルカルバゾール,ポリフェ
ニレンスルフィド,ポリパラキシレンなどが用いられ
る。これら絶縁膜の作製方法としてはCVD法,プラズ
マCVD法,蒸着法,スピンコーティング法,クラスタ
ーイオンビーム蒸着法等があるがいずれも使用可能であ
る。更に、LB単分子累積法も用いることができる。ま
た、p型シリコンやn型シリコンをゲート電極2と基板
1を兼ねて用いる場合には、絶縁膜3としてはシリコン
の熱酸化法等によって得られる酸化シリコン膜が好んで
用いられる。
The insulating film 3 can be made of any inorganic or organic material as long as it is insulative. In general, silicon oxide (SiO 2 ), silicon nitride, aluminum oxide, polyethylene, polyvinylcarbazole, polyphenylene. Sulfide, polyparaxylene, etc. are used. As a method for forming these insulating films, there are a CVD method, a plasma CVD method, a vapor deposition method, a spin coating method, a cluster ion beam vapor deposition method and the like, and any method can be used. Furthermore, the LB single molecule accumulation method can also be used. When p-type silicon or n-type silicon is used as the gate electrode 2 and the substrate 1, a silicon oxide film obtained by a thermal oxidation method of silicon or the like is preferably used as the insulating film 3.

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的には,ポリ
ピロール,ポリ(N−置換ピロール),ポリ(3,4−
二置換ピロール),ポリ(3−置換ピロール),ポリチ
オフェン,ポリ(3−置換チオフェン),ポリ(3,4
−二置換チオフェン),ポリアニリン,ポリアズレン,
ポリピレン,ポリカルバゾール,ポリ(N−置換カルバ
ゾール),ポリセレノフェン,ポリフラン,ポリベンゾ
チオフェン,ポリ(フェニレンビニレン),ポリベンゾ
フラン,ポリ(パラフェニレン),ポリインドール,ポ
リイソチオナフテン,ポリピリダジン,ポリジアセチレ
ン類,グラファイト高分子類等が挙げられるが、勿論こ
れらに限定されるものではない。しかし、FETの特
性,成膜性および合成の容易さから複素五員環を有する
π−共役系高分子が好んで用いられるが、その中でも一
般式 (ただし、XはSおよびO原子の内の一種、Rおよび
は−H,−CH,−OCH,−Cおよび
−OC基の内の一種、nは整数である)で示され
るもの、および一般式 (ただし、RおよびRは−H,−CH,−OCH
,−Cおよび−OC基の内の一種、R
は−H,−CH,−C,−Cおよび 基の内の一種、nは整数である。)で示されるものが特
に好まれ、更にポリチオフェン,ポリ(3−メチルチオ
フェン),ポリピロールおよびポリ(N−メチルピロー
ル)が実用上の観点から多用される。これらπ−共役系
高分子膜の作製方法としては、通常の高分子合成法で得
られるπ−共役系高分子を、スピンコーティング,蒸着
法,ディッピング法等で設けるものや、あらかじめ触媒
を塗布したところにモノマーガスを導入して得る方法や
CVD法,光CVD法、更に化学酸化重合法や電気化学
的重合法等があるが、勿論これらに限られるものではな
い。又、モノマーを水またはグリセリン等のサブフェイ
ズ上に展開させて単分子膜や累積膜とし、基板上に堆積
させるLB法を用いることもできる。この時には、基板
上に堆積させる前に重合させる方法や、堆積後重合させ
る方法によりπ−共役系高分子膜を得ることができる。
しかし、成膜性,作製の容易さ等の観点から電気化学的
重合法が好んで用いられる。
The π-conjugated polymer used in the present invention can be any π-conjugated polymer, and specifically, polypyrrole, poly (N-substituted pyrrole), poly (3,4-
Disubstituted pyrrole), poly (3-substituted pyrrole), polythiophene, poly (3-substituted thiophene), poly (3,4)
-Disubstituted thiophene), polyaniline, polyazulene,
Polypyrene, polycarbazole, poly (N-substituted carbazole), polyselenophene, polyfuran, polybenzothiophene, poly (phenylene vinylene), polybenzofuran, poly (paraphenylene), polyindole, polyisothionaphthene, polypyridazine, polydiene Examples thereof include acetylenes and graphite polymers, but are not limited to these. However, a π-conjugated polymer having a five-membered heterocyclic ring is preferably used because of the FET characteristics, film-forming property, and easiness of synthesis. (However, X is one of S and O atoms, R 1 and R 2 are one of —H, —CH 3 , —OCH 3 , —C 2 H 5 and —OC 2 H 5 groups, and n is Which is an integer) and the general formula (However, R 1 and R 2 are —H, —CH 3 , —OCH.
3, -C 2 one of a H 5 and -OC 2 H 5 group, R 3
It is -H, -CH 3, -C 2 H 5, -C 3 H 7, and One of the groups, n is an integer. ) Are particularly preferable, and polythiophene, poly (3-methylthiophene), polypyrrole and poly (N-methylpyrrole) are frequently used from the practical viewpoint. As a method for producing these π-conjugated polymer films, a π-conjugated polymer obtained by an ordinary polymer synthesis method is provided by spin coating, vapor deposition, dipping, etc., or a catalyst is applied in advance. By the way, there are a method of obtaining by introducing a monomer gas, a CVD method, a photo-CVD method, a chemical oxidative polymerization method, an electrochemical polymerization method and the like, but of course the invention is not limited to these. It is also possible to use the LB method in which the monomer is spread on a subphase such as water or glycerin to form a monomolecular film or a cumulative film and deposited on the substrate. At this time, the π-conjugated polymer film can be obtained by a method of polymerizing before being deposited on the substrate or a method of polymerizing after being deposited.
However, the electrochemical polymerization method is preferably used from the viewpoints of film-forming property and ease of production.

π−共役系高分子は、ドーピング処理を施さなくても、
電導度は低いものの一般的にはp型の半導体としての性
質は有している。しかし、FET素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある(工
業材料,34巻,第4号,55頁,1986 年)。前者には (i)気相からのドーピング、 (ii)液相からのドーピング、 (iii)電気化学的ドーピング、および (iv)光開始ドーピング 等の方法があり、後者ではイオン注入法があり、いずれ
も使用可能である。しかし、操作性,およびドーピング
量の制御性の観点から電気化学的ドーピング法が好んで
用いられる。しかも、電気化学的ドーピングでは、π−
共役系高分子が電気化学的重合法によって得られる場合
には、重合後、同じ装置でドーピング量をコントロール
することができるという利点を有する。
π-conjugated polymer, even if not subjected to doping treatment
Although it has a low electric conductivity, it generally has a property as a p-type semiconductor. However, a doping process is often performed to improve the characteristics of the FET device. There are chemical methods and physical methods for this doping (industrial materials, 34, No. 4, p. 55, 1986). The former includes methods such as (i) doping from gas phase, (ii) doping from liquid phase, (iii) electrochemical doping, and (iv) photoinitiated doping, and the latter includes ion implantation method. Both can be used. However, the electrochemical doping method is preferably used from the viewpoint of operability and controllability of the doping amount. Moreover, in electrochemical doping, π−
When the conjugated polymer is obtained by the electrochemical polymerization method, it has an advantage that the doping amount can be controlled by the same device after the polymerization.

一例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電気化学的重合法
ではπ−共役系高分子に相当するモノマーおよび支持電
解質を有機溶媒または水、または水と有機溶媒との混合
溶媒に溶かして反応溶液とする。上記第1図のこの発明
のFET素子の作製ではそのリード線として働く金属膜
8を作用電極として、例えば白金などの対極との間に電
流を通じて重合反応を起こさせて、ソースのリード線と
して働く金属膜8上にソースとして作用する所望のπ−
共役系高分子膜10を析出させる。この後、π−共役高
分子膜10と異なるπ−共役系高分子に相当するモノマ
ーおよび支持電解質を含む反応溶液を用い、今度はドレ
インのリード線として働く金属膜9を作用電極として、
上記と同様の方法にて金属膜9上にドレインとして作用
する所望のπ−共役系高分子膜11を析出させる。また
ソースおよびドレインとして働くπ−共役系高分子膜1
0および11が同一である場合は、ソースおよびドレイ
ンのリード線として働く金属膜8および9を同時に作用
電極として用いることにより、1回の反応で金属膜8お
よび9上にソースおよびドレインとなる、同一のπ−共
役系高分子膜10および11が形成できる。
As an example, a method of forming a π-conjugated polymer film by an electrochemical polymerization method will be described. In the electrochemical polymerization method, a monomer corresponding to a π-conjugated polymer and a supporting electrolyte are dissolved in an organic solvent or water or a mixed solvent of water and an organic solvent to prepare a reaction solution. In the fabrication of the FET element of the present invention shown in FIG. 1, the metal film 8 acting as a lead wire thereof is used as a working electrode, and a polymerization reaction is caused by passing an electric current between it and a counter electrode such as platinum to act as a source lead wire. A desired π− acting as a source on the metal film 8
The conjugated polymer film 10 is deposited. After that, a reaction solution containing a monomer corresponding to a π-conjugated polymer different from the π-conjugated polymer film 10 and a supporting electrolyte is used, and this time, the metal film 9 serving as a drain lead wire is used as a working electrode.
A desired π-conjugated polymer film 11 acting as a drain is deposited on the metal film 9 by the same method as described above. Further, a π-conjugated polymer film 1 that functions as a source and a drain 1
When 0 and 11 are the same, the metal films 8 and 9 acting as the source and drain lead wires are simultaneously used as the working electrode, so that the metal film 8 and 9 become a source and a drain on one reaction. The same π-conjugated polymer films 10 and 11 can be formed.

次に、π−共役系高分子膜10および11とは異なるπ
−共役系高分子に相当するモノマーと支持電解質を含む
反応溶液を用いて、π−共役系高分子膜10および11
の少なくとも一方を作用電極として電気化学的重合を行
い、ソース10およびドレイン11として働くπ−共役
系高分子膜上とその間を所望のπ−共役系高分子膜4で
被覆する。電気化学的重合法で合成したπ−共役系高分
子には支持電解質のアニオンが一般にはドーピングされ
ているので、FET素子として優れた特性を得る目的
で、ドーピング量の調整を行っても良い。一般には、F
ET素子の特性上、π−共役系高分子膜4,10,11
内の少なくとも一種にドーピングが行われ、素子の構造
によって前述のいろいろなドーピング法が用いられる。
Next, π different from the π-conjugated polymer films 10 and 11
-Π-conjugated polymer films 10 and 11 using a reaction solution containing a monomer corresponding to the conjugated polymer and a supporting electrolyte.
Of at least one of them is subjected to electrochemical polymerization, and the desired π-conjugated polymer film 4 is coated on and between the π-conjugated polymer film serving as the source 10 and the drain 11. Since the anion of the supporting electrolyte is generally doped in the π-conjugated polymer synthesized by the electrochemical polymerization method, the doping amount may be adjusted for the purpose of obtaining excellent characteristics as an FET element. Generally, F
Due to the characteristics of the ET element, the π-conjugated polymer film 4, 10, 11
At least one of them is doped, and the various doping methods described above are used depending on the structure of the device.

さて、電気化学的重合法で用いられる有機溶媒として
は、支持電解質および上記モノマーを溶解させるものな
ら何でもよく、例えばアセトニトリル,ニトロベンゼ
ン,ベンゾニトリル,ニトロメタン,N,N−ジメチル
ホルムアミド(DMF),ジメチルスルホキシド(DM
SO),ジクロロメタン,テトラヒドロフラン,エチル
アルコールおよびメチルアルコール等の極性溶媒が単独
又は2種以上の混合溶媒として用いられる。支持電解質
としては酸化電位および還元電位が高く、電解重合時に
それ自身が酸化又は還元反応を受けず、かつ溶媒中に溶
解させることによって溶液に電導性を付与することので
きる物質であり、例えば、過塩素酸テトラアルキルアン
モニウム塩,テトラアルキルアンモニウムテトラフルオ
ロボレート塩,テトラアルキルアンモニウムヘキサフル
オロホスフェート塩,テトラアルキルアンモニウムパラ
トルエンスルホネート塩および水酸化ナトリウム等が用
いられるが、勿論2種以上を併用しても構わない。
Any organic solvent may be used as the organic solvent in the electrochemical polymerization method as long as it can dissolve the supporting electrolyte and the above-mentioned monomer. (DM
A polar solvent such as SO), dichloromethane, tetrahydrofuran, ethyl alcohol and methyl alcohol is used alone or as a mixed solvent of two or more kinds. The supporting electrolyte has a high oxidation potential and a high reduction potential, and does not undergo oxidation or reduction reaction itself during electrolytic polymerization, and is a substance capable of imparting conductivity to a solution by being dissolved in a solvent, for example, Perchloric acid tetraalkylammonium salt, tetraalkylammonium tetrafluoroborate salt, tetraalkylammonium hexafluorophosphate salt, tetraalkylammonium paratoluenesulfonate salt, sodium hydroxide and the like are used, but of course two or more kinds may be used in combination. I do not care.

以上は、本発明の一実施例である第1図のFET素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場所について説明したが、FET素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでFET素子を作製することができ
る。このようにして得られる本発明のFET素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。
In the FET element of FIG. 1 which is an embodiment of the present invention, the location where all π-conjugated polymer films are produced by the electrochemical polymerization method has been described above. However, depending on the structure of the FET element, The FET element can be manufactured by using the electrochemical polymerization method in combination with another film forming method or by only using another film forming method. The FET element of the present invention thus obtained is useful as a driving circuit for a switching element or a large area liquid crystal display element.

〔具体例〕〔Concrete example〕

以下、具体例によりこの発明の詳細を説明するが、勿
論、この発明はこれらの具体例に限定されるものではな
い。
Hereinafter, details of the present invention will be described with reference to specific examples, but of course, the present invention is not limited to these specific examples.

具体例1 6S/cmなる電導度を有する厚さ380 μmのn型シリコン
板(3.0 cm×3.0 cm)の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に、片面にポジ型ホトレジ
ストを用いて、ソースとドレインのリード線として働く
金属膜形成用のパターン(各有効面積: 0.2cm×0.8 c
m;両パターン間距離:6μm)を描き、その後、真空
蒸着法にてクロム膜を200 Å設け、更にその上に金膜を
300 Å設けた後、レジストを除去してソースとドレイン
のリード線として作用する金膜を形成した。この両リー
ド線に更にリード線を銀銀ペーストでとり、接点部をエ
ポキシ樹脂にて固定し素子基板を得た。
Concrete Example 1 An n-type silicon plate (3.0 cm × 3.0 cm) having a conductivity of 6 S / cm and a thickness of 380 μm was provided with a silicon oxide film having a thickness of about 3000 Å on both sides by a thermal oxidation method. Next, using a positive photoresist on one surface, a pattern for forming a metal film (each effective area: 0.2 cm × 0.8 c that functions as a source and drain lead wire).
m; distance between both patterns: 6 μm), and then 200 Å of chromium film is formed by vacuum evaporation method, and gold film is further formed on it.
After providing 300 Å, the resist was removed to form a gold film that acts as the source and drain lead wires. Lead wires were further taken on the both lead wires with silver-silver paste, and the contact portions were fixed with an epoxy resin to obtain an element substrate.

100mlのアセトニトリルに電解質となるテトラメチル
アンモニウム,p−トルエンスルホネート(0.7g)を入
れた液に窒素ガスを約40分間通気させて、完全に電解質
を溶解させた後、ピロールを0.4 ml添加したものを反
応溶液とした。上記シリコン板上のソースとドレインの
リード線として働く両金膜を作用電極とし、対極として
白金板(1cm×2cm)を用い、参照電極としてSCE
(飽和カロメル電極)を使用し、反応溶液中にこれらを
浸した。窒素ガス気流下で作用電極を陽極として対極と
の間に一定電流(60μA)を6分間流し、作用電極上
にだけソースとドレインとなるポリピロールを堆積させ
た。合成後、約15分間、開回路状態で放置した後、ポ
リピロールの被着した基板を反応溶液から取り出し、あ
らかじめ脱酸素したアセトニトリルで2度洗浄後、窒素
ガスを吹きつけて乾燥させ、その後真空中に保存した。
Nitrogen gas was bubbled through a liquid containing tetramethylammonium and p-toluenesulfonate (0.7g) as an electrolyte in 100 ml of acetonitrile for about 40 minutes to completely dissolve the electrolyte, and then 0.4 ml of pyrrole was added. Was used as the reaction solution. Both gold films acting as source and drain lead wires on the silicon plate were used as working electrodes, a platinum plate (1 cm × 2 cm) was used as a counter electrode, and SCE was used as a reference electrode.
They were immersed in the reaction solution using a (saturated calomel electrode). A constant current (60 μA) was passed between the counter electrode and the working electrode as an anode under a nitrogen gas flow for 6 minutes to deposit polypyrrole serving as a source and a drain only on the working electrode. After the synthesis, the substrate was left in an open circuit state for about 15 minutes, then the substrate coated with polypyrrole was taken out from the reaction solution, washed twice with deoxygenated acetonitrile in advance, dried by blowing nitrogen gas, and then in vacuum. Saved in.

100 mlのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)と2,2′−ジチオ
フェン(0.4g)を溶解させた後、窒素ガスを約30分間通
気させ反応溶液とした。この溶液に上記ポリピロールの
被着した基板上のソースとドレインとなるポリピロール
膜を作用電極とし、対極として白金板(1cm×2cm)を
用い、参照電極としてSCEを使用し、反応溶液中にこ
れらを浸した。窒素ガス気流下で、まず作用電極にポテ
ンショスタットでSCEに対し1Vを1分間印加し、こ
の後、作用電極を陽極として対極との間に一定電流(3
0μA)を5分間流し、作用電極であるソースとドレイ
ンとなるポリピロール膜上と、ポリピロール膜間の酸化
シリコン上に半導体層として働くポリチオフェン膜を被
着させた。
After dissolving tetraethylammonium perchlorate (0.7 g) and 2,2'-dithiophene (0.4 g) as an electrolyte in 100 ml of acetonitrile, nitrogen gas was bubbled for about 30 minutes to prepare a reaction solution. In this solution, the polypyrrole film serving as the source and drain on the substrate coated with the polypyrrole was used as a working electrode, a platinum plate (1 cm × 2 cm) was used as a counter electrode, and SCE was used as a reference electrode. Soaked Under a nitrogen gas stream, first, 1 V was applied to the working electrode with a potentiostat to the SCE for 1 minute, and then a constant current (3
0 μA) was flowed for 5 minutes to deposit a polythiophene film serving as a semiconductor layer on the polypyrrole film serving as the source and drain which is the working electrode and on the silicon oxide between the polypyrrole films.

次に作用電極の電位をポテンショスタットでSCEに対
して0Vに4時間設定してポリピロール膜およびポリチ
オフェン膜のドーピング量を調節した。その後、あらか
じめ脱酸素したアセトニトリルで2度洗浄後、窒素ガス
を吹きつけて乾燥し、その後、真空中で完全に乾燥させ
た。
Next, the potential of the working electrode was set to 0 V with respect to SCE by a potentiostat for 4 hours to adjust the doping amount of the polypyrrole film and the polythiophene film. Then, it was washed twice with acetonitrile that had been deoxygenated in advance, dried by blowing nitrogen gas, and then completely dried in vacuum.

以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを紙ヤスリで一部(約0..5
cm2)除去し、インジウム−ガリウム合金でn型シリコ
ンとオーム性接触をとり、ここからリード線をとり出
し、エポキシ樹脂で接点部を固定し、このリード線を通
じn型シリコンがゲート電極として作用するようにし
た。
The silicon oxide on the other surface of the silicon plate not covered by the polypyrrole film and the polythiophene film, which are π-conjugated polymers provided as described above, was partially (about 0.5.
cm 2 ), make an ohmic contact with n-type silicon with an indium-gallium alloy, take out a lead wire from this, fix the contact part with epoxy resin, and n-type silicon acts as a gate electrode through this lead wire I decided to do it.

以上のようにして第1図に示した構造のこの発明の実施
例のFET素子を試作した。この具体例では第1図中1
と2がn型シリコンで構成され、基板兼ゲート電極であ
り、3が絶縁膜として働く酸化シリコン、4が半導体層
であるポリチオフェン膜、10および11がそれぞれソ
ースとドレインとして働くポリピロール膜、8および9
はそれぞれソースとドレインからのリード線として働く
金膜により被覆されたクロム膜である。
As described above, the FET device of the embodiment of the present invention having the structure shown in FIG. 1 was manufactured as a prototype. In this specific example, 1 in FIG.
And 2 are n-type silicon, a substrate / gate electrode, 3 is a silicon oxide serving as an insulating film, 4 is a semiconductor layer, a polythiophene film, 10 and 11 are polypyrrole films serving as a source and a drain, 8 and 9
Is a chromium film covered with a gold film that serves as lead wires from the source and drain, respectively.

具体例2 100 mlのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)を溶かした溶液に窒
素ガスを30分間通気させた後、3−メチルチオフェン
を0.4 ml添加したものを反応溶液とした。具体例1で
記したと同様の方法で作製した素子基板を用い、シリコ
ン板上のソースとドレインのリード線として働く両金膜
を作用電極とし、対極として白金板(1cm×2cm)を用
い、参照電極としてSCEを使用し、反応溶液中にこれ
らを浸した後窒素ガス気流下で作用電極を陽極として対
極との間に一定電流(60μA)を6分間流し作用電極
上にだけソースとドレインとなるポリ(3−メチルチオ
フェン)膜を堆積させた。その後、ポリ(3−メチルチ
オフェン)膜の被着した基板を反応溶液から取り出し、
あらかじめ脱酸素したアセトニトリルで2度洗浄後、窒
素ガスを吹きつけて乾燥させ、更に真空中に保存した。
Example 2 A solution prepared by dissolving tetraethylammonium perchlorate (0.7 g) as an electrolyte in 100 ml of acetonitrile was bubbled with nitrogen gas for 30 minutes, and 0.4 ml of 3-methylthiophene was added thereto to obtain a reaction solution. Using an element substrate manufactured in the same manner as described in Example 1, using both gold films acting as lead wires of the source and drain on the silicon plate as working electrodes and using a platinum plate (1 cm × 2 cm) as a counter electrode, Using SCE as a reference electrode, immersing them in a reaction solution and then applying a constant current (60 μA) between the counter electrode and the working electrode as an anode under a nitrogen gas flow for 6 minutes to form a source and a drain only on the working electrode. Then, a poly (3-methylthiophene) film was deposited. Then, the substrate on which the poly (3-methylthiophene) film was adhered was taken out from the reaction solution,
After washing twice with deoxygenated acetonitrile in advance, it was dried by blowing nitrogen gas, and further stored in vacuum.

テトラエチルアンモニウムパークロレート(0.7g)と2,
2′−ジチオフェン(0.4g)を溶解させた100 mlのアセ
トニトリル溶液に窒素ガスを30分間通気させ反応溶液
とした。上記シリコン板上のソースとドレインのリード
線として働く両金膜上のポリ(3−メチルチオフェン)
膜を作用電極とし、白金板(1cm×2cm)を対極とし、
SCEを参照電極として反応溶液にこれらを浸した。窒
素ガス気流下で作用電極にポテンンショスタットでSC
Eに対し0.9 Vを1分間印加した後、作用電極を陽極と
して対極との間に一定電流(30μA)を7分間流し、
作用電極であるソースとドレインとなるポリ(3−メチ
ルチオフェン)膜上とソースとドレイン間の酸化シリコ
ン上に半導体層として働くポリチオフェン膜を被着させ
た。
Tetraethylammonium perchlorate (0.7g) and 2,
Nitrogen gas was bubbled through a 100 ml acetonitrile solution in which 2'-dithiophene (0.4 g) was dissolved for 30 minutes to obtain a reaction solution. Poly (3-methylthiophene) on both gold films acting as source and drain leads on the silicon plate
The membrane is used as the working electrode and the platinum plate (1 cm x 2 cm) is used as the counter electrode.
These were immersed in the reaction solution using SCE as a reference electrode. SC with potentiostat on working electrode under nitrogen gas flow
After 0.9 V was applied to E for 1 minute, a constant current (30 μA) was applied between the counter electrode and the working electrode for 7 minutes,
A polythiophene film serving as a semiconductor layer was deposited on the poly (3-methylthiophene) film serving as the source and the drain, which is the working electrode, and on the silicon oxide between the source and the drain.

次に、作用電極の電位をポテンショスタットでSCEに
対して0Vに4時間設定して、ポリ(3−メチルチオフ
ェン)膜およびポリチオフェン膜のドーピング量を調節
した。その後、あらかじめ脱酸素したアセトニトリルで
2度洗浄後、窒素ガスを吹きつけて乾燥し、その後真空
中で完全に乾燥させた。
Next, the potential of the working electrode was set to 0 V with respect to SCE by a potentiostat for 4 hours to adjust the doping amount of the poly (3-methylthiophene) film and the polythiophene film. Then, it was washed twice with deoxygenated acetonitrile in advance, dried by blowing nitrogen gas, and then completely dried in vacuum.

以上のようにして設けたπ−共役系高分子であるポリ
(3−メチルチオフェン)膜およびポリチオフェン膜が
被覆していないシリコン板の他面の酸化シリコンを紙ヤ
スリで一部(約0.5 cm2)除去し、インジウム−ガリウ
ム合金でn型シリコンとオーム性接触をとり、ここから
リード線をとり出し、エポキシ樹脂で接点部を固定し、
このリード線を通じn型シリコンがゲート電極として作
用するようにした。
The silicon oxide on the other side of the silicon plate not covered with the poly (3-methylthiophene) film and the polythiophene film, which are π-conjugated polymers provided as described above, was partially (about 0.5 cm 2 ) Removed and made ohmic contact with n-type silicon with an indium-gallium alloy, took out the lead wire from this, fixed the contact part with epoxy resin,
Through this lead wire, n-type silicon was made to act as a gate electrode.

以上のようにして第1図に示した構造のこの発明の実施
例のFET素子を試作した。この具体例では第1図中1
と2がn型シリコンで構成され、基板兼ゲート電極であ
り、3が絶縁膜として働く酸化シリコン、4が半導体層
であるポリチオフェン膜,10および11がそれぞれソ
ースとドレインとして働くポリ(3−メチルチオフェ
ン)膜、8および9はそれぞれ、ソースとドレインから
のリード線として働く金膜により被覆されたクロム膜で
ある。
As described above, the FET device of the embodiment of the present invention having the structure shown in FIG. 1 was manufactured as a prototype. In this specific example, 1 in FIG.
And 2 are composed of n-type silicon, silicon oxide which serves as a substrate and gate electrode, 3 acts as an insulating film, 4 is a polythiophene film which is a semiconductor layer, and 10 and 11 are poly (3-methyl) acting as a source and a drain, respectively. The thiophene) films, 8 and 9, are chromium films coated with a gold film that serves as lead wires from the source and drain, respectively.

比較例 具体例1と同様に素子基板を作製した。ただし、具体例
1ではソースとドレインのリード線として働く金膜を、
ここではそれぞれソースおよびドレイン自身として使用
した。
Comparative Example An element substrate was manufactured in the same manner as in Specific Example 1. However, in the specific example 1, the gold film serving as the source and drain lead wires is
Here, they were used as the source and the drain themselves.

テトラエチルアンモニウムパークロレート(0.7g)と2,
2′−ジチオフェン(0.4g)のアセトニトリル溶液(100
ml)に窒素ガスを30分間通気したものを反応溶液と
した。上記素子基板のソースおよびドレインとなる両金
膜を作用電極とし、白金板(1cm×2cm)を対極とし、
SCEを参照電極として、これらを反応溶液に浸した。
作用電極を陽極として対極である白金板との間で一定電
流(30μA)を5分間流し、ソースおよびドレインと
なる両金膜上、並びにソースとドレイン間の酸化シリコ
ン上をポリチオフェン膜で被覆した。次に、作用電極の
電位をポテンショスタットでSCEに対して0Vに4時
間設定して、ポリチオフェン膜のドーピング量を調節し
た。その後、あらかじめ脱酸素したアセトニトリルで2
度洗浄後、窒素ガスを吹きつけて乾燥後、真空中で完全
に乾燥させた。以後は具体例1と2同様にしてn型シリ
コンがゲート電極として作用するようにした。
Tetraethylammonium perchlorate (0.7g) and 2,
2'-Dithiophene (0.4g) in acetonitrile (100
The reaction solution was prepared by bubbling nitrogen gas for 30 minutes. Both the gold films serving as the source and drain of the element substrate are used as working electrodes, and the platinum plate (1 cm × 2 cm) is used as the counter electrode.
These were immersed in the reaction solution using SCE as a reference electrode.
A constant current (30 μA) was applied between the working electrode and the platinum plate, which was the counter electrode, for 5 minutes to coat both gold films to be the source and drain and the silicon oxide between the source and drain with the polythiophene film. Next, the potential of the working electrode was set to 0 V with respect to SCE by a potentiostat for 4 hours to adjust the doping amount of the polythiophene film. After that, 2 times with deoxygenated acetonitrile
After washing once, it was dried by blowing nitrogen gas and then completely dried in a vacuum. After that, in the same manner as in Examples 1 and 2, n-type silicon was made to act as a gate electrode.

以上のようにして第3図に示したと同じ構造の比較例の
FET素子を試作した。この比較例では第3図中、7が
n型シリコンで構成された基板兼ゲート電極であり、3
が絶縁膜として働く酸化シリコン、4が半導体層である
ポリチオフェン膜、5および6がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。
As described above, a comparative FET device having the same structure as that shown in FIG. In this comparative example, 7 in FIG. 3 is a substrate / gate electrode made of n-type silicon.
Is a silicon oxide that functions as an insulating film, 4 is a polythiophene film that is a semiconductor layer, and 5 and 6 are chromium films covered with a gold film that functions as a source and a drain, respectively.

第4図は、具体例1,具体例2および比較例で作製した
FET素子でソース・ドレイン間に30Vを印加した時
にソース・ドレイン間に流れる電流のゲート電圧に対す
る特性図であり、横軸はゲート電圧であり縦軸はソース
・ドレイン間電流である。第4図から明らかなように本
実施例の具体例による2種の素子は、比較例に比べてソ
ース・ドレイン間電流がゲートから印加する電圧により
大きく変調され、著しい特性の向上がみられた。又、具
体例1および2の素子は空気中に1ケ月放置後も劣化は
観られなかった。
FIG. 4 is a characteristic diagram with respect to the gate voltage of the current flowing between the source and the drain when 30 V is applied between the source and the drain in the FET devices manufactured in the first specific example, the second specific example, and the comparative example. It is the gate voltage and the vertical axis is the source-drain current. As is apparent from FIG. 4, in the two types of elements according to the specific example of the present embodiment, the source-drain current was significantly modulated by the voltage applied from the gate, and the characteristics were remarkably improved as compared with the comparative example. . Further, the elements of Examples 1 and 2 were not deteriorated even after being left in the air for 1 month.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明のFET素子によれば、ソース
を第1のπ−共役系高分子膜で、ドレインを第1のπ−
共役系高分子膜と同じか、または異なる第2のπ−共役
系高分子膜で組成し、更に、電流通路である半導体層を
第1及び第2のπ−共役系高分子膜とは異なる第3のπ
−共役系高分子膜で組成したことにより、安定で優れた
電気特性を示す素子を得ることができる。
As described above, according to the FET element of the present invention, the source is the first π-conjugated polymer film and the drain is the first π-conjugated polymer film.
It is composed of a second π-conjugated polymer film which is the same as or different from the conjugated polymer film, and the semiconductor layer which is a current path is different from the first and second π-conjugated polymer films. Third π
By using a conjugated polymer film, it is possible to obtain a device that is stable and has excellent electrical characteristics.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例のFET素子の断面図、第2図
および第3図は従来のFET素子の断面図であり、第4
図は本発明の具体例と比較例のソース・ドレイン間に3
0Vを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。 図において、1は基板、2はゲート電極、3は絶縁膜、
4は半導体層として働くπ−共役系高分子膜、5および
6はそれぞれソース電極およびドレイン電極、7は基板
兼ゲート電極、8および9はそれぞれソースおよびドレ
インのリード線である金属膜、10および11はそれぞ
れソースとドレインとして働くπ−共役系高分子膜であ
る。 なお図中同一符号は同一又は相当部分を示す。
FIG. 1 is a sectional view of an FET device according to an embodiment of the present invention, FIGS. 2 and 3 are sectional views of a conventional FET device, and FIG.
The figure shows 3 points between the source and drain of the embodiment of the present invention and the comparative example.
It is a characteristic view with respect to the gate voltage of the source-drain current when 0V is applied. In the figure, 1 is a substrate, 2 is a gate electrode, 3 is an insulating film,
4 is a π-conjugated polymer film serving as a semiconductor layer, 5 and 6 are source electrodes and drain electrodes, 7 is a substrate / gate electrode, 8 and 9 are metal films which are source and drain lead wires, 10 and Reference numeral 11 is a π-conjugated polymer film that functions as a source and a drain, respectively. The same reference numerals in the drawings indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−261175(JP,A) 特開 昭55−130161(JP,A) 特開 昭58−12370(JP,A) 特開 昭61−163658(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-60-261175 (JP, A) JP-A-55-130161 (JP, A) JP-A-58-12370 (JP, A) JP-A-61- 163658 (JP, A)

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】ソースとドレイン間の電流通路である半導
体層の電導度を絶縁薄膜を介してゲート電圧によって制
御する絶縁ゲート電界効果型トランジスタにおいて、 上記ソースが第1のπ−共役系高分子膜からなり、ドレ
インが第2のπ−共役系高分子膜からなり、半導体層が
第1及び第2のπ−共役系高分子膜とは異なる第3のπ
−共役系高分子膜からなることを特徴とする電界効果型
トランジスタ。
1. An insulated gate field effect transistor in which the electric conductivity of a semiconductor layer, which is a current path between a source and a drain, is controlled by a gate voltage via an insulating thin film, wherein the source is a first π-conjugated polymer. A third π different from the first and second π-conjugated polymer films in that the drain is formed of the second π-conjugated polymer film and the semiconductor layer is in the drain.
-A field effect transistor characterized by comprising a conjugated polymer film.
【請求項2】第1のπ−共役系高分子膜と第2のπ共役
系高分子膜とが異なるものであることを特徴とする特許
請求の範囲第1項記載の電界効果型トランジスタ。
2. The field effect transistor according to claim 1, wherein the first π-conjugated polymer film and the second π-conjugated polymer film are different from each other.
【請求項3】第1のπ−共役系高分子膜と第2のπ−共
役系高分子膜とが同じであることを特徴とする特許請求
の範囲第1項記載の電界効果型トランジスタ。
3. The field effect transistor according to claim 1, wherein the first π-conjugated polymer film is the same as the second π-conjugated polymer film.
【請求項4】第1,第2及び第3のπ−共役系高分子膜
のうち少なくとも一種が複素五員環を有するπ−共役系
高分子からなることを特徴とする特許請求の範囲第1項
ないし第3項のいずれかに記載の電界効果型トランジス
タ。
4. The π-conjugated polymer having at least one heterocyclic five-membered ring in at least one of the first, second and third π-conjugated polymer films. The field effect transistor according to any one of items 1 to 3.
【請求項5】複素五員環を有する第1,第2,第3のπ
−共役系高分子が、一般式 (ただし、XはSおよびO原子の内の一種、Rおよび
は−H,−CH,−OCH,−C,およ
び−OC基の内の一種、nは整数である。)で示
されるものであることを特徴とする特許請求の範囲第4
項記載の電界効果型トランジスタ。
5. A first, second, and third π having a five-membered heterocyclic ring.
-The conjugated polymer has the general formula (However, X is one of S and O atoms, R 1 and R 2 are one of —H, —CH 3 , —OCH 3 , —C 2 H 5 , and —OC 2 H 5 groups, n Is an integer.) The fourth aspect of the present invention is characterized in that
Field-effect transistor according to the item.
【請求項6】複素五員環を有する第1,第2,第3のπ
−共役系高分子が、一般式 (ただし、RおよびRは−H,−CH,−OCH
,−Cおよび−OC基の内の一種、R
は一H,−CH,−C,−Cおよび の内の一種、nは整数である。)で示されるものである
ことを特徴とする特許請求の範囲第4項記載の電界効果
型トランジスタ。
6. A first, second, and third π having a heterocyclic five-membered ring.
-The conjugated polymer has the general formula (However, R 1 and R 2 are —H, —CH 3 , —OCH.
3, -C 2 one of a H 5 and -OC 2 H 5 group, R 3
One H, -CH 3, -C 2 H 5, -C 3 H 7 , the and , N is an integer. ) The field effect transistor according to claim 4, characterized in that
【請求項7】複素五員環を有する第1,第2,第3のπ
−共役系高分子がポリチオフェンまたはポリ(3−メチ
ルチオフェン)であることを特徴とする特許請求の範囲
第5項記載の電界効果型トランジスタ。
7. A first, second, and third π having a five-membered heterocyclic ring.
The field effect transistor according to claim 5, wherein the conjugated polymer is polythiophene or poly (3-methylthiophene).
【請求項8】複素五員環を有する第1,第2,第3のπ
−共役系高分子がポリピロールまたはポリ(N−メチル
ピロール)であることを特徴とする特許請求の範囲第6
項記載の電界効果型トランジスタ。
8. A first, second, and third π having a five-membered heterocyclic ring.
-The conjugated polymer is polypyrrole or poly (N-methylpyrrole).
Field-effect transistor according to the item.
【請求項9】第1,及び第2のπ−共役系高分子膜がポ
リピロールであり、第3のπ−共役系高分子膜がポリチ
オフェンであることを特徴とする特許請求の範囲第4項
記載の電界効果型トランジスタ。
9. The first and second π-conjugated polymer films are polypyrrole, and the third π-conjugated polymer film is polythiophene. The field effect transistor described.
【請求項10】第1及び第2のπ−共役系高分子膜がポ
リ(3−メチルチオフェン)であり、第3のπ−共役系
高分子膜がポリチオフェンであることを特徴とする特許
請求の範囲第4項記載の電界効果型トランジスタ。
10. The first and second π-conjugated polymer films are poly (3-methylthiophene), and the third π-conjugated polymer film is polythiophene. A field effect transistor according to the fourth item.
【請求項11】第1,第2及び第3のπ−共役系高分子
膜のうち、少なくとも一種は電気化学的重合法によって
得たものであることを特徴とする特許請求の範囲第1項
ないし第10項のいずれかに記載の電界効果型トランジ
スタ。
11. The first, second and third π-conjugated polymer films, at least one of which is obtained by an electrochemical polymerization method. 11. A field effect transistor according to any one of items 10 to 10.
【請求項12】第1,第2及び第3のπ−共役系高分子
膜のうち、少なくとも一種はドーピングを施したもので
あることを特徴とする特許請求の範囲第1項ないし第1
1項のいずれかに記載の電界効果型トランジスタ。
12. The first, second, and third π-conjugated polymer films, at least one of which is doped, and claims 1 to 1.
The field effect transistor according to any one of item 1.
【請求項13】上記少なくとも一種のπ−共役系高分子
膜は、電気化学的にドーピングを施したものであること
を特徴とする特許請求の範囲第12項記載の電界効果型
トランジスタ。
13. The field-effect transistor according to claim 12, wherein the at least one π-conjugated polymer film is electrochemically doped.
【請求項14】ポリチオフェンは2,2′−ジチオフェ
ンの電気化学的重合法により得たものであることを特徴
とする特許請求の範囲第7項または第9項ないし第10
項のいずれかに記載の電界効果型トランジスタ。
14. The polythiophene is obtained by an electrochemical polymerization method of 2,2′-dithiophene, as claimed in claim 7, or 9 to 10.
A field effect transistor according to any one of items.
【請求項15】ゲート電極がp型シリコンおよびn型シ
リコンの内の一種により組成されていることを特徴とす
る特許請求の範囲第1項ないし第14項のいずれかに記
載の電界効果型トランジスタ。
15. A field effect transistor according to claim 1, wherein the gate electrode is composed of one of p-type silicon and n-type silicon. .
JP61158545A 1986-07-04 1986-07-04 Field effect transistor Expired - Lifetime JPH0638492B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61158545A JPH0638492B2 (en) 1986-07-04 1986-07-04 Field effect transistor
US07/067,126 US5107308A (en) 1986-07-04 1987-06-29 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158545A JPH0638492B2 (en) 1986-07-04 1986-07-04 Field effect transistor

Publications (2)

Publication Number Publication Date
JPS6314472A JPS6314472A (en) 1988-01-21
JPH0638492B2 true JPH0638492B2 (en) 1994-05-18

Family

ID=15674046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158545A Expired - Lifetime JPH0638492B2 (en) 1986-07-04 1986-07-04 Field effect transistor

Country Status (1)

Country Link
JP (1) JPH0638492B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259563A (en) * 1988-04-08 1989-10-17 Mitsubishi Electric Corp Field effect transistor
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US6331356B1 (en) 1989-05-26 2001-12-18 International Business Machines Corporation Patterns of electrically conducting polymers and their application as electrodes or electrical contacts
DE69018348T2 (en) * 1989-07-25 1995-08-03 Matsushita Electric Ind Co Ltd Organic semiconductor memory device with a MISFET structure and its control method.
JP2813428B2 (en) * 1989-08-17 1998-10-22 三菱電機株式会社 Field effect transistor and liquid crystal display device using the field effect transistor
JP2006059936A (en) * 2004-08-18 2006-03-02 Ricoh Co Ltd LAMINATED STRUCTURE, ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, DISPLAY DEVICE
KR100647683B1 (en) 2005-03-08 2006-11-23 삼성에스디아이 주식회사 Organic thin film transistor and flat panel display device having same
WO2010116768A1 (en) * 2009-04-08 2010-10-14 学校法人 東洋大学 Organic thin film transistor and semiconductor integrated circuits
JP5110143B2 (en) * 2010-10-06 2012-12-26 ソニー株式会社 Field effect transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130161A (en) * 1979-03-30 1980-10-08 Showa Denko Kk Fabricating method of p-n hetero junction element
JPS5812370A (en) * 1981-07-15 1983-01-24 Hitachi Ltd High molecular semiconductor element
JPS60261175A (en) * 1984-06-08 1985-12-24 Hitachi Ltd Semiconductor device
JPS61163658A (en) * 1985-01-12 1986-07-24 Mitsubishi Electric Corp Manufacture of mis diode

Also Published As

Publication number Publication date
JPS6314472A (en) 1988-01-21

Similar Documents

Publication Publication Date Title
US5107308A (en) Field-effect transistor
US6060338A (en) Method of making a field effect transistor
Tsumura et al. Polythiophene field-effect transistor: Its characteristics and operation mechanism
JP2984370B2 (en) Thin field effect transistor
JP2813428B2 (en) Field effect transistor and liquid crystal display device using the field effect transistor
CN100533802C (en) Field-effect transistor
Fu et al. Electron-rich thienylene− vinylene low bandgap polymers
Na et al. Nanodroplet-embedded semiconducting polymer layers for electrochemically stable and high-conductance organic electrolyte-gated transistors
Abthagir et al. Junction properties of metal/polypyrrole Schottky barriers
US7151275B2 (en) Reducing the contact resistance in organic field-effect transistors with palladium contacts by using nitriles and isonitriles
EP1732150A1 (en) Organic thin film transistors with multilayer electrodes
US20070275501A1 (en) Fabricating tft having fluorocarbon-containing layer
JPH0638492B2 (en) Field effect transistor
JPS6376378A (en) Field-effect transistor
JPH0638491B2 (en) Field effect transistor
JPH01259563A (en) Field effect transistor
JPH0469971A (en) Field effect transistor
TWI243497B (en) Reduction of the contact resistance in organic filed-effect transistors with palladium contacts by using phosphines and metal-containing phosphines
CN109309160A (en) Thin film transistor, electronic device including the same, and manufacturing method thereof
JPH07221313A (en) Field effect transistor
JPH06177380A (en) Field effect transistor and method of manufacturing the same
JPH01259564A (en) Field effect transistor
JPH0732253B2 (en) Method for manufacturing field effect transistor
JP2531702B2 (en) Field effect transistor
JP2004067862A (en) Organic semiconductor material, field effect transistor using the same

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term