JPH0638492B2

JPH0638492B2 - 電界効果型トランジスタ

Info

Publication number: JPH0638492B2
Application number: JP61158545A
Authority: JP
Inventors: 裕至肥塚; 顯津村; 虎彦安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-07-04
Filing date: 1986-07-04
Publication date: 1994-05-18
Anticipated expiration: 2009-05-18
Also published as: JPS6314472A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、有機半導体を用いた電界効果型トランジス
タ（以下、ＦＥＴ素子と略称する）に関するものであ
る。

〔従来の技術〕

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では1.5 〜４ｅＶの範囲にある。このために
多くのπ−共役系高分子は、それ自身では絶縁体であ
る。しかし、化学的方法，電気化学的方法，物理的方法
等によって価電子帯から電子を抜き去ったり（酸化）、
または、伝導帯に電子を注入（還元）すること（以下、
ドーピングという）によって電荷を運ぶキャリヤー（担
体）が生じるものと簡単には説明されている。この結
果、ドーピングの量を制御することによって、電導度は
絶縁体領域から金属領域の幅広い範囲にわたって変える
ことが可能である。ドーピングが酸化反応の時に得られ
る高分子はｐ型、還元反応の場合にはｎ型になる。これ
は無機半導体における不純物添加の場合に似ている。こ
のためにπ−共役系高分子を半導体材料として用いた半
導体素子を作製することができる。

具体的には、ポリアセチレンを用いたショットキー型接
合素子（ジャーナルオブアプライドフィジックス
（ J. Appl. Phys.）52巻,869頁,1981 年，特開昭56-14
7486 号等）、ポリピロール系共役系高分子を用いたシ
ョットキー型接合素子（特開昭59-63760号等）が知られ
ている。また、無機半導体であるｎ−ＣｄＳとｐ型ポリ
アセチレンとを組み合わせたヘテロ接合素子が報告され
ている（ J. Appl. Phys. 51巻,4252 頁,1980 年）。π
−共役系高分子同志を組み合わせた接合素子としては、
ｐ型およびｎ型ポリアセチレンを用いたｐｎホモ接合素
子が知られている（アプライドフィジクスレターズ
（ Appl. Phys. Lett.）３３巻,18 頁,1978 年）。ま
た、ポリアセチレンとポリ（Ｎ−メチルピロール）から
なるヘテロ接合素子が報告されている（ J. Appl. Phy
s. 58巻,12791985年）。

一方、π−共役系高分子を半導体層として用いたＦＥＴ
素子としてはポリアセチレン（ J. Appl. 54巻,3255
頁,1983 年）およびポリ（Ｎ−メチルピロール）（ポリ
マープリプリンツジャパン（ Polymer Preprints,
Japan）,34 巻、４号， 917頁，1985 年）を用いたもの
が知られている。

第２図は、従来のポリアセチレンを用いたＦＥＴ素子の
断面図である。

図において、１は基板となるガラス、２はゲート電極と
なるアルミニウム膜、３は絶縁膜となるポリシロキサン
膜、４は半導体層として働くポリアセチレン膜、５およ
び６はそれぞれソース電極とドレイン電極となる金膜で
ある。

次に動作について説明する。ソース電極５とドレイン電
極６の間に電圧をかけるとポリアセチレン膜４を通して
ソース電極５とドレイン電極６間に電流が流れる。この
とき、ガラス基板１上に設けられかつ絶縁膜３によりポ
リアセチレン膜４と隔てられたゲート電極２に電圧を印
加すると電界効果によってポリアセチレン膜４の電導度
を変えることができ、したがってソース・ドレイン間の
電流を制御することができる。これは絶縁膜３に近接す
るポリアセチレン膜４内の空乏層の幅がゲート電極２に
印加する電圧によって変化し実効的なホール（正孔）の
チャネル断面積が変化するためと考えられている。しか
し、このＦＥＴ素子では、素子特性上の問題よりも、ポ
リアセチレン自身が空気中で酸素および水分によって急
激に劣化するために、素子自身の安定性が極めて乏しい
のが実状である。

第３図は、ポリ（Ｎ−メチルピロール）を半導体層とす
るＦＥＴ素子の断面図を示す。図において、３は絶縁膜
となる酸化シリコン、４は半導体層として働くポリ（Ｎ
−メチルピロール）膜、５および６は、それぞれソース
電極とドレイン電極となる金膜、７は基板兼ゲート電極
となる。ｐ型シリコンである。この場合においても半導
体層４を通してソース電極５とドレイン電極６の間に流
れる電流（電導度）をゲート電極に印加する電圧で制御
できる。

〔発明が解決しようとする問題点〕

しかしながら、これらポリアセチレンやポリ（Ｎ−メチ
ルピロール）等のπ−共役系高分子膜をＦＥＴ素子の半
導体層にだけ用いたものでは、ソース・ドレイン間の電
導度をゲートから印加する電圧によって、それ程大きく
変えることはできず、実用上の観点から、特性の改善が
求められていた。

この発明は、上記のような問題点を解消するためになさ
れたもので、安定に作動し、更に、ソース・ドレイン間
の電導度をゲートから印加する電圧によって大きく変え
ることのできるＦＥＴ素子を得ることを目的とする。

〔問題点を解決するための手段〕この発明に係るＦＥＴ素子は、ソースを第１のπ−共役
系高分子膜で、ドレインを第１のπ−共役系高分子膜と
同じか、または異なる第２のπ−共役系高分子膜で組成
し、更に電流通路である半導体層を第１及び第２のπ−
共役系高分子膜とは異なる第３のπ−共役系高分子膜で
組成させたものである。

〔作用〕

この発明においては、ＦＥＴ素子におけるソース，ドレ
インおよび電流通路である半導体層にπ−共役系高分子
を使用することによって、従来のπ−共役系高分子を電
流通路である半導体層にだけ使用した場合に比べ、ＦＥ
Ｔ素子を従来素子よりも著しく優れた特性で動作させる
ことができる。

〔実施例〕

第１図にこの発明のＦＥＴ素子の構成の一例を示す。図
中、１は基板であり、２は基板１上に設けられたゲート
電極として働く金属膜、３は絶縁膜、４は半導体層とし
て働くπ−共役系高分子膜、１０および１１は、それぞ
れソースとドレインとして作用するπ−共役系高分子
膜、８および９はそれぞれソースとドレインのリード線
として働く金属膜である。

ここでこの発明に用いる材料としては以下に述べるもの
がある。

基板１は絶縁性の材料であればいずれも使用可能であ
り、具体的には、ガラス，アルミナ焼結体やポリイミド
フィルム，ポリエステルフィルムなどの各種絶縁性プラ
スチック等が使用可能である。ゲート電極として働く金
属膜２およびソースとドレインからのリード線として働
く金属膜８，９としては金，白金，クロム，パラジウ
ム，アルミニウム，インジウムなどの金属や、錫酸化
物，酸化インジウム，インジウム・錫酸化物（ＩＴＯ）
等を用いるのが一般的であるが、勿論これらの材料に限
られる訳ではなく、また、これらの材料を２種以上用い
ても差し支えない。ここで金属膜を設ける方法として
は、蒸着，スパッタリング，めっき，ＣＶＤ成長等の方
法がある。

また上記金属膜８，９は一般的にはそれぞれπ−共役系
高分子膜１０，１１とオーミック接触となるものが実用
上好ましい。

第１図に示すこの発明のＦＥＴ素子においては、ｐ型シ
リコンやｎ型シリコンをゲート電極２と基板１を兼ねて
用いることができる。この場合には、基板１を省略する
ことができる。また、この場合にはｐ型シリコンやｎ型
シリコンの体積固有抵抗率は半導体層として用いるπ−
共役系高分子のそれよりも小さい事が実用好ましい。更
に、ゲート電極として導電性の有機系高分子を用いても
差し支えない。また使用目的に応じゲート電極２と基板
１を兼ね、ステンレス板，銅板等の金属板を用いること
も可能である。

また絶縁膜３としては絶縁性のものであれば、無機，有
機のいずれの材料でも使用可能であり、一般的には酸化
シリコン（ＳｉＯ_２），窒化シリコン，酸化アルミニウ
ム，ポリエチレン，ポリビニルカルバゾール，ポリフェ
ニレンスルフィド，ポリパラキシレンなどが用いられ
る。これら絶縁膜の作製方法としてはＣＶＤ法，プラズ
マＣＶＤ法，蒸着法，スピンコーティング法，クラスタ
ーイオンビーム蒸着法等があるがいずれも使用可能であ
る。更に、ＬＢ単分子累積法も用いることができる。ま
た、ｐ型シリコンやｎ型シリコンをゲート電極２と基板
１を兼ねて用いる場合には、絶縁膜３としてはシリコン
の熱酸化法等によって得られる酸化シリコン膜が好んで
用いられる。

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的には，ポリ
ピロール，ポリ（Ｎ−置換ピロール），ポリ（３，４−
二置換ピロール），ポリ（３−置換ピロール），ポリチ
オフェン，ポリ（３−置換チオフェン），ポリ（３，４
−二置換チオフェン），ポリアニリン，ポリアズレン，
ポリピレン，ポリカルバゾール，ポリ（Ｎ−置換カルバ
ゾール），ポリセレノフェン，ポリフラン，ポリベンゾ
チオフェン，ポリ（フェニレンビニレン），ポリベンゾ
フラン，ポリ（パラフェニレン），ポリインドール，ポ
リイソチオナフテン，ポリピリダジン，ポリジアセチレ
ン類，グラファイト高分子類等が挙げられるが、勿論こ
れらに限定されるものではない。しかし、ＦＥＴの特
性，成膜性および合成の容易さから複素五員環を有する
π−共役系高分子が好んで用いられるが、その中でも一
般式（ただし、ＸはＳおよびＯ原子の内の一種、Ｒ_１および
Ｒ_２は−Ｈ，−ＣＨ_３，−ＯＣＨ_３，−Ｃ_２Ｈ_５および
−ＯＣ_２Ｈ_５基の内の一種、ｎは整数である）で示され
るもの、および一般式（ただし、Ｒ_１およびＲ_２は−Ｈ，−ＣＨ_３，−ＯＣＨ
_３，−Ｃ_２Ｈ_５および−ＯＣ_２Ｈ_５基の内の一種、Ｒ_３
は−Ｈ，−ＣＨ_３，−Ｃ_２Ｈ_５，−Ｃ_３Ｈ_７，および基の内の一種、ｎは整数である。）で示されるものが特
に好まれ、更にポリチオフェン，ポリ（３−メチルチオ
フェン），ポリピロールおよびポリ（Ｎ−メチルピロー
ル）が実用上の観点から多用される。これらπ−共役系
高分子膜の作製方法としては、通常の高分子合成法で得
られるπ−共役系高分子を、スピンコーティング，蒸着
法，ディッピング法等で設けるものや、あらかじめ触媒
を塗布したところにモノマーガスを導入して得る方法や
ＣＶＤ法，光ＣＶＤ法、更に化学酸化重合法や電気化学
的重合法等があるが、勿論これらに限られるものではな
い。又、モノマーを水またはグリセリン等のサブフェイ
ズ上に展開させて単分子膜や累積膜とし、基板上に堆積
させるＬＢ法を用いることもできる。この時には、基板
上に堆積させる前に重合させる方法や、堆積後重合させ
る方法によりπ−共役系高分子膜を得ることができる。
しかし、成膜性，作製の容易さ等の観点から電気化学的
重合法が好んで用いられる。

π−共役系高分子は、ドーピング処理を施さなくても、
電導度は低いものの一般的にはｐ型の半導体としての性
質は有している。しかし、ＦＥＴ素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある（工
業材料，34巻，第４号，55頁,1986 年）。前者には（ｉ）気相からのドーピング、（ii）液相からのドーピング、（iii）電気化学的ドーピング、および（iv）光開始ドーピング等の方法があり、後者ではイオン注入法があり、いずれ
も使用可能である。しかし、操作性，およびドーピング
量の制御性の観点から電気化学的ドーピング法が好んで
用いられる。しかも、電気化学的ドーピングでは、π−
共役系高分子が電気化学的重合法によって得られる場合
には、重合後、同じ装置でドーピング量をコントロール
することができるという利点を有する。

一例として電気化学的重合法によってπ−共役系高分子
膜を形成する方法について説明する。電気化学的重合法
ではπ−共役系高分子に相当するモノマーおよび支持電
解質を有機溶媒または水、または水と有機溶媒との混合
溶媒に溶かして反応溶液とする。上記第１図のこの発明
のＦＥＴ素子の作製ではそのリード線として働く金属膜
８を作用電極として、例えば白金などの対極との間に電
流を通じて重合反応を起こさせて、ソースのリード線と
して働く金属膜８上にソースとして作用する所望のπ−
共役系高分子膜１０を析出させる。この後、π−共役高
分子膜１０と異なるπ−共役系高分子に相当するモノマ
ーおよび支持電解質を含む反応溶液を用い、今度はドレ
インのリード線として働く金属膜９を作用電極として、
上記と同様の方法にて金属膜９上にドレインとして作用
する所望のπ−共役系高分子膜１１を析出させる。また
ソースおよびドレインとして働くπ−共役系高分子膜１
０および１１が同一である場合は、ソースおよびドレイ
ンのリード線として働く金属膜８および９を同時に作用
電極として用いることにより、１回の反応で金属膜８お
よび９上にソースおよびドレインとなる、同一のπ−共
役系高分子膜１０および１１が形成できる。

次に、π−共役系高分子膜１０および１１とは異なるπ
−共役系高分子に相当するモノマーと支持電解質を含む
反応溶液を用いて、π−共役系高分子膜１０および１１
の少なくとも一方を作用電極として電気化学的重合を行
い、ソース１０およびドレイン１１として働くπ−共役
系高分子膜上とその間を所望のπ−共役系高分子膜４で
被覆する。電気化学的重合法で合成したπ−共役系高分
子には支持電解質のアニオンが一般にはドーピングされ
ているので、ＦＥＴ素子として優れた特性を得る目的
で、ドーピング量の調整を行っても良い。一般には、Ｆ
ＥＴ素子の特性上、π−共役系高分子膜４，１０，１１
内の少なくとも一種にドーピングが行われ、素子の構造
によって前述のいろいろなドーピング法が用いられる。

さて、電気化学的重合法で用いられる有機溶媒として
は、支持電解質および上記モノマーを溶解させるものな
ら何でもよく、例えばアセトニトリル，ニトロベンゼ
ン，ベンゾニトリル，ニトロメタン，Ｎ，Ｎ−ジメチル
ホルムアミド（ＤＭＦ），ジメチルスルホキシド（ＤＭ
ＳＯ），ジクロロメタン，テトラヒドロフラン，エチル
アルコールおよびメチルアルコール等の極性溶媒が単独
又は２種以上の混合溶媒として用いられる。支持電解質
としては酸化電位および還元電位が高く、電解重合時に
それ自身が酸化又は還元反応を受けず、かつ溶媒中に溶
解させることによって溶液に電導性を付与することので
きる物質であり、例えば、過塩素酸テトラアルキルアン
モニウム塩，テトラアルキルアンモニウムテトラフルオ
ロボレート塩，テトラアルキルアンモニウムヘキサフル
オロホスフェート塩，テトラアルキルアンモニウムパラ
トルエンスルホネート塩および水酸化ナトリウム等が用
いられるが、勿論２種以上を併用しても構わない。

以上は、本発明の一実施例である第１図のＦＥＴ素子に
おいて、π−共役系高分子膜をすべて電気化学的重合法
にて作製する場所について説明したが、ＦＥＴ素子の構
造によっては、電気化学的重合法と他の成膜法との併用
や、他の成膜法だけでＦＥＴ素子を作製することができ
る。このようにして得られる本発明のＦＥＴ素子はスイ
ッチング素子や大面積液晶表示素子の駆動回路として有
用である。

〔具体例〕

以下、具体例によりこの発明の詳細を説明するが、勿
論、この発明はこれらの具体例に限定されるものではな
い。

具体例１ 6S/cmなる電導度を有する厚さ380 μｍのｎ型シリコン
板（3.0 cm×3.0 cm）の両面に熱酸化法で約3000Å厚の
酸化シリコン膜を設けた。次に、片面にポジ型ホトレジ
ストを用いて、ソースとドレインのリード線として働く
金属膜形成用のパターン（各有効面積： 0.2cm×0.8 c
m；両パターン間距離：６μｍ）を描き、その後、真空
蒸着法にてクロム膜を200 Å設け、更にその上に金膜を
300 Å設けた後、レジストを除去してソースとドレイン
のリード線として作用する金膜を形成した。この両リー
ド線に更にリード線を銀銀ペーストでとり、接点部をエ
ポキシ樹脂にて固定し素子基板を得た。

100ｍｌのアセトニトリルに電解質となるテトラメチル
アンモニウム，ｐ−トルエンスルホネート（0.7g）を入
れた液に窒素ガスを約40分間通気させて、完全に電解質
を溶解させた後、ピロールを0.4 ｍｌ添加したものを反
応溶液とした。上記シリコン板上のソースとドレインの
リード線として働く両金膜を作用電極とし、対極として
白金板（１cm×２cm）を用い、参照電極としてＳＣＥ
（飽和カロメル電極）を使用し、反応溶液中にこれらを
浸した。窒素ガス気流下で作用電極を陽極として対極と
の間に一定電流（６０μＡ）を６分間流し、作用電極上
にだけソースとドレインとなるポリピロールを堆積させ
た。合成後、約１５分間、開回路状態で放置した後、ポ
リピロールの被着した基板を反応溶液から取り出し、あ
らかじめ脱酸素したアセトニトリルで２度洗浄後、窒素
ガスを吹きつけて乾燥させ、その後真空中に保存した。

100 ｍｌのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)と２，２′−ジチオ
フェン(0.4g)を溶解させた後、窒素ガスを約３０分間通
気させ反応溶液とした。この溶液に上記ポリピロールの
被着した基板上のソースとドレインとなるポリピロール
膜を作用電極とし、対極として白金板（１cm×２cm）を
用い、参照電極としてＳＣＥを使用し、反応溶液中にこ
れらを浸した。窒素ガス気流下で、まず作用電極にポテ
ンショスタットでＳＣＥに対し１Ｖを１分間印加し、こ
の後、作用電極を陽極として対極との間に一定電流（３
０μＡ）を５分間流し、作用電極であるソースとドレイ
ンとなるポリピロール膜上と、ポリピロール膜間の酸化
シリコン上に半導体層として働くポリチオフェン膜を被
着させた。

次に作用電極の電位をポテンショスタットでＳＣＥに対
して０Ｖに４時間設定してポリピロール膜およびポリチ
オフェン膜のドーピング量を調節した。その後、あらか
じめ脱酸素したアセトニトリルで２度洗浄後、窒素ガス
を吹きつけて乾燥し、その後、真空中で完全に乾燥させ
た。

以上のようにして設けたπ−共役系高分子であるポリピ
ロール膜およびポリチオフェン膜が被覆していないシリ
コン板の他面の酸化シリコンを紙ヤスリで一部（約0..5
cm²）除去し、インジウム−ガリウム合金でｎ型シリコ
ンとオーム性接触をとり、ここからリード線をとり出
し、エポキシ樹脂で接点部を固定し、このリード線を通
じｎ型シリコンがゲート電極として作用するようにし
た。

以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜、１０および１１がそれぞれソ
ースとドレインとして働くポリピロール膜、８および９
はそれぞれソースとドレインからのリード線として働く
金膜により被覆されたクロム膜である。

具体例２ 100 ｍｌのアセトニトリルに電解質となるテトラエチル
アンモニウムパークロレート(0.7g)を溶かした溶液に窒
素ガスを３０分間通気させた後、３−メチルチオフェン
を0.4 ｍｌ添加したものを反応溶液とした。具体例１で
記したと同様の方法で作製した素子基板を用い、シリコ
ン板上のソースとドレインのリード線として働く両金膜
を作用電極とし、対極として白金板（１cm×２cm）を用
い、参照電極としてＳＣＥを使用し、反応溶液中にこれ
らを浸した後窒素ガス気流下で作用電極を陽極として対
極との間に一定電流（６０μＡ）を６分間流し作用電極
上にだけソースとドレインとなるポリ（３−メチルチオ
フェン）膜を堆積させた。その後、ポリ（３−メチルチ
オフェン）膜の被着した基板を反応溶液から取り出し、
あらかじめ脱酸素したアセトニトリルで２度洗浄後、窒
素ガスを吹きつけて乾燥させ、更に真空中に保存した。

テトラエチルアンモニウムパークロレート(0.7g)と２，
２′−ジチオフェン(0.4g)を溶解させた100 ｍｌのアセ
トニトリル溶液に窒素ガスを３０分間通気させ反応溶液
とした。上記シリコン板上のソースとドレインのリード
線として働く両金膜上のポリ（３−メチルチオフェン）
膜を作用電極とし、白金板（１cm×２cm）を対極とし、
ＳＣＥを参照電極として反応溶液にこれらを浸した。窒
素ガス気流下で作用電極にポテンンショスタットでＳＣ
Ｅに対し0.9 Ｖを１分間印加した後、作用電極を陽極と
して対極との間に一定電流（３０μＡ）を７分間流し、
作用電極であるソースとドレインとなるポリ（３−メチ
ルチオフェン）膜上とソースとドレイン間の酸化シリコ
ン上に半導体層として働くポリチオフェン膜を被着させ
た。

次に、作用電極の電位をポテンショスタットでＳＣＥに
対して０Ｖに４時間設定して、ポリ（３−メチルチオフ
ェン）膜およびポリチオフェン膜のドーピング量を調節
した。その後、あらかじめ脱酸素したアセトニトリルで
２度洗浄後、窒素ガスを吹きつけて乾燥し、その後真空
中で完全に乾燥させた。

以上のようにして設けたπ−共役系高分子であるポリ
（３−メチルチオフェン）膜およびポリチオフェン膜が
被覆していないシリコン板の他面の酸化シリコンを紙ヤ
スリで一部（約0.5 cm²）除去し、インジウム−ガリウ
ム合金でｎ型シリコンとオーム性接触をとり、ここから
リード線をとり出し、エポキシ樹脂で接点部を固定し、
このリード線を通じｎ型シリコンがゲート電極として作
用するようにした。

以上のようにして第１図に示した構造のこの発明の実施
例のＦＥＴ素子を試作した。この具体例では第１図中１
と２がｎ型シリコンで構成され、基板兼ゲート電極であ
り、３が絶縁膜として働く酸化シリコン、４が半導体層
であるポリチオフェン膜，１０および１１がそれぞれソ
ースとドレインとして働くポリ（３−メチルチオフェ
ン）膜、８および９はそれぞれ、ソースとドレインから
のリード線として働く金膜により被覆されたクロム膜で
ある。

比較例具体例１と同様に素子基板を作製した。ただし、具体例
１ではソースとドレインのリード線として働く金膜を、
ここではそれぞれソースおよびドレイン自身として使用
した。

テトラエチルアンモニウムパークロレート(0.7g)と２，
２′−ジチオフェン(0.4g)のアセトニトリル溶液（100
ｍｌ）に窒素ガスを３０分間通気したものを反応溶液と
した。上記素子基板のソースおよびドレインとなる両金
膜を作用電極とし、白金板（１cm×２cm）を対極とし、
ＳＣＥを参照電極として、これらを反応溶液に浸した。
作用電極を陽極として対極である白金板との間で一定電
流（３０μＡ）を５分間流し、ソースおよびドレインと
なる両金膜上、並びにソースとドレイン間の酸化シリコ
ン上をポリチオフェン膜で被覆した。次に、作用電極の
電位をポテンショスタットでＳＣＥに対して０Ｖに４時
間設定して、ポリチオフェン膜のドーピング量を調節し
た。その後、あらかじめ脱酸素したアセトニトリルで２
度洗浄後、窒素ガスを吹きつけて乾燥後、真空中で完全
に乾燥させた。以後は具体例１と２同様にしてｎ型シリ
コンがゲート電極として作用するようにした。

以上のようにして第３図に示したと同じ構造の比較例の
ＦＥＴ素子を試作した。この比較例では第３図中、７が
ｎ型シリコンで構成された基板兼ゲート電極であり、３
が絶縁膜として働く酸化シリコン、４が半導体層である
ポリチオフェン膜、５および６がそれぞれソースおよび
ドレインとして働く金膜により被覆されたクロム膜であ
る。

第４図は、具体例１，具体例２および比較例で作製した
ＦＥＴ素子でソース・ドレイン間に３０Ｖを印加した時
にソース・ドレイン間に流れる電流のゲート電圧に対す
る特性図であり、横軸はゲート電圧であり縦軸はソース
・ドレイン間電流である。第４図から明らかなように本
実施例の具体例による２種の素子は、比較例に比べてソ
ース・ドレイン間電流がゲートから印加する電圧により
大きく変調され、著しい特性の向上がみられた。又、具
体例１および２の素子は空気中に１ケ月放置後も劣化は
観られなかった。

〔発明の効果〕

以上のように、この発明のＦＥＴ素子によれば、ソース
を第１のπ−共役系高分子膜で、ドレインを第１のπ−
共役系高分子膜と同じか、または異なる第２のπ−共役
系高分子膜で組成し、更に、電流通路である半導体層を
第１及び第２のπ−共役系高分子膜とは異なる第３のπ
−共役系高分子膜で組成したことにより、安定で優れた
電気特性を示す素子を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例のＦＥＴ素子の断面図、第２図
および第３図は従来のＦＥＴ素子の断面図であり、第４
図は本発明の具体例と比較例のソース・ドレイン間に３
０Ｖを印加した時のソース・ドレイン間電流のゲート電
圧に対する特性図である。図において、１は基板、２はゲート電極、３は絶縁膜、
４は半導体層として働くπ−共役系高分子膜、５および
６はそれぞれソース電極およびドレイン電極、７は基板
兼ゲート電極、８および９はそれぞれソースおよびドレ
インのリード線である金属膜、１０および１１はそれぞ
れソースとドレインとして働くπ−共役系高分子膜であ
る。なお図中同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭60−261175（ＪＰ，Ａ) 特開昭55−130161（ＪＰ，Ａ) 特開昭58−12370（ＪＰ，Ａ) 特開昭61−163658（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】ソースとドレイン間の電流通路である半導
体層の電導度を絶縁薄膜を介してゲート電圧によって制
御する絶縁ゲート電界効果型トランジスタにおいて、上記ソースが第１のπ−共役系高分子膜からなり、ドレ
インが第２のπ−共役系高分子膜からなり、半導体層が
第１及び第２のπ−共役系高分子膜とは異なる第３のπ
−共役系高分子膜からなることを特徴とする電界効果型
トランジスタ。
【請求項２】第１のπ−共役系高分子膜と第２のπ共役
系高分子膜とが異なるものであることを特徴とする特許
請求の範囲第１項記載の電界効果型トランジスタ。
【請求項３】第１のπ−共役系高分子膜と第２のπ−共
役系高分子膜とが同じであることを特徴とする特許請求
の範囲第１項記載の電界効果型トランジスタ。
【請求項４】第１，第２及び第３のπ−共役系高分子膜
のうち少なくとも一種が複素五員環を有するπ−共役系
高分子からなることを特徴とする特許請求の範囲第１項
ないし第３項のいずれかに記載の電界効果型トランジス
タ。
【請求項５】複素五員環を有する第１，第２，第３のπ
−共役系高分子が、一般式（ただし、ＸはＳおよびＯ原子の内の一種、Ｒ_１および
Ｒ_２は−Ｈ，−ＣＨ_３，−ＯＣＨ_３，−Ｃ_２Ｈ_５，およ
び−ＯＣ_２Ｈ_５基の内の一種、ｎは整数である。）で示
されるものであることを特徴とする特許請求の範囲第４
項記載の電界効果型トランジスタ。
【請求項６】複素五員環を有する第１，第２，第３のπ
−共役系高分子が、一般式（ただし、Ｒ_１およびＲ_２は−Ｈ，−ＣＨ_３，−ＯＣＨ
_３，−Ｃ_２Ｈ_５および−ＯＣ_２Ｈ_５基の内の一種、Ｒ_３
は一Ｈ，−ＣＨ_３，−Ｃ_２Ｈ_５，−Ｃ_３Ｈ_７，およびの内の一種、ｎは整数である。）で示されるものである
ことを特徴とする特許請求の範囲第４項記載の電界効果
型トランジスタ。
【請求項７】複素五員環を有する第１，第２，第３のπ
−共役系高分子がポリチオフェンまたはポリ（３−メチ
ルチオフェン）であることを特徴とする特許請求の範囲
第５項記載の電界効果型トランジスタ。
【請求項８】複素五員環を有する第１，第２，第３のπ
−共役系高分子がポリピロールまたはポリ（Ｎ−メチル
ピロール）であることを特徴とする特許請求の範囲第６
項記載の電界効果型トランジスタ。
【請求項９】第１，及び第２のπ−共役系高分子膜がポ
リピロールであり、第３のπ−共役系高分子膜がポリチ
オフェンであることを特徴とする特許請求の範囲第４項
記載の電界効果型トランジスタ。
【請求項１０】第１及び第２のπ−共役系高分子膜がポ
リ（３−メチルチオフェン）であり、第３のπ−共役系
高分子膜がポリチオフェンであることを特徴とする特許
請求の範囲第４項記載の電界効果型トランジスタ。
【請求項１１】第１，第２及び第３のπ−共役系高分子
膜のうち、少なくとも一種は電気化学的重合法によって
得たものであることを特徴とする特許請求の範囲第１項
ないし第１０項のいずれかに記載の電界効果型トランジ
スタ。
【請求項１２】第１，第２及び第３のπ−共役系高分子
膜のうち、少なくとも一種はドーピングを施したもので
あることを特徴とする特許請求の範囲第１項ないし第１
１項のいずれかに記載の電界効果型トランジスタ。
【請求項１３】上記少なくとも一種のπ−共役系高分子
膜は、電気化学的にドーピングを施したものであること
を特徴とする特許請求の範囲第１２項記載の電界効果型
トランジスタ。
【請求項１４】ポリチオフェンは２，２′−ジチオフェ
ンの電気化学的重合法により得たものであることを特徴
とする特許請求の範囲第７項または第９項ないし第１０
項のいずれかに記載の電界効果型トランジスタ。
【請求項１５】ゲート電極がｐ型シリコンおよびｎ型シ
リコンの内の一種により組成されていることを特徴とす
る特許請求の範囲第１項ないし第１４項のいずれかに記
載の電界効果型トランジスタ。