JPH0638576B2 - パルストランスによる信号伝達回路 - Google Patents
パルストランスによる信号伝達回路Info
- Publication number
- JPH0638576B2 JPH0638576B2 JP59231087A JP23108784A JPH0638576B2 JP H0638576 B2 JPH0638576 B2 JP H0638576B2 JP 59231087 A JP59231087 A JP 59231087A JP 23108784 A JP23108784 A JP 23108784A JP H0638576 B2 JPH0638576 B2 JP H0638576B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pulse transformer
- circuit
- turned
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008054 signal transmission Effects 0.000 title claims description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000004804 winding Methods 0.000 description 9
- 230000004907 flux Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばトランジスタ、GTO、FET 等のように自己
にターンオフ機能を有する自己消弧形の半導体素子に制
御回路から制御信号を伝達する場合、主回路と制御回路
間に両回路を絶縁するためパルストランスを介して信号
伝達する技術に関するもので、パルストランスの残留磁
束による信号伝達の遅れを解消するものである。
にターンオフ機能を有する自己消弧形の半導体素子に制
御回路から制御信号を伝達する場合、主回路と制御回路
間に両回路を絶縁するためパルストランスを介して信号
伝達する技術に関するもので、パルストランスの残留磁
束による信号伝達の遅れを解消するものである。
第４図は従来のパルストランスによる信号伝達回路の回
路構成例図である。図中、E1は直流電源、PT1 はパルス
トランス、S11 ，S12 はスイッチ、D11 ，D12 はダイオ
ード、Ｒ11は抵抗器である。このような回路構成で、例
えばトランジスタのベース・エミッタ間を負荷回路とす
ると、そのトランジスタのベース・エミッタ間にハイ信
号Ｈを与えたい場合は、スイッチS11及びS12を交互にオ
ン・オフし、ロー信号Ｌを与えたい場合は、スイッチS
11及びS12を共にオフとして制御するものである。いま
スイッチS11 をオンとすると、E1 −S11 −PT1 の一次
巻線−E1の経路で電流が流れ、パルストランスPT1の二
次巻線にダイオードＤ13の順方向の電圧が誘起する。次
にスイッチＳ11 をオフすると同時にスイッチＳ12をオ
ンとすると、E1 −S12 −PT1 の一次巻線−E1 の経路で
電流が流れ、パルストランスPT1の二次巻線にダイオー
ドＤ14の順方向電圧が誘起する。以後同様に、スイッチ
Ｓ11とＳ12とのオン・オフを交互にくり返すと、パルス
トランスPT1 の二次巻線にはスイッチＳ11のオン・オフ
により、第９図(イ)に示すような誘起電圧が発生し、ス
イッチS12のオン・オフにより第９図(ロ)に示すような誘
起電圧が発生する。したがって、負荷回路には、これら
の電圧が、それぞれダイオードＤ13及びＤ14で整流され
て印加されるため、第９図(ハ)に示すような電圧すなわ
ちハイ信号が印加されることとなり、スイッチS11，Ｓ
12を交互にオン・オフしている間はハイ信号Ｈ，両スイ
ッチともオフとしている間はロー信号Ｌが負荷回路に伝
達されるものである。
路構成例図である。図中、E1は直流電源、PT1 はパルス
トランス、S11 ，S12 はスイッチ、D11 ，D12 はダイオ
ード、Ｒ11は抵抗器である。このような回路構成で、例
えばトランジスタのベース・エミッタ間を負荷回路とす
ると、そのトランジスタのベース・エミッタ間にハイ信
号Ｈを与えたい場合は、スイッチS11及びS12を交互にオ
ン・オフし、ロー信号Ｌを与えたい場合は、スイッチS
11及びS12を共にオフとして制御するものである。いま
スイッチS11 をオンとすると、E1 −S11 −PT1 の一次
巻線−E1の経路で電流が流れ、パルストランスPT1の二
次巻線にダイオードＤ13の順方向の電圧が誘起する。次
にスイッチＳ11 をオフすると同時にスイッチＳ12をオ
ンとすると、E1 −S12 −PT1 の一次巻線−E1 の経路で
電流が流れ、パルストランスPT1の二次巻線にダイオー
ドＤ14の順方向電圧が誘起する。以後同様に、スイッチ
Ｓ11とＳ12とのオン・オフを交互にくり返すと、パルス
トランスPT1 の二次巻線にはスイッチＳ11のオン・オフ
により、第９図(イ)に示すような誘起電圧が発生し、ス
イッチS12のオン・オフにより第９図(ロ)に示すような誘
起電圧が発生する。したがって、負荷回路には、これら
の電圧が、それぞれダイオードＤ13及びＤ14で整流され
て印加されるため、第９図(ハ)に示すような電圧すなわ
ちハイ信号が印加されることとなり、スイッチS11，Ｓ
12を交互にオン・オフしている間はハイ信号Ｈ，両スイ
ッチともオフとしている間はロー信号Ｌが負荷回路に伝
達されるものである。
しかし、従来の回路では、負荷回路への信号をハイ信号
Ｈからロー信号Ｌに切替えるとき、ハイ信号Ｈが０にな
るのが遅れるため制御信号伝達が正確に行われないとい
う欠点がある。第５図は、第４図の等価回路で、パルス
トランスPT1 の一次及び二次巻線の漏れインダクタンス
を無視し、且つ、簡単化するため、変圧比を１：１と
し、更に又、負荷回路は抵抗Ｒ11に比してインピーダン
スが非常に大きいものとする。第５図に於て、今まで、
スイッチＳ11とスイッチＳ12を交互にオン・オフし、負
荷回路へハイ信号Ｈを伝達しており、今負荷回路への信
号をロー信号Ｌとするため、スイッチＳ11をオン状態か
らオフにする場合の動作を説明する。スイッチＳ11がオ
ンの時点では、一次側ではE1−S11−PT1 (A)−E1 の経
路で励磁電流が流れ、二次側にはE1 −S11 −D13 −R11
−E1の経路で電流が流れる。したがって、負荷回路へ
は抵抗Ｒ11による電圧降下分すなわち、Ｅ１の電圧が印
加される。第６図は、負荷回路に印加される電圧の変化
を示す図で、図中のＴ１時点より前の電圧Ｅ１はスイツ
チ１１がオンの状態を示すものである。さて、いま第６
図のT1時点で出力信号をローＬとするため、スイッチＳ
11をオフする（勿論、スイッチＳ12はオフのまゝであ
る）と、回路には巻線PT1 (A)に貯えられた磁束エネル
ギーにより電流が流れ続けるのであり、次の二つの経路
が形成される。
Ｈからロー信号Ｌに切替えるとき、ハイ信号Ｈが０にな
るのが遅れるため制御信号伝達が正確に行われないとい
う欠点がある。第５図は、第４図の等価回路で、パルス
トランスPT1 の一次及び二次巻線の漏れインダクタンス
を無視し、且つ、簡単化するため、変圧比を１：１と
し、更に又、負荷回路は抵抗Ｒ11に比してインピーダン
スが非常に大きいものとする。第５図に於て、今まで、
スイッチＳ11とスイッチＳ12を交互にオン・オフし、負
荷回路へハイ信号Ｈを伝達しており、今負荷回路への信
号をロー信号Ｌとするため、スイッチＳ11をオン状態か
らオフにする場合の動作を説明する。スイッチＳ11がオ
ンの時点では、一次側ではE1−S11−PT1 (A)−E1 の経
路で励磁電流が流れ、二次側にはE1 −S11 −D13 −R11
−E1の経路で電流が流れる。したがって、負荷回路へ
は抵抗Ｒ11による電圧降下分すなわち、Ｅ１の電圧が印
加される。第６図は、負荷回路に印加される電圧の変化
を示す図で、図中のＴ１時点より前の電圧Ｅ１はスイツ
チ１１がオンの状態を示すものである。さて、いま第６
図のT1時点で出力信号をローＬとするため、スイッチＳ
11をオフする（勿論、スイッチＳ12はオフのまゝであ
る）と、回路には巻線PT1 (A)に貯えられた磁束エネル
ギーにより電流が流れ続けるのであり、次の二つの経路
が形成される。
(1)ＰＴ1 (B)−Ｄ14−Ｒ11−ＰＴ1 (B) (2)ＰＴ1 (B)−Ｄ12−Ｅ１−ＰＴ1 (B) そして、抵抗Ｒ11の電圧降下分が電源電圧Ｅ1より高い
間は上記(1)(2)の両方の経路で電流が流れるが、電流が
減少してきて抵抗Ｒ11の電圧降下分が電源電圧Ｅ1より
も低くなると、上記(2)の経路では、最早、電流は流れ
なくなり、上記(1)の経路でのみ流れ漸次減少してい
く。したがって、負荷回路に印加される電圧は、第６図
に示すようにスイッチＳ11をオフした時点T1から時点T2
までのt1の間(1)(2)の両方の経路で電流が流れている
間）は電源電圧E1と同じ電圧E1が印加され、時点T2から
漸次低下していき、負荷回路がロー信号Ｌとみなすスレ
ッシュホールドレベルVeに達するのはT2時点からt2後の
T3時点である。したがって、スイッチＳ11をオフした時
点T1からt1＋t1＝ｔ秒間、信号伝播の遅れが生ずること
となる。これを解消するため、抵抗Ｒ11の抵抗値を小さ
くして、抵抗Ｒ11の両端電圧を第７図のようにして、伝
播遅れをなくする方法も考えられるが、この方法では抵
抗Ｒ11による負荷電流の損失が大きくなり、効率低下と
なるため、実用に供し得ず、又、抵抗Ｒ11の代りに第８
図に示すようにスイッチＳ13を設け、スイッチS11，S12
が交互にオン・オフされているときは、スイッチＳ13を
オフとしておき、スイッチS11，Ｓ12が両方ともオフと
なって、負荷回路にロー信号を与える時点T1でスイッチ
Ｓ13をオンとして第７図のように伝播遅れをなくする方
法も考えられるが、しかし、このスイッチＳ13を制御す
るもう一つの系統の絶縁された信号回路が必要となり、
問題解決にならない。本発明は、このような従来の欠点
を解消し、信号伝播遅れを生せず、実用に供し得るパル
ストランスによる信号伝達回路の提供を目的とする。
間は上記(1)(2)の両方の経路で電流が流れるが、電流が
減少してきて抵抗Ｒ11の電圧降下分が電源電圧Ｅ1より
も低くなると、上記(2)の経路では、最早、電流は流れ
なくなり、上記(1)の経路でのみ流れ漸次減少してい
く。したがって、負荷回路に印加される電圧は、第６図
に示すようにスイッチＳ11をオフした時点T1から時点T2
までのt1の間(1)(2)の両方の経路で電流が流れている
間）は電源電圧E1と同じ電圧E1が印加され、時点T2から
漸次低下していき、負荷回路がロー信号Ｌとみなすスレ
ッシュホールドレベルVeに達するのはT2時点からt2後の
T3時点である。したがって、スイッチＳ11をオフした時
点T1からt1＋t1＝ｔ秒間、信号伝播の遅れが生ずること
となる。これを解消するため、抵抗Ｒ11の抵抗値を小さ
くして、抵抗Ｒ11の両端電圧を第７図のようにして、伝
播遅れをなくする方法も考えられるが、この方法では抵
抗Ｒ11による負荷電流の損失が大きくなり、効率低下と
なるため、実用に供し得ず、又、抵抗Ｒ11の代りに第８
図に示すようにスイッチＳ13を設け、スイッチS11，S12
が交互にオン・オフされているときは、スイッチＳ13を
オフとしておき、スイッチS11，Ｓ12が両方ともオフと
なって、負荷回路にロー信号を与える時点T1でスイッチ
Ｓ13をオンとして第７図のように伝播遅れをなくする方
法も考えられるが、しかし、このスイッチＳ13を制御す
るもう一つの系統の絶縁された信号回路が必要となり、
問題解決にならない。本発明は、このような従来の欠点
を解消し、信号伝播遅れを生せず、実用に供し得るパル
ストランスによる信号伝達回路の提供を目的とする。
第１図は本発明のパルストランスによる信号伝達回路の
回路構成図である。図中、E1は直流電源、PT1 はパルス
トランス、Ｓ21〜Ｓ24はスイッチ、Ｄ21〜Ｄ24はダイオ
ード、Ｒ21は抵抗である。すなわち、第４図の従来の回
路にスイッチＳ23及びＳ24を付加したものであり、原理
的には、第８図のスイッチＳ13の機能を一次側に移して
出力信号をハイＨからローＬに切替える際、一次側に短
絡回路を構成するようにしパルストランスPT1 の残留磁
束による誘起電圧を短絡して消滅させるようにしたもの
である。
回路構成図である。図中、E1は直流電源、PT1 はパルス
トランス、Ｓ21〜Ｓ24はスイッチ、Ｄ21〜Ｄ24はダイオ
ード、Ｒ21は抵抗である。すなわち、第４図の従来の回
路にスイッチＳ23及びＳ24を付加したものであり、原理
的には、第８図のスイッチＳ13の機能を一次側に移して
出力信号をハイＨからローＬに切替える際、一次側に短
絡回路を構成するようにしパルストランスPT1 の残留磁
束による誘起電圧を短絡して消滅させるようにしたもの
である。
第２図は、第１図の等価回路で、前述の従来の場合と同
様に、パルストランスPT1 の一次及び二次巻線の漏れイ
ンダクタンスを無視し、且つ、簡単化するために変圧比
を１：１とし、更に又、負荷回路は抵抗Ｒ21に比してイ
ンピーダンスが非常に大きいものとする。第２図に於
て、まずスイッチＳ23をオフ、スイッチＳ24をオンにし
た状態でスイッチＳ21とＳ22とを交互にオン・オフす
る。そうすると、従来の第４図の場合と全く同じ回路の
状態であるため、同じように作用して負荷回路にハイ信
号Ｈを伝送する。そして、ロー信号Ｌに切替えるとき、
いま例えば、スイッチＳ22がオフで、スイッチＳ21がオ
ンの状態ではE1−S11−PT1 (A)−S24−Ｅ１の経路で励
磁電流が流れ、E1−S21−Ｄ23−Ｒ21−Ｓ24−E1の経路
で負荷電流が流れる。したがって負荷回路には、第３図
のＴ１時点より前の状態として示す電源電圧Ｅ１と同じ
電圧Ｅ１のハイ信号Ｈが印加される。この状態でいま、
第３図のT1時点で伝送信号をロー信号Ｌに切替えるた
め、スイッチＳ21をオフする（このときは当然Ｓ22もオ
フ状態）。又これと同時にスイッチS24をオフし、スイ
ッチＳ23をオンする。すなわち、残留磁束エネルギーの
放出経路が形成され、ＰＴ１（Ｂ）−Ｄ２２−Ｓ23−Ｐ
Ｔ１（Ｂ）の経路で電流が流れ、瞬時にエネルギーが放
出され、その結果パルストランスPT1 の二次側へは従来
の回路で発生していたような残留磁束による電圧は発生
しないことになる。したがって、第７図に示すように切
替と同時に負荷回路へ印加される電圧がロー信号Ｌとな
り、従来の回路のような信号の伝送遅れは生じないこと
となる。
様に、パルストランスPT1 の一次及び二次巻線の漏れイ
ンダクタンスを無視し、且つ、簡単化するために変圧比
を１：１とし、更に又、負荷回路は抵抗Ｒ21に比してイ
ンピーダンスが非常に大きいものとする。第２図に於
て、まずスイッチＳ23をオフ、スイッチＳ24をオンにし
た状態でスイッチＳ21とＳ22とを交互にオン・オフす
る。そうすると、従来の第４図の場合と全く同じ回路の
状態であるため、同じように作用して負荷回路にハイ信
号Ｈを伝送する。そして、ロー信号Ｌに切替えるとき、
いま例えば、スイッチＳ22がオフで、スイッチＳ21がオ
ンの状態ではE1−S11−PT1 (A)−S24−Ｅ１の経路で励
磁電流が流れ、E1−S21−Ｄ23−Ｒ21−Ｓ24−E1の経路
で負荷電流が流れる。したがって負荷回路には、第３図
のＴ１時点より前の状態として示す電源電圧Ｅ１と同じ
電圧Ｅ１のハイ信号Ｈが印加される。この状態でいま、
第３図のT1時点で伝送信号をロー信号Ｌに切替えるた
め、スイッチＳ21をオフする（このときは当然Ｓ22もオ
フ状態）。又これと同時にスイッチS24をオフし、スイ
ッチＳ23をオンする。すなわち、残留磁束エネルギーの
放出経路が形成され、ＰＴ１（Ｂ）−Ｄ２２−Ｓ23−Ｐ
Ｔ１（Ｂ）の経路で電流が流れ、瞬時にエネルギーが放
出され、その結果パルストランスPT1 の二次側へは従来
の回路で発生していたような残留磁束による電圧は発生
しないことになる。したがって、第７図に示すように切
替と同時に負荷回路へ印加される電圧がロー信号Ｌとな
り、従来の回路のような信号の伝送遅れは生じないこと
となる。
第１図の場合のダイオードＤ23，Ｄ24をそれぞれ反対極
性とし、且つ、出力端子の極性を反対としてもパルスト
ランスPT1 の２次巻線は連続しているため第１図の場合
と同じ結果が得られることとなる。
性とし、且つ、出力端子の極性を反対としてもパルスト
ランスPT1 の２次巻線は連続しているため第１図の場合
と同じ結果が得られることとなる。
本発明により信号の伝播遅れが生ぜず且つ実用に供し得
るパルストランスによる伝達回路を提供できるという効
果がもたらされる。
るパルストランスによる伝達回路を提供できるという効
果がもたらされる。
なお、実施例は直流電源Ｅ１の正極側より、交互にオン
／オフするスイッチＳ21、Ｓ22を接続しているが直流電
源Ｅ１の負極側に接続してもよく、その場合スイッチＳ
23、Ｓ24の接続は逆になりスイッチＳ23は負極側、スイ
ッチＳ24が正極側に各接続されパルストランスＰＴ１中
間タップとの間にそれぞれ挿入される。
／オフするスイッチＳ21、Ｓ22を接続しているが直流電
源Ｅ１の負極側に接続してもよく、その場合スイッチＳ
23、Ｓ24の接続は逆になりスイッチＳ23は負極側、スイ
ッチＳ24が正極側に各接続されパルストランスＰＴ１中
間タップとの間にそれぞれ挿入される。
第１図は本発明による信号伝達回路の回路構成図、第２
図は第１図の等価回路図、第３図は第１図の場合の出力
切替時の出力波形図、第４図は、従来の信号伝達回路の
回路構成図、第５図は第４図の等価回路図、第６図は第
４図の場合の出力切替時の出力波形図、第７図は第４図
中の抵抗Ｒ11を極めて小さくした場合の出力切替時の出
力波形図、第８図は、第４図中の抵抗Ｒ11をスイッチS
13に変えた場合の回路構成図、第９図は、第４図の場合
の出力波形説明図である。
図は第１図の等価回路図、第３図は第１図の場合の出力
切替時の出力波形図、第４図は、従来の信号伝達回路の
回路構成図、第５図は第４図の等価回路図、第６図は第
４図の場合の出力切替時の出力波形図、第７図は第４図
中の抵抗Ｒ11を極めて小さくした場合の出力切替時の出
力波形図、第８図は、第４図中の抵抗Ｒ11をスイッチS
13に変えた場合の回路構成図、第９図は、第４図の場合
の出力波形説明図である。
Claims (1)
- 【請求項１】一次、二次双方の側ともにセンサタップを
有するパルストランス（ＰＴ１）と、 直流電源（Ｅ１）のいずれか一方の端子とパルストラン
ス（ＰＴ１）一次側両端子間にそれぞれ接続される第一
のスイッチ（Ｓ21）とダイオード（Ｄ21）の並列路及び
第二のスイッチ（Ｓ22）とダイオード（Ｄ22）の並列路
と、 直流電源（Ｅ１）の上記いずれか一方の端子とパルスト
ランス（ＰＴ１）一次側センタタップ間に接続される第
三のスイッチ（Ｓ23）と直流電源（Ｅ１）の他方端子と
上記センタタップ間に接続される第四のスイッチ（Ｓ2
4）と、 パルストランス（ＰＴ１）の二次側両端子間へ各ダイオ
ードを互いに逆極性に接続するとともにその接続箇所と
センタタップとの間へ負荷を挿入してなる回路と、 を備えてなり、 信号伝達時は、第三のスイッチ（Ｓ23）をオフ状態と
し、第四のスイッチ（Ｓ24）のオン状態のもとで、第
一、第二のスイッチ（Ｓ21）、（Ｓ22）を交互にオン／
オフ動作させ、信号伝達停止時は第四のスイッチ（Ｓ2
4）をオン状態からオフへ切替えるとともに第一、第二
のスイッチ（Ｓ21）、（Ｓ22）における交互のオン／オ
フ動作を停止させ、かつ第三のスイッチ（Ｓ23）をオフ
からオンに切替えたことを特徴とするパルストランスに
よる信号伝達回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231087A JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231087A JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61108221A JPS61108221A (ja) | 1986-05-26 |
| JPH0638576B2 true JPH0638576B2 (ja) | 1994-05-18 |
Family
ID=16918079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231087A Expired - Lifetime JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638576B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146040A (ja) * | 1985-12-20 | 1987-06-30 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム用ペアケ−ブルネツトワ−クシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174934A (en) * | 1981-04-01 | 1982-10-27 | Lucas Industries Ltd | Transistor drive circuit |
-
1984
- 1984-10-31 JP JP59231087A patent/JPH0638576B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61108221A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587358B1 (en) | Switching power supply circuit | |
| EP1405394B1 (en) | Isolated drive circuitry used in switch-mode power converters | |
| US4511815A (en) | Transformer-isolated power MOSFET driver circuit | |
| US5930122A (en) | Inverter and DC power supply apparatus with inverter used therein | |
| CA2833017A1 (en) | Gate drive circuit and associated method | |
| JPH08154375A (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| US4201957A (en) | Power inverter having parallel switching elements | |
| US2990519A (en) | Transistor oscillator | |
| US4308577A (en) | Base drive circuit | |
| US3925715A (en) | Regulated DC to DC converter | |
| US3624485A (en) | Surge current limiting circuitry for direct current to direct current chopper inverters | |
| JPH0638576B2 (ja) | パルストランスによる信号伝達回路 | |
| US4105957A (en) | Full wave bridge power inverter | |
| US4066916A (en) | Transistor drive circuits | |
| JPS61202521A (ja) | パルストランスによる信号伝達回路 | |
| JPS5925405B2 (ja) | 半導体スイツチ装置 | |
| JPH0917660A (ja) | スイッチ回路 | |
| JPS61126815A (ja) | パルストランスによる信号伝達回路 | |
| JPH0715351Y2 (ja) | スイッチング電源装置 | |
| JPS6367434B2 (ja) | ||
| JPS61131913A (ja) | パルストランスによる信号伝達回路 | |
| JPH07264029A (ja) | 双方向接続トランジスタの駆動回路 | |
| SU1193762A1 (ru) | Устройство дл управлени силовым транзистором | |
| JP2003299343A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| GB2088655A (en) | Switched mode power supplies |