JPS61108221A - パルストランスによる信号伝達回路 - Google Patents
パルストランスによる信号伝達回路Info
- Publication number
- JPS61108221A JPS61108221A JP59231087A JP23108784A JPS61108221A JP S61108221 A JPS61108221 A JP S61108221A JP 59231087 A JP59231087 A JP 59231087A JP 23108784 A JP23108784 A JP 23108784A JP S61108221 A JPS61108221 A JP S61108221A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pulse transformer
- terminal
- connect
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えばトランジスタ、ＧＴＯ，ＦＤＡＴ等のよ
うに自己にターンオフ機能を有する自己消費形のろ頁 半導体素子に制御回路から制御信号を伝達する場合、主
回路と制御回路間に両回路を絶縁するためパルストラン
スを介して信号伝達する技術に関す □るもので、パル
ストランスの残留磁束による信号伝達の遅れを解消する
ものである。
うに自己にターンオフ機能を有する自己消費形のろ頁 半導体素子に制御回路から制御信号を伝達する場合、主
回路と制御回路間に両回路を絶縁するためパルストラン
スを介して信号伝達する技術に関す □るもので、パル
ストランスの残留磁束による信号伝達の遅れを解消する
ものである。
第４図は従来のパルストランスによる信号伝達回路の回
路構成側口である。図中、Ｅｌは直流電源、ＦＴ、はパ
ルストランス、ＳＨ＋ ８１２はスイッチ５ＤＩＩＩＤ
１２ はダイオード、Ｒ１１は抵抗器である。このよう
な回路構成で、例えばトランジスタのベース・エミッタ
間を負荷回路とすると、そのトランジスタのベース・エ
ミッタ間にノ・イ信号Ｈを与えたい場合は、スイッチｅ
１１及びＳ１２を交互にオン・オフし、ロー信号りを与
えたい場合は、スイッチＳｌｌ及び８１２を共にオフと
して制御するものである。いまスイッチＳ１１をオンと
すると、Ｂ、 −８Ｈ−ＰＴ、の一次巻線−Ｆｉ、の経
路で電流が流れ、パルストランスＰＴＩの二次巻線にダ
イオードＤＩ３ の順方向の電圧が誘起する。次にスイ
ッチｅｌｌ をオフすると同時にスイツ５頁 特開昭６ｌ−１０８２２１（２） テ８１２ をオンとすると、Ｅ、−８，２−ＦＴ、の
一次巻線−Ｅ、の経路で電流が流れ、パルストランスＦ
Ｔ、の二次巻線にダイオードＤＩ４ の順方向電圧が誘
起する。
路構成側口である。図中、Ｅｌは直流電源、ＦＴ、はパ
ルストランス、ＳＨ＋ ８１２はスイッチ５ＤＩＩＩＤ
１２ はダイオード、Ｒ１１は抵抗器である。このよう
な回路構成で、例えばトランジスタのベース・エミッタ
間を負荷回路とすると、そのトランジスタのベース・エ
ミッタ間にノ・イ信号Ｈを与えたい場合は、スイッチｅ
１１及びＳ１２を交互にオン・オフし、ロー信号りを与
えたい場合は、スイッチＳｌｌ及び８１２を共にオフと
して制御するものである。いまスイッチＳ１１をオンと
すると、Ｂ、 −８Ｈ−ＰＴ、の一次巻線−Ｆｉ、の経
路で電流が流れ、パルストランスＰＴＩの二次巻線にダ
イオードＤＩ３ の順方向の電圧が誘起する。次にスイ
ッチｅｌｌ をオフすると同時にスイツ５頁 特開昭６ｌ−１０８２２１（２） テ８１２ をオンとすると、Ｅ、−８，２−ＦＴ、の
一次巻線−Ｅ、の経路で電流が流れ、パルストランスＦ
Ｔ、の二次巻線にダイオードＤＩ４ の順方向電圧が誘
起する。
以後同様に・スイッチＳｌｌ とＳ１２ とのオン・
オフを交互にくり返すと、パルストランスＦＴ、の二次
巻線にはスイッチ８＋１ のオン・オフにより、第９
図０）に示すような誘起電圧が発生し、スイッチ８１２
のオン・オフにより第９図（ロ）に示すような誘起電圧
が発生する。したがって、負荷回路には、これらの電圧
が、それぞれダイオードＤＩ３ 及びＤＩ４ で整流さ
れて印加されるため、第９図（ハ）に示すような電圧す
なわちハイ信号が印加されることとなり・スイッチ８１
１ ＋ ８１２ を交互にオン・オフしている間はハイ
信号Ｈ１両スイッチともオフとしている間はロー信号り
が負荷回路に伝達されるものである。
オフを交互にくり返すと、パルストランスＦＴ、の二次
巻線にはスイッチ８＋１ のオン・オフにより、第９
図０）に示すような誘起電圧が発生し、スイッチ８１２
のオン・オフにより第９図（ロ）に示すような誘起電圧
が発生する。したがって、負荷回路には、これらの電圧
が、それぞれダイオードＤＩ３ 及びＤＩ４ で整流さ
れて印加されるため、第９図（ハ）に示すような電圧す
なわちハイ信号が印加されることとなり・スイッチ８１
１ ＋ ８１２ を交互にオン・オフしている間はハイ
信号Ｈ１両スイッチともオフとしている間はロー信号り
が負荷回路に伝達されるものである。
しかし、従来の回路では・負荷回路への信号をハイ信号
Ｈからロー信号りに切替えるとき、ノ・イ信号Ｈが０に
なるのが遅れるため制御信号伝達が正確にいかないとい
う欠点がある。第５図は、第６頁 ４図の等価回路で、パルストランスＰＴ１の一次及び二
次巻線の漏れインダクタンスを無視し、且つ、ｔｌＰｌ
化するため、変圧比を１：１とし、更に又、負荷回路は
抵抗Ｒ１１に比してインピーダンスが非常に大きいもの
とする。第５図に於て、今まで、スイッチ８１１とスイ
ッチＳｔｔを交互にオン・オフし、負荷回路ヘハイ信号
Ｈを伝達しており、今負荷回路への信号をロー信号りと
するため、スイッチＳｌｌをオンの状態からオフにする
場合の動作を説明する。スイッチＳ１１がオンの時点で
は、一次側ではに＋ Ｅｌ＋＋ ＰＴＩ（Ａ）
Ｋ＋の経路で励磁電流が流れ、二次側にはＦｆ＋ Ｓ
＋＋ Ｄ＋ａ Ｒ＋＋ Ｉｔの経路で電流が流れ
る。したがって、負荷回路へは抵抗Ｒ１１による電圧降
下分すなわち、 Ｅｌの電圧が印加される。第６図は、
負荷回路に印加される電圧の変化を示す図で、図中の１
時点以前は電圧ｍ、であるのは、このことを示すもので
ある。さて、いま第６図のＴ１時点で出力信号をローＬ
とするため、スイッチＥｌ１１をオフする（このときは
８１２もオフのま＼にしておく）と、励磁電流は巻線Ｆ
ＴＩ（Ａ）に貯えられた磁束により流れ続けようとする
ため、次の二つの経路により電流が流れる。
Ｈからロー信号りに切替えるとき、ノ・イ信号Ｈが０に
なるのが遅れるため制御信号伝達が正確にいかないとい
う欠点がある。第５図は、第６頁 ４図の等価回路で、パルストランスＰＴ１の一次及び二
次巻線の漏れインダクタンスを無視し、且つ、ｔｌＰｌ
化するため、変圧比を１：１とし、更に又、負荷回路は
抵抗Ｒ１１に比してインピーダンスが非常に大きいもの
とする。第５図に於て、今まで、スイッチ８１１とスイ
ッチＳｔｔを交互にオン・オフし、負荷回路ヘハイ信号
Ｈを伝達しており、今負荷回路への信号をロー信号りと
するため、スイッチＳｌｌをオンの状態からオフにする
場合の動作を説明する。スイッチＳ１１がオンの時点で
は、一次側ではに＋ Ｅｌ＋＋ ＰＴＩ（Ａ）
Ｋ＋の経路で励磁電流が流れ、二次側にはＦｆ＋ Ｓ
＋＋ Ｄ＋ａ Ｒ＋＋ Ｉｔの経路で電流が流れ
る。したがって、負荷回路へは抵抗Ｒ１１による電圧降
下分すなわち、 Ｅｌの電圧が印加される。第６図は、
負荷回路に印加される電圧の変化を示す図で、図中の１
時点以前は電圧ｍ、であるのは、このことを示すもので
ある。さて、いま第６図のＴ１時点で出力信号をローＬ
とするため、スイッチＥｌ１１をオフする（このときは
８１２もオフのま＼にしておく）と、励磁電流は巻線Ｆ
ＴＩ（Ａ）に貯えられた磁束により流れ続けようとする
ため、次の二つの経路により電流が流れる。
（１） Ｆ Ｔ＋ ０３） ＤＩ４ Ｒ１１ＰＴ
Ｉ中）（２） ｐ’ｒ、ω） ＤＩ２ ＥＩ
ＰＴＩ（Ｂ）そして、抵抗Ｒ１＋ の電圧降下分が電源
電圧ＥＩより高い間は上記（１） （２）の両方の経路
で電流が流れるが・電流が減少してきて抵抗Ｒ１１の電
圧降下分が電源電圧Ｅ１よりも低くなると、」二記（２
）の経路では、最早、電流は流れなくなり、上記（１）
の経路でのみ流れ漸次減少していく。したがって、負荷
回路に印加される電圧は、第６図に示すようにスイッチ
Ｅｌｌ＋ をオフした時点Ｔ、から時点’ｒ２−１での
ｔｌの間（（１） （２）の両方の経路で電流が流れて
いる間）は電源電圧Ｅ、と同じ電圧Ｅ１が印加され、時
点Ｔ２から漸次低下していき、負荷回路がロー信号りと
みなすスレッシェホールドレベル■に１２時点からｔ２
後のＴｓ時点に達する。したがって、スイッチｅ１１
をオフした時点ＴＩからｔ、＋ｔ２＝＝を秒間、信号伝
播の遅れが生ずることとなる。これを解消するため、抵
抗Ｒ１１の抵抗値を小さくして、抵抗Ｒ１１の両端電圧
を第７図のようにして、伝播遅れをカくする方法も考え
られるが、この方法では抵抗Ｒ１１による負荷電流の損
失が大きくなり、効率低下となるため、実用に供し得ず
・又、抵抗Ｒ１１の代りに第８図に示すようにスイッチ
ＥＩ＋３を設け、スイッチＳＩＩ＊Ｓ１２が交互にオン
・オフされているときは、スイッチ日１９をオフとして
おき、スイッチＳＩＩ＋ＳＩ２が両方ともオフとなって
、負荷回路にロー信号を与える時点Ｔ１でスイッチＳ１
３をオンとして第７図のように伝播遅れをなくする方法
も考えられるが、しかし、このスイッチ８１３を制御す
るもう一つの系統の絶縁された信号回路が必要となり、
問題解決にならない。本発明は、このような従来の欠点
を解消し、信号伝播遅れを生ぜず、実用に也し得るパル
ストランスによる信号伝達回路の提供を目的とする。
Ｉ中）（２） ｐ’ｒ、ω） ＤＩ２ ＥＩ
ＰＴＩ（Ｂ）そして、抵抗Ｒ１＋ の電圧降下分が電源
電圧ＥＩより高い間は上記（１） （２）の両方の経路
で電流が流れるが・電流が減少してきて抵抗Ｒ１１の電
圧降下分が電源電圧Ｅ１よりも低くなると、」二記（２
）の経路では、最早、電流は流れなくなり、上記（１）
の経路でのみ流れ漸次減少していく。したがって、負荷
回路に印加される電圧は、第６図に示すようにスイッチ
Ｅｌｌ＋ をオフした時点Ｔ、から時点’ｒ２−１での
ｔｌの間（（１） （２）の両方の経路で電流が流れて
いる間）は電源電圧Ｅ、と同じ電圧Ｅ１が印加され、時
点Ｔ２から漸次低下していき、負荷回路がロー信号りと
みなすスレッシェホールドレベル■に１２時点からｔ２
後のＴｓ時点に達する。したがって、スイッチｅ１１
をオフした時点ＴＩからｔ、＋ｔ２＝＝を秒間、信号伝
播の遅れが生ずることとなる。これを解消するため、抵
抗Ｒ１１の抵抗値を小さくして、抵抗Ｒ１１の両端電圧
を第７図のようにして、伝播遅れをカくする方法も考え
られるが、この方法では抵抗Ｒ１１による負荷電流の損
失が大きくなり、効率低下となるため、実用に供し得ず
・又、抵抗Ｒ１１の代りに第８図に示すようにスイッチ
ＥＩ＋３を設け、スイッチＳＩＩ＊Ｓ１２が交互にオン
・オフされているときは、スイッチ日１９をオフとして
おき、スイッチＳＩＩ＋ＳＩ２が両方ともオフとなって
、負荷回路にロー信号を与える時点Ｔ１でスイッチＳ１
３をオンとして第７図のように伝播遅れをなくする方法
も考えられるが、しかし、このスイッチ８１３を制御す
るもう一つの系統の絶縁された信号回路が必要となり、
問題解決にならない。本発明は、このような従来の欠点
を解消し、信号伝播遅れを生ぜず、実用に也し得るパル
ストランスによる信号伝達回路の提供を目的とする。
第１図は本発明のパルストランスによる信号伝達回路の
回路構成図である。図中、Ｆｉ、は直流電源、ＰＴ、は
パルストランス、８２１〜８ｕ ｌｄスイッチ、Ｄ２１
９頁 特開昭Ｇ１−１０Ｂ２２１（３） 〜Ｄ２４はダイオード、Ｒ２１は抵抗である。すなわち
・第４図の従来の回路にスイッチ８２３及びＢｔ４を付
加したものであり、原理的には、第８図のスイッチ８１
３の機能を一次側に移して出力信号をハイＨからローＬ
に切替える際、一次側に短絡回路を構成するようにしパ
ルストランスＦＴ、の残留磁束による誘起電圧を短絡し
て消滅させるようにしたものである・ 〔作用〕 第２図は、第１図の等価回路で、前述の従来の場合と同
様に、パルストランスＰＴ、の一次及び二次巻線の漏れ
インダクタンスを無祝し、目っ、簡単化するために変圧
比を１：１とし、更に又、負荷回路は抵抗Ｒ２１に比し
てインピーダンスが非常に大きいものとする。第２図に
於て、まずスイッチＳ、ｓをオフ、スイッチ８２４をオ
ンにした状態でスイッチ８２１と８２２とを交互にオン
・オフする。
回路構成図である。図中、Ｆｉ、は直流電源、ＰＴ、は
パルストランス、８２１〜８ｕ ｌｄスイッチ、Ｄ２１
９頁 特開昭Ｇ１−１０Ｂ２２１（３） 〜Ｄ２４はダイオード、Ｒ２１は抵抗である。すなわち
・第４図の従来の回路にスイッチ８２３及びＢｔ４を付
加したものであり、原理的には、第８図のスイッチ８１
３の機能を一次側に移して出力信号をハイＨからローＬ
に切替える際、一次側に短絡回路を構成するようにしパ
ルストランスＦＴ、の残留磁束による誘起電圧を短絡し
て消滅させるようにしたものである・ 〔作用〕 第２図は、第１図の等価回路で、前述の従来の場合と同
様に、パルストランスＰＴ、の一次及び二次巻線の漏れ
インダクタンスを無祝し、目っ、簡単化するために変圧
比を１：１とし、更に又、負荷回路は抵抗Ｒ２１に比し
てインピーダンスが非常に大きいものとする。第２図に
於て、まずスイッチＳ、ｓをオフ、スイッチ８２４をオ
ンにした状態でスイッチ８２１と８２２とを交互にオン
・オフする。
そうすると、従来の第４図の場合と全く同じ回路の状態
であるため、同じように作用して負荷回路にハイ信号Ｈ
を伝送する。そして・ロー信号りに１０頁 切替えるとき、いま例えば、スイッチ８２２がオフで・
スイッチ８２＋がオンの状態では”１ ８２１−ｐ’ｒ
。
であるため、同じように作用して負荷回路にハイ信号Ｈ
を伝送する。そして・ロー信号りに１０頁 切替えるとき、いま例えば、スイッチ８２２がオフで・
スイッチ８２＋がオンの状態では”１ ８２１−ｐ’ｒ
。
（Ａ） ８２４ Ｅｌ （Ｄ経路で励磁電流が流れ
、Ｅｌ ８２１−Ｄ２３ Ｒ２１８２番−Ｅｌの経
路で負荷電流が流れる◎したがって負荷回路には、第３
図のＴ、 時点以前の状態として示すように電源電圧
Ｅ１と同じ電圧Ｅ１ハイ信号Ｈが印加される。この状態
でいま、第３図の１１時点で伝送信号をロー信号りに切
替えるため、スイッチＳ２１をオフする（このときは当
然Ｂ２２ もオフ状態）。又これと同時にスイッチＥｈ
４をオフし、スイッチ８２３をオンする。そうすると、
励磁電流は流れ続けようとするためＦＴＩ（Ｂ） Ｄ
２２−８２３− Ｐ Ｔ＋ （Ｂ） の経路で電流が
流れる。すなわち、残Ｗ４磁束がこの経路を通して消費
されるため、パルストランスＰＴ１の二次側へは従来の
回路で発生していたような残留磁束による電圧は発生し
ないことになる。したがって、第７図に示すように切替
と同時に負荷回路へ印加される電圧がロー信号りとなり
・従来の回路のような信号の伝送遅れは生じないことと
なる。
、Ｅｌ ８２１−Ｄ２３ Ｒ２１８２番−Ｅｌの経
路で負荷電流が流れる◎したがって負荷回路には、第３
図のＴ、 時点以前の状態として示すように電源電圧
Ｅ１と同じ電圧Ｅ１ハイ信号Ｈが印加される。この状態
でいま、第３図の１１時点で伝送信号をロー信号りに切
替えるため、スイッチＳ２１をオフする（このときは当
然Ｂ２２ もオフ状態）。又これと同時にスイッチＥｈ
４をオフし、スイッチ８２３をオンする。そうすると、
励磁電流は流れ続けようとするためＦＴＩ（Ｂ） Ｄ
２２−８２３− Ｐ Ｔ＋ （Ｂ） の経路で電流が
流れる。すなわち、残Ｗ４磁束がこの経路を通して消費
されるため、パルストランスＰＴ１の二次側へは従来の
回路で発生していたような残留磁束による電圧は発生し
ないことになる。したがって、第７図に示すように切替
と同時に負荷回路へ印加される電圧がロー信号りとなり
・従来の回路のような信号の伝送遅れは生じないことと
なる。
本発明により信号の伝播遅れが生ぜず１つ実用に供し得
るパルストランスによる伝達回路を提供できるという効
果がもたらされる。
るパルストランスによる伝達回路を提供できるという効
果がもたらされる。
第１図は本発明による信号伝達回路の回路構成図、第２
図は第１図の等価回路図、第６図は第１図の場合の出力
切替時の出力波形図、第４図は、従来の信号伝達回路の
回路構成図、第５図は第４図の等価回路図、第６図は第
４図の場合の出力切替時の出力波形図、第７図は第４図
中の抵抗Ｒ１１を極めて小さくした場合の出力切替時の
出力波形図、第８図は、第４図中の抵抗Ｒ１１をスイッ
チ８１８に変えた場合の回路構成図、第９図は、第４図
の場合の出力波形説明図である。
図は第１図の等価回路図、第６図は第１図の場合の出力
切替時の出力波形図、第４図は、従来の信号伝達回路の
回路構成図、第５図は第４図の等価回路図、第６図は第
４図の場合の出力切替時の出力波形図、第７図は第４図
中の抵抗Ｒ１１を極めて小さくした場合の出力切替時の
出力波形図、第８図は、第４図中の抵抗Ｒ１１をスイッ
チ８１８に変えた場合の回路構成図、第９図は、第４図
の場合の出力波形説明図である。
Claims (1)
- 【特許請求の範囲】 １、次のように回路構成したパルストランスによる信号
伝達回路。 （１）直流電源（Ｅ＿１）の＋端子を第三のスイッチ（
Ｓ＿２＿３）、第四のスイッチ（Ｓ＿２＿４）を介して
上記直流電源（Ｅ＿１）の−端子に接続する。 （２）パルストランス（ＰＴ＿１）の一次巻線の中間端
子と上記第三のスイッチ（Ｓ＿２＿３）と上記第四のス
イッチ（Ｓ＿２＿４）との接続点に接続する。 （３）上記パルストランス（ＰＴ＿１）の一次巻線の巻
始め端子を第一のスイッチ（Ｓ＿２＿１）を介して上記
直流電源（Ｅ＿１）の＋端子と上記第三のスイッチ（Ｓ
＿２＿３）との接続点に接続する。 （４）上記第一のスイッチ（Ｓ＿２＿１）に並列に且つ
、上記パルストランス（ＰＴ＿１）の一次巻線側から上
記直流電源（Ｅ＿１）の＋端子側への極性で第一のダイ
オード（Ｄ＿２＿１）を接続する。 （５）上記パルストランス（ＰＴ＿１）の一次巻線の巻
終り端子を第二のスイッチ（Ｓ＿２＿２）を介して、上
記直流電源（Ｅ＿１）の＋端子と上記第三のスイッチ（
Ｓ＿２＿３）との接続点に接続する。 （６）上記第二のスイッチ（Ｓ＿２＿１）に並列に、且
つ、上記パルストランス（ＰＴ＿１）の一次巻線側から
上記直流電源（Ｅ＿１）の＋端子側への極性で第二のダ
イオード（Ｄ＿２＿２）を接続する。 （７）上記パルストランス（ＰＴ＿１）の二次巻線の巻
始め端子を第三のダイオード（Ｄ＿２＿３）を順方向極
性に介して＋出力端子に接続する。 （８）上記パルストランス（ＰＴ＿１）の二次巻線の中
間端子を−出力端子に接続する。 （９）上記パルストランス（ＰＴ＿１）の二次巻線の巻
終り端子を第四のダイオード（Ｄ＿２＿４）を順方向極
性に介して、上記＋出力端子に接続する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231087A JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59231087A JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61108221A true JPS61108221A (ja) | 1986-05-26 |
| JPH0638576B2 JPH0638576B2 (ja) | 1994-05-18 |
Family
ID=16918079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59231087A Expired - Lifetime JPH0638576B2 (ja) | 1984-10-31 | 1984-10-31 | パルストランスによる信号伝達回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638576B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146040A (ja) * | 1985-12-20 | 1987-06-30 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム用ペアケ−ブルネツトワ−クシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174934A (en) * | 1981-04-01 | 1982-10-27 | Lucas Industries Ltd | Transistor drive circuit |
-
1984
- 1984-10-31 JP JP59231087A patent/JPH0638576B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174934A (en) * | 1981-04-01 | 1982-10-27 | Lucas Industries Ltd | Transistor drive circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146040A (ja) * | 1985-12-20 | 1987-06-30 | Matsushita Electric Ind Co Ltd | ホ−ムバスシステム用ペアケ−ブルネツトワ−クシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638576B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1405394B1 (en) | Isolated drive circuitry used in switch-mode power converters | |
| JP4515683B2 (ja) | 同期整流の外部駆動方式 | |
| JP2795217B2 (ja) | 同期整流方式コンバータ | |
| JP5012807B2 (ja) | ダブルエンド絶縁型ｄｃ−ｄｃコンバータ | |
| US4849651A (en) | Two-state, bilateral, single-pole, double-throw, half-bridge power-switching apparatus and power supply means for such electronic power switching apparatus | |
| EP0614267B1 (en) | Lossless active snubber for half-bridge output rectifiers | |
| JP3280615B2 (ja) | スイッチング電源装置 | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| US6212084B1 (en) | Active rectifier | |
| US7009850B2 (en) | Soft switching converter using current shaping | |
| JPH0549251A (ja) | 電力スイツチングデバイスにおけるスイツチング損失を最小にするための方法 | |
| US6434026B1 (en) | Multiple output power supply circuit | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| TWI334260B (en) | Flyback converter with synchronous rectifier | |
| JPS61108221A (ja) | パルストランスによる信号伝達回路 | |
| US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| CN101252317A (zh) | 自振荡式电源转换器 | |
| JPS61202521A (ja) | パルストランスによる信号伝達回路 | |
| JPS61131913A (ja) | パルストランスによる信号伝達回路 | |
| JP2002320382A (ja) | スイッチング電源装置 | |
| JPS61126815A (ja) | パルストランスによる信号伝達回路 | |
| JPH0117610B2 (ja) | ||
| EP0590716B1 (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| CN100574549C (zh) | 操作在相关负载电路中至少有一个电灯的驱动电路 | |
| WO2024244882A1 (zh) | 隔离供电电路 |