JPH0638607B2 - パケット・スイッチド・マルチポ−ト・メモリｎ×ｍスイッチ・ノ−ド及び処理方法 - Google Patents
パケット・スイッチド・マルチポ−ト・メモリｎ×ｍスイッチ・ノ−ド及び処理方法Info
- Publication number
- JPH0638607B2 JPH0638607B2 JP50450585A JP50450585A JPH0638607B2 JP H0638607 B2 JPH0638607 B2 JP H0638607B2 JP 50450585 A JP50450585 A JP 50450585A JP 50450585 A JP50450585 A JP 50450585A JP H0638607 B2 JPH0638607 B2 JP H0638607B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- port
- memory
- output port
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 発明の背景 本発明は一般に、マルチ・プロセッサ及びパラレル・コ
ンピュータ・システム，及びディジタル通信システム，
等に使用されるパケット・スイッチング・ネットワーク
に関し、特にデータ・パケットをストアし且つ複数の出
力ポートに転送するために使用され、且つ同一の入力ポ
ートに達するデータ・パケット間での出力ポート争奪を
減ずるマルチポート・メモリ及びそれに結合された制御
ロジックを使用するパケット・スイッチング・ノードに
関する。
ンピュータ・システム，及びディジタル通信システム，
等に使用されるパケット・スイッチング・ネットワーク
に関し、特にデータ・パケットをストアし且つ複数の出
力ポートに転送するために使用され、且つ同一の入力ポ
ートに達するデータ・パケット間での出力ポート争奪を
減ずるマルチポート・メモリ及びそれに結合された制御
ロジックを使用するパケット・スイッチング・ノードに
関する。
コンピュータ・テクノロジィに於いては、大スケール
の，マルチ・プロセッサ・ベースに分解され，且つパラ
レルのコンピュータ・システムの設計及び開発の領域が
発展途上にある。典型的なこの種類のコンピュータ・シ
ステム及び構成上のアプローチとしては、単一命令列，
複数データ列（ＳＩＭＤ）コンピュータ構成及び複数命
令列，複数データ列（ＭＩＭＤ）コンピュータ構成があ
る。
の，マルチ・プロセッサ・ベースに分解され，且つパラ
レルのコンピュータ・システムの設計及び開発の領域が
発展途上にある。典型的なこの種類のコンピュータ・シ
ステム及び構成上のアプローチとしては、単一命令列，
複数データ列（ＳＩＭＤ）コンピュータ構成及び複数命
令列，複数データ列（ＭＩＭＤ）コンピュータ構成があ
る。
ＳＩＭＤコンピュータは典型的に、制御ユニット，Ｎ個
の処理装置，Ｎ個のメモリ・モジユール及び相互接続ネ
ットワークを具備している。上記制御ユニットは、上記
処理装置の全てに命令を与え、全てのアクティブな処理
装置が同時に同じ命令を実行する。アクティブな処理装
置はそれぞれ、それ自身に関連するメモリ・モジユール
内のデータに基いて上記命令を実行する。上記相互接続
ネットワークは、上記処理装置とメモリ・モジユールの
ための通信機構を提供している。
の処理装置，Ｎ個のメモリ・モジユール及び相互接続ネ
ットワークを具備している。上記制御ユニットは、上記
処理装置の全てに命令を与え、全てのアクティブな処理
装置が同時に同じ命令を実行する。アクティブな処理装
置はそれぞれ、それ自身に関連するメモリ・モジユール
内のデータに基いて上記命令を実行する。上記相互接続
ネットワークは、上記処理装置とメモリ・モジユールの
ための通信機構を提供している。
ＭＩＭＤコンピュータは典型的に、Ｎ個の処理装置とＮ
個のメモリとを具備し、それぞれの処理装置は独立した
命令列を実行する。上記処理装置のそれぞれは、いずれ
の他の処理装置とも通信可能である。同様の相互接続ネ
ットワークが、該ＭＩＭＤコンピュータに使用されるこ
とができる。
個のメモリとを具備し、それぞれの処理装置は独立した
命令列を実行する。上記処理装置のそれぞれは、いずれ
の他の処理装置とも通信可能である。同様の相互接続ネ
ットワークが、該ＭＩＭＤコンピュータに使用されるこ
とができる。
種々の相互接続ネットワークは、どちらかのタイプのコ
ンピュータ・システムに使用された処理装置とメモリと
を相互接続するために使用されることができる。これら
の相互接続ネットワークは、例えば、デルタ・ネットワ
ーク，オメガ・ネットワーク，間接２進ｎキューブ・ネ
ットワーク，フリップ・ネットワーク，キューブ・ネッ
トワーク及びバニュアン・ネットワークを含む。
ンピュータ・システムに使用された処理装置とメモリと
を相互接続するために使用されることができる。これら
の相互接続ネットワークは、例えば、デルタ・ネットワ
ーク，オメガ・ネットワーク，間接２進ｎキューブ・ネ
ットワーク，フリップ・ネットワーク，キューブ・ネッ
トワーク及びバニュアン・ネットワークを含む。
前述のネットワークは、以下の刊行物に詳述されてい
る。即ち刊行物とは、“LSI implementation of modula
r interconnection networks for MIMD machines,”198
0 Int'l Conf.Parallel Processing,Aug,1980,pp,161-1
62；“Analysis and simulation of buffered delta ne
tworks,”IEEE Trans.Computers,Vol.C-30,pp.273-282,
April 1981；“Processor-memory interconnections fo
r multiprocessors,”6th Annual Int'l symp.Computer
Architecture,April 1979,pp.168-177；“Design and
implementation of the banyan interconnection netwo
rk in TRAC,”AFIPS 1980 Nat'l Computer Conf.,June
1980,pp.643-653；“The multistsge cube：a versatil
e interconnection network,”Computer,Vol.14,pp.65-
76,Dec.1981；“The hybrid cube network,”Distribut
ed Data Acquisition,Computing and Control Symp.,De
c.1980,pp.11-22；及び“Performance and implementat
ion of 4×4 switching nodes in an interconnection
network for PASM,”1981 Int'l Conf.on Parallel Pro
cessing,Aug.1981,pp.229-233である。
る。即ち刊行物とは、“LSI implementation of modula
r interconnection networks for MIMD machines,”198
0 Int'l Conf.Parallel Processing,Aug,1980,pp,161-1
62；“Analysis and simulation of buffered delta ne
tworks,”IEEE Trans.Computers,Vol.C-30,pp.273-282,
April 1981；“Processor-memory interconnections fo
r multiprocessors,”6th Annual Int'l symp.Computer
Architecture,April 1979,pp.168-177；“Design and
implementation of the banyan interconnection netwo
rk in TRAC,”AFIPS 1980 Nat'l Computer Conf.,June
1980,pp.643-653；“The multistsge cube：a versatil
e interconnection network,”Computer,Vol.14,pp.65-
76,Dec.1981；“The hybrid cube network,”Distribut
ed Data Acquisition,Computing and Control Symp.,De
c.1980,pp.11-22；及び“Performance and implementat
ion of 4×4 switching nodes in an interconnection
network for PASM,”1981 Int'l Conf.on Parallel Pro
cessing,Aug.1981,pp.229-233である。
色々なタイプのデータ・スイッチング・テクニックが、
パケット・スイッチング，メッセージ・スイッチング，
時分割回路スイッチング又は空間分割回路スイッチング
を含むＳＩＭＤ及びＭＩＭＤコンピュータ等に於いてデ
ータを転送するために使用されることができる。パケッ
ト・スイッチングは、上記システムを介して同時に一つ
以上のワードのデータを送ることを伴う。
パケット・スイッチング，メッセージ・スイッチング，
時分割回路スイッチング又は空間分割回路スイッチング
を含むＳＩＭＤ及びＭＩＭＤコンピュータ等に於いてデ
ータを転送するために使用されることができる。パケッ
ト・スイッチングは、上記システムを介して同時に一つ
以上のワードのデータを送ることを伴う。
普通のパケット・スイッチング相互接続ネットワーク及
びノードは、該ネットワークを通る情報伝達速度に関す
る良く知られた問題を有している。普通のデザインで
は、信号パケットをストアし且つ出力ポートの全てに転
送するために、上記ネットワークのそれぞれの入力ポー
トに結合されたたった一つの待ち行列を典型的に使用し
ている。上記待ち行列システムに於いては、例えば、出
力ポート１に指定された信号パケットが上記待ち行列中
の出力ポート２に指定された信号パケットよりも物理的
に前にあり、且つそれがポート１を介してまた出ていな
いので、上記出力ポート２に指定された信号パケット
が、そのポートを介して出ることからブロックされてし
まうという事のために、回線争奪問題が発生する。この
回線争奪問題は、不必要な輸送遅延を引起こし、従って
システム・スループットを減じてしまう。
びノードは、該ネットワークを通る情報伝達速度に関す
る良く知られた問題を有している。普通のデザインで
は、信号パケットをストアし且つ出力ポートの全てに転
送するために、上記ネットワークのそれぞれの入力ポー
トに結合されたたった一つの待ち行列を典型的に使用し
ている。上記待ち行列システムに於いては、例えば、出
力ポート１に指定された信号パケットが上記待ち行列中
の出力ポート２に指定された信号パケットよりも物理的
に前にあり、且つそれがポート１を介してまた出ていな
いので、上記出力ポート２に指定された信号パケット
が、そのポートを介して出ることからブロックされてし
まうという事のために、回線争奪問題が発生する。この
回線争奪問題は、不必要な輸送遅延を引起こし、従って
システム・スループットを減じてしまう。
この問題を克服するために試みられた或るパケット・ス
イッチング・ノードが、R.J.McMillenによって発明さ
れ、本発明の譲り受け人に譲渡された“Packet switche
d multiple queue N×M switch node”と題された現在
審査中の特許出願に述べられている。この発明は、出力
ポート指定に従って信号パケットを分類するように入力
ポートのそれぞれに個々に接続された複数の待ち行列セ
ットを利用する。しかしながら、このノードがそれを使
用するコンピュータ・システムの通信能力を向上させる
とはいえ、それは大きなバッファリング能力を必要とす
る。これは、ロジック回路の多数のストレージ・トラン
ジスタの使用を意味する。
イッチング・ノードが、R.J.McMillenによって発明さ
れ、本発明の譲り受け人に譲渡された“Packet switche
d multiple queue N×M switch node”と題された現在
審査中の特許出願に述べられている。この発明は、出力
ポート指定に従って信号パケットを分類するように入力
ポートのそれぞれに個々に接続された複数の待ち行列セ
ットを利用する。しかしながら、このノードがそれを使
用するコンピュータ・システムの通信能力を向上させる
とはいえ、それは大きなバッファリング能力を必要とす
る。これは、ロジック回路の多数のストレージ・トラン
ジスタの使用を意味する。
発明の要約 従来のスイッチング・ノードの制限を克服するために、
本発明は、データ・パケットが加えられるべき出力ポー
ト指定を示す経路指定タグ信号を含む加えられたデータ
・パケットを処理するパケット・スイッチング・ノード
を提供する。上記パケット・スチング・ノードは、複数
の入力ポートと複数の出力ポートとを具備している。マ
ルチポート・メモリが、上記入力ポートと出力ポートと
の間に結合されている。上記メモリは、上記入力ポート
のそれぞれに加えられたデータ・パケットの記憶のため
に利用できる、所定の数のメモリ・ロケーションを有し
ている。上記メモリのデータ・パケットの記憶を制御す
る制御ロジックが、上記入力ポート，出力ポート及びマ
ルチポート・メモリに結合されている。上記制御ロジッ
クはまた、上記経路指定タグ信号に従って、上記出力ポ
ートに対する上記データ・パケットの経路指定を制御す
る。
本発明は、データ・パケットが加えられるべき出力ポー
ト指定を示す経路指定タグ信号を含む加えられたデータ
・パケットを処理するパケット・スイッチング・ノード
を提供する。上記パケット・スチング・ノードは、複数
の入力ポートと複数の出力ポートとを具備している。マ
ルチポート・メモリが、上記入力ポートと出力ポートと
の間に結合されている。上記メモリは、上記入力ポート
のそれぞれに加えられたデータ・パケットの記憶のため
に利用できる、所定の数のメモリ・ロケーションを有し
ている。上記メモリのデータ・パケットの記憶を制御す
る制御ロジックが、上記入力ポート，出力ポート及びマ
ルチポート・メモリに結合されている。上記制御ロジッ
クはまた、上記経路指定タグ信号に従って、上記出力ポ
ートに対する上記データ・パケットの経路指定を制御す
る。
上記制御ロジックは、上記経路指定タグ信号と上記メモ
リのメモリ・ロケーションのそれぞれのフル／エンプテ
ィ・ステータスを示すステータス信号との両方を記憶す
るための、上記入力ポートと上記メモリとに結合された
ステータス・レジスタ・ロジックを含む。上記制御ロジ
ックはまた、上記入力ポート，メモリ及びステータス・
レジスタ・ロジックに結合された優先順位エンコーダ・
ロジックを含む。上記優先順位エンコーダ・ロジック
は、上記メモリ・ロケーションのフル／エンプティ・ス
テータスを監視し、上記ステータス・レジスタ・ロジッ
クのレジスタに経路指定タグ信号をライトし、且つ選択
されたメモリ・ロケーションに上記経路指定タグ信号に
対応するデータ・パケットをライトする。
リのメモリ・ロケーションのそれぞれのフル／エンプテ
ィ・ステータスを示すステータス信号との両方を記憶す
るための、上記入力ポートと上記メモリとに結合された
ステータス・レジスタ・ロジックを含む。上記制御ロジ
ックはまた、上記入力ポート，メモリ及びステータス・
レジスタ・ロジックに結合された優先順位エンコーダ・
ロジックを含む。上記優先順位エンコーダ・ロジック
は、上記メモリ・ロケーションのフル／エンプティ・ス
テータスを監視し、上記ステータス・レジスタ・ロジッ
クのレジスタに経路指定タグ信号をライトし、且つ選択
されたメモリ・ロケーションに上記経路指定タグ信号に
対応するデータ・パケットをライトする。
上記制御ロジックはさらに、上記ステータス・レジス
タ，メモリ及び出力ポートに結合された裁定(arbitrati
on)ロジックを含む。該裁定ロジックは、所定の優先順
位裁定計画に基かれた対応する経路指定タグ信号で確認
された出力ポートに、上記メモリ・ロケーションから上
記データ・パケットを移す。上記裁定ロジックは、同一
出力ポートからの出力のために争う同一入力ポートに入
る経路指定タグ間で裁定するバッファ裁定ロジックを含
む。上記裁定ロジックは、それらからの特定の経路指定
タグを、統計的な意味で及び或る期間で区切ればランダ
ムに選択する。その上、ポート裁定ロジックが、上記バ
ッファ裁定ロジックに結合されるもので、同一出力ポー
トのために争い且つその特定の出力ポートからの出力の
ためにそれらから或る経路指定タグを選択する、上記バ
ッファ裁定ロジックによって伝達された全ての経路指定
タグ間で裁定する。このポート裁定は、全ての出力ポー
トのために同時に行なわれる。
タ，メモリ及び出力ポートに結合された裁定(arbitrati
on)ロジックを含む。該裁定ロジックは、所定の優先順
位裁定計画に基かれた対応する経路指定タグ信号で確認
された出力ポートに、上記メモリ・ロケーションから上
記データ・パケットを移す。上記裁定ロジックは、同一
出力ポートからの出力のために争う同一入力ポートに入
る経路指定タグ間で裁定するバッファ裁定ロジックを含
む。上記裁定ロジックは、それらからの特定の経路指定
タグを、統計的な意味で及び或る期間で区切ればランダ
ムに選択する。その上、ポート裁定ロジックが、上記バ
ッファ裁定ロジックに結合されるもので、同一出力ポー
トのために争い且つその特定の出力ポートからの出力の
ためにそれらから或る経路指定タグを選択する、上記バ
ッファ裁定ロジックによって伝達された全ての経路指定
タグ間で裁定する。このポート裁定は、全ての出力ポー
トのために同時に行なわれる。
上記裁定ロジックはまた、上記ポート裁定ロジックによ
って選択されたそれらの経路指定タグ信号に対応してデ
ータ・パケットのための適当な出力ポートを通るデータ
・パケットの出力を制御するリード・アドレスを発生す
るアドレス発生及びラッチ・ロジックを含む。上記ラッ
チ・ロジックに結合されたステータス更新ロジックが、
上記出力ポートのいずれかに加えられたデータ・パケッ
トに対応して上記レジスタのフル／エンプティ・ステー
タスをリセットする信号を発生する。
って選択されたそれらの経路指定タグ信号に対応してデ
ータ・パケットのための適当な出力ポートを通るデータ
・パケットの出力を制御するリード・アドレスを発生す
るアドレス発生及びラッチ・ロジックを含む。上記ラッ
チ・ロジックに結合されたステータス更新ロジックが、
上記出力ポートのいずれかに加えられたデータ・パケッ
トに対応して上記レジスタのフル／エンプティ・ステー
タスをリセットする信号を発生する。
一般に、本発明は、Ｎ個の入力ポートのいずれかでデー
タ・パケットを受理し、且つＭ個の出力ポートのいずれ
かにそれぞれ経路指定するＮ×Ｍのスイッチ・ノードを
含む。選択された出力は、上記パケット中の経路指定タ
グ信号によって決定される。上記制御ロジックは、上記
データ・パケットがそれらの所望の出力ポート指定に従
って効果的に分類されるように設計されている。上記裁
定ロジックは、同一出力ポートに向けられているいずれ
かのデータ・パケット間で、統計的な意味でランダムに
選択する。上記裁定ロジックによって実行されたアルゴ
リズムは、データ・パケットが上記スイッチ・ノードか
ら経路指定されることを無期限に待たないように設計さ
れている。
タ・パケットを受理し、且つＭ個の出力ポートのいずれ
かにそれぞれ経路指定するＮ×Ｍのスイッチ・ノードを
含む。選択された出力は、上記パケット中の経路指定タ
グ信号によって決定される。上記制御ロジックは、上記
データ・パケットがそれらの所望の出力ポート指定に従
って効果的に分類されるように設計されている。上記裁
定ロジックは、同一出力ポートに向けられているいずれ
かのデータ・パケット間で、統計的な意味でランダムに
選択する。上記裁定ロジックによって実行されたアルゴ
リズムは、データ・パケットが上記スイッチ・ノードか
ら経路指定されることを無期限に待たないように設計さ
れている。
動作に於いては、上記制御ロジックは、それが接続され
た他のスイッチ・ノードや処理装置等とハンドシェーキ
ングする。上記制御ロジックは、上記メモリにアドレス
を発生し、データ・パケット間で裁定する。上記スイッ
チ・ノードへの全ての入って来る要求は、上記経路指定
タグ信号を同行する。これらの経路指定タグ信号は、上
記データ・パケット中の所定の数のビットである。フル
／エンプティ・ステータス・ビットに加えて、これらの
ビットは、上記ステータス・レジスタ・ロジックにスト
アされる。上記ステータス・レジスタは、Ｎ×Ｐのセル
を持っているもので、ここでＮは入力ポートの数であ
り、Ｐは入力ポート毎に許されたストレージ・ロケーシ
ョンの数である。それぞれのセルは、上記マルチポート
・メモリのメモリ・ロケーションに対応し、特定のメモ
リ・ロケーションにストアされたデータ・パケットに対
応するステータス・ビットと・タグ・ビットとの両方を
ストアする。
た他のスイッチ・ノードや処理装置等とハンドシェーキ
ングする。上記制御ロジックは、上記メモリにアドレス
を発生し、データ・パケット間で裁定する。上記スイッ
チ・ノードへの全ての入って来る要求は、上記経路指定
タグ信号を同行する。これらの経路指定タグ信号は、上
記データ・パケット中の所定の数のビットである。フル
／エンプティ・ステータス・ビットに加えて、これらの
ビットは、上記ステータス・レジスタ・ロジックにスト
アされる。上記ステータス・レジスタは、Ｎ×Ｐのセル
を持っているもので、ここでＮは入力ポートの数であ
り、Ｐは入力ポート毎に許されたストレージ・ロケーシ
ョンの数である。それぞれのセルは、上記マルチポート
・メモリのメモリ・ロケーションに対応し、特定のメモ
リ・ロケーションにストアされたデータ・パケットに対
応するステータス・ビットと・タグ・ビットとの両方を
ストアする。
上記優先順位エンコーダ・ロジックは、要求が受取られ
た時、所定の入力ポートのために割当てられた第１の利
用できるセルを選択する。特定の入力ポートと関連する
ステータス・ビットが全てフルでない間は、許可信号が
発送ノード即ちノードに送られる。要求パケットが次
に、メモリのその指定されたロケーションにライトさ
れ、タグ・ビットが上記ステータス・レジスタにライト
され、そして対応するフル／エンプティ・ビットが“フ
ル”にセットされる。
た時、所定の入力ポートのために割当てられた第１の利
用できるセルを選択する。特定の入力ポートと関連する
ステータス・ビットが全てフルでない間は、許可信号が
発送ノード即ちノードに送られる。要求パケットが次
に、メモリのその指定されたロケーションにライトさ
れ、タグ・ビットが上記ステータス・レジスタにライト
され、そして対応するフル／エンプティ・ビットが“フ
ル”にセットされる。
パケット間での裁定は、２つのステップで起こる。第１
に、フル・セルの全てのタグ・ビットが所望の出力ポー
トに従って、デコードされ且つグループされる。次に、
上記バッファ裁定ロジックは、同一出力ポートに指定さ
れてもいる同一入力ポートに入ったパケット間でランダ
ムに選択する。第２のステップに於いては、上記ポート
裁定ロジックは、同一出力ポートに指定されるバッファ
裁定ロジックによるさらなる裁定のため選択されたいず
れかのパケット間でランダムに選択する。裁定要綱の重
要な特徴は、同一入力ポートに入るデータ・パケットが
異なった出力ポートを望む限りは、裁定の第２のステッ
プに於いて関係することを全てが許されるということで
ある。従って、メモリのそれらの位置のためにブロック
されない。パケットは、同一出力ポートのため別のパケ
ットとの回線争奪のためにのみブロックされることがで
きる。
に、フル・セルの全てのタグ・ビットが所望の出力ポー
トに従って、デコードされ且つグループされる。次に、
上記バッファ裁定ロジックは、同一出力ポートに指定さ
れてもいる同一入力ポートに入ったパケット間でランダ
ムに選択する。第２のステップに於いては、上記ポート
裁定ロジックは、同一出力ポートに指定されるバッファ
裁定ロジックによるさらなる裁定のため選択されたいず
れかのパケット間でランダムに選択する。裁定要綱の重
要な特徴は、同一入力ポートに入るデータ・パケットが
異なった出力ポートを望む限りは、裁定の第２のステッ
プに於いて関係することを全てが許されるということで
ある。従って、メモリのそれらの位置のためにブロック
されない。パケットは、同一出力ポートのため別のパケ
ットとの回線争奪のためにのみブロックされることがで
きる。
最後に、上記裁定処理の結果がラッチされ、要求がパケ
ットによって望まれたそれらの出力ポートのために発生
される。適当なリード・アドレスが、使用されるべきそ
れぞれの出力ポートのために発生される。発生されたそ
れらの要求のために、適当なフル／エンプティ・ステー
タス・ビットが、“エンプティ”にリセットされる。い
ずれの要求も許可されないならば、上記パケットはメモ
リに残り、次のサイクルの間、上記裁定処理を繰返す。
ットによって望まれたそれらの出力ポートのために発生
される。適当なリード・アドレスが、使用されるべきそ
れぞれの出力ポートのために発生される。発生されたそ
れらの要求のために、適当なフル／エンプティ・ステー
タス・ビットが、“エンプティ”にリセットされる。い
ずれの要求も許可されないならば、上記パケットはメモ
リに残り、次のサイクルの間、上記裁定処理を繰返す。
従って、本発明のパケット・スイッチング・ノードは、
指定が異なった出力ポートであるその入力ポートのいず
れかに着くデータ・パケット間の回線争奪の問題を除去
する。上記パケット・スイッチング・ノードは、回線争
奪を減ずるような出力ポート指定に従って、加えられた
データ・パケットをストアし、従ってシステム性能及び
スループットを向上する。
指定が異なった出力ポートであるその入力ポートのいず
れかに着くデータ・パケット間の回線争奪の問題を除去
する。上記パケット・スイッチング・ノードは、回線争
奪を減ずるような出力ポート指定に従って、加えられた
データ・パケットをストアし、従ってシステム性能及び
スループットを向上する。
本発明が、コンピュータ・システム及び構成でその使用
に関して特に述べられているとはいえ、本発明はこれに
限定されるものではない。本発明はまた、通信分野を伴
う適用に使用されることができる。特に、本発明に使用
する相互接続ネットワークは、電話ネットワークの加入
者間のディジタル化された音声及び／又はデータ・パケ
ットをルートするために使用されることができる。上記
データ・パケットは、加入者と相互に配置されたコンピ
ュータ又は他の同様の装置によって送られる。
に関して特に述べられているとはいえ、本発明はこれに
限定されるものではない。本発明はまた、通信分野を伴
う適用に使用されることができる。特に、本発明に使用
する相互接続ネットワークは、電話ネットワークの加入
者間のディジタル化された音声及び／又はデータ・パケ
ットをルートするために使用されることができる。上記
データ・パケットは、加入者と相互に配置されたコンピ
ュータ又は他の同様の装置によって送られる。
その上、本発明は、上記データ・パケットが加えられる
べきである出力ポート指定を示す経路指定タグ信号を含
む加えられたデータ・パケットを処理する方法を企図し
ている。該方法は、上記経路指定タグ信号に基いて、適
当な出力ポートにデータ・パケットを経路指定するよう
に動作する。該方法は、所定の利用できるメモリ・ロケ
ーションの入力ポートのそれぞれに着くデータ・パケッ
トをストアするステップを含む。第２のステップは、同
一出力ポートに指定される同一入力ポートに入るデータ
・パケット間で選択することを含む。第３のステップ
は、異なった入力ポートに入り、且つ同一出力ポートに
指定される第１の選択処理から現れるデータ・パケット
間で選択することを含む。最後に、該方法の最後のステ
ップは、上記経路指定タグ信号で確認された出力ポート
に選択されたデータ・パケットを加えることを含む。
べきである出力ポート指定を示す経路指定タグ信号を含
む加えられたデータ・パケットを処理する方法を企図し
ている。該方法は、上記経路指定タグ信号に基いて、適
当な出力ポートにデータ・パケットを経路指定するよう
に動作する。該方法は、所定の利用できるメモリ・ロケ
ーションの入力ポートのそれぞれに着くデータ・パケッ
トをストアするステップを含む。第２のステップは、同
一出力ポートに指定される同一入力ポートに入るデータ
・パケット間で選択することを含む。第３のステップ
は、異なった入力ポートに入り、且つ同一出力ポートに
指定される第１の選択処理から現れるデータ・パケット
間で選択することを含む。最後に、該方法の最後のステ
ップは、上記経路指定タグ信号で確認された出力ポート
に選択されたデータ・パケットを加えることを含む。
あるいは、上記方法は、前記経路指定タグ信号に含まれ
たそれらの出力ポート指定に基いてデータ・パケットを
ストアするステップを含む。次に上記方法は、同一入力
ポートに入り且つ同一出力ポートに指定されたデータ・
パケット間で裁定することを含む。上記方法は次に、異
なった入力ポートに入り且つ同一出力ポートに指定され
た全てのデータ・パケット間で裁定することを企図す
る。最後のステップは、上記経路指定タグ信号で確認さ
れた出力ポートに上記２つの裁定処理の間、選択された
データ・パケットを経路指定することを含む。
たそれらの出力ポート指定に基いてデータ・パケットを
ストアするステップを含む。次に上記方法は、同一入力
ポートに入り且つ同一出力ポートに指定されたデータ・
パケット間で裁定することを含む。上記方法は次に、異
なった入力ポートに入り且つ同一出力ポートに指定され
た全てのデータ・パケット間で裁定することを企図す
る。最後のステップは、上記経路指定タグ信号で確認さ
れた出力ポートに上記２つの裁定処理の間、選択された
データ・パケットを経路指定することを含む。
第３の代わりの方法は、所定のメモリ・ロケーションに
データ・パケットをストアするステップを含む。第２の
ステップは、経路指定タグ信号に含まれたそれらの出力
ポート指定に基いてストアされたデータ・パケットを分
類することを含む。第３のステップは、同一入力ポート
に入り且つ同一出力ポートに指定されたそれらのデータ
・パケット間で裁定することを含む。次のステップは、
異なった入力ポートに入り且つ同一出力ポートに指定さ
れたデータ・パケット間で裁定することを含む。最後の
ステップは、経路指定タグ信号で確認された出力ポート
に上記メモリ・ロケーションから上記裁定処理の間、選
択されたデータ・パケットを経路指定することを企図す
る。
データ・パケットをストアするステップを含む。第２の
ステップは、経路指定タグ信号に含まれたそれらの出力
ポート指定に基いてストアされたデータ・パケットを分
類することを含む。第３のステップは、同一入力ポート
に入り且つ同一出力ポートに指定されたそれらのデータ
・パケット間で裁定することを含む。次のステップは、
異なった入力ポートに入り且つ同一出力ポートに指定さ
れたデータ・パケット間で裁定することを含む。最後の
ステップは、経路指定タグ信号で確認された出力ポート
に上記メモリ・ロケーションから上記裁定処理の間、選
択されたデータ・パケットを経路指定することを企図す
る。
図面の簡単な説明 本発明の種々の目的及び特徴は、同一の参照符号が同一
の構成要素に付された添附図面に関連して行なわれた以
下の詳細な説明に関してさらに容易に理解されることが
できる。
の構成要素に付された添附図面に関連して行なわれた以
下の詳細な説明に関してさらに容易に理解されることが
できる。
第１図は、本発明の原理に従ったＮ×Ｍのマルチポート
・メモリ・パケット・スイッチング・ノードの一般的な
態様を示している。
・メモリ・パケット・スイッチング・ノードの一般的な
態様を示している。
第２図は、第１図のパケット・スイッチング・ノードの
４入力，４出力実現のブロック図を示している。
４入力，４出力実現のブロック図を示している。
第３図(a)及び第３図(b)は、第２図のパケット・スイッ
チング・ノードに使用するための制御ロジックの詳細な
ブロック図を示している。
チング・ノードに使用するための制御ロジックの詳細な
ブロック図を示している。
第４図(a)及び第４図(b)は、第３図の制御ロジックに使
用するためのステータス，バッファ裁定及び優先順位エ
ンコーダ・ロジックのデザインを示している。
用するためのステータス，バッファ裁定及び優先順位エ
ンコーダ・ロジックのデザインを示している。
第５図(a)及び第５図(b)は、第３図の制御ロジックに使
用するためのポート裁定及びラッチ・ロジックのデザイ
ンを示している。
用するためのポート裁定及びラッチ・ロジックのデザイ
ンを示している。
第６図(a)及び第６図(b)は、第３図の制御ロジックに使
用されたステータス更新（クリア）ロジックのデザイン
を示している。
用されたステータス更新（クリア）ロジックのデザイン
を示している。
第７図は、第４図のバッファ裁定ロジックに使用するた
めのデマルチプレクサのデザインを示している。
めのデマルチプレクサのデザインを示している。
第８図は、第４図のバッファ裁定ロジックに使用するた
めの３対１マルチプレクサのデザインを示している。
めの３対１マルチプレクサのデザインを示している。
第９図は、第４図のバッファ裁定ロジックに使用するた
めのモジュロ３カウンタのデザインを示している。
めのモジュロ３カウンタのデザインを示している。
第１０図は、第４図のバッファ裁定回路に使用するため
の３入力裁定回路のデザインを示している。
の３入力裁定回路のデザインを示している。
第１１図は、第６図のステータス更新ロジックに使用す
るための４対１２デマルチプレクサのデザインを示して
いる。
るための４対１２デマルチプレクサのデザインを示して
いる。
第１２図は、第２図のスイッチ・ノードに使用するため
のマルチポート・メモリのデザインを示している。
のマルチポート・メモリのデザインを示している。
第１３図(a)及び第１３図(b)は、第１２図のメモリに使
用するための１２×４×３ビット・アレィのデザインを
示している。
用するための１２×４×３ビット・アレィのデザインを
示している。
第１４図(a)及び第１４図(b)は、第１３図のビット・ア
レィに使用するための４×３メモリ・アレィのデザイン
を示している。
レィに使用するための４×３メモリ・アレィのデザイン
を示している。
第１５図は、第１２図のメモリに使用するためのライト
・アドレス選択デコード・ロジックのデザインを示して
いる。
・アドレス選択デコード・ロジックのデザインを示して
いる。
第１６図は、第１５図のロジック回路に使用するための
デマルチプレクサのデザインを示している。
デマルチプレクサのデザインを示している。
第１７図は、第１２図のメモリに使用するためのリード
・アドレス行及び列選択デコード・ロジックのデザイン
を示している。
・アドレス行及び列選択デコード・ロジックのデザイン
を示している。
第１８図は、第１７図のロジック回路に使用するための
デコーダのデザインを示している。
デコーダのデザインを示している。
第１９図は、第２図のスイッチ・ノードのためのタイミ
ング図を示している。
ング図を示している。
好ましい実施例の説明 第１図には、本発明の原理に従ったＮ×Ｍマルチポート
・メモリ・パケット・スイッチング・ノード２０の一般
的な態様が示されている。該ノード２０は、複数の入力
ポート２１及び複数の出力ポート２２を具備する。上記
入力ポート２１と出力ポート２２の間に、マルチポート
・メモリ２３が結合されている。上記メモリ２３は、上
記入力ポート２１のそれぞれに供給されたデータ・パケ
ットの記憶のために利用し得る所定の数のメモリ・ロケ
ーションを有している。上記入，出力ポート２１，２２
及びマルチポート・メモリ２３に、制御ロジック２４が
結合されており、これは上記メモリ２３のデータ・バケ
ットのストレージを制御する。上記制御ロジック２４は
また、上記データ・パケットに含まれる経路指定タグ信
号に従って、上記出力ポート２２への上記データ・パケ
ットの経路指定も制御する。
・メモリ・パケット・スイッチング・ノード２０の一般
的な態様が示されている。該ノード２０は、複数の入力
ポート２１及び複数の出力ポート２２を具備する。上記
入力ポート２１と出力ポート２２の間に、マルチポート
・メモリ２３が結合されている。上記メモリ２３は、上
記入力ポート２１のそれぞれに供給されたデータ・パケ
ットの記憶のために利用し得る所定の数のメモリ・ロケ
ーションを有している。上記入，出力ポート２１，２２
及びマルチポート・メモリ２３に、制御ロジック２４が
結合されており、これは上記メモリ２３のデータ・バケ
ットのストレージを制御する。上記制御ロジック２４は
また、上記データ・パケットに含まれる経路指定タグ信
号に従って、上記出力ポート２２への上記データ・パケ
ットの経路指定も制御する。
上記入力ポート２１によってデータ・パケットを受取る
ための伝達プロトコルは、上記制御ロジック２４に結合
された複数の受信ハンドシェーク信号線２５によって行
なわれる。同様に、上記出力ポート２２からデータ・パ
ケットを送るための伝達プロトコルは、上記制御ロジッ
ク２４にまた結合された複数の発信ハンドシェーク信号
線２６によって行なわれる。
ための伝達プロトコルは、上記制御ロジック２４に結合
された複数の受信ハンドシェーク信号線２５によって行
なわれる。同様に、上記出力ポート２２からデータ・パ
ケットを送るための伝達プロトコルは、上記制御ロジッ
ク２４にまた結合された複数の発信ハンドシェーク信号
線２６によって行なわれる。
上記制御ロジック２４は、上記入力ポート２１，受信ハ
ンドシェーク信号線２５，及びメモリ２３に結合された
タグ・ステータス・ロジック・レジスタ３０を含むもの
で、該レジスタ３０は、上記経路指定タグ信号と、上記
メモリ２３のメモリ・ロケーションのそれぞれのフル／
エンプティ・ステータスを表わすステータス信号との両
方をストアする。上記制御ロジック２４はまた、上記入
力ポート２１，メモリ２３及びステータス・レジスタ・
ロジック３０に結合された優先順位エンコーダ・ロジッ
ク３１も含む。該優先順位エンコーダ・ロジック３１
は、上記メモリ・ロケーションのフル／エンプティ・ス
テータスを監視し、上記ステータス・レジスタ３０のレ
ジスタに上記経路指定タグ信号をライトし、且つ選択さ
れたメモリ・ロケーションに上記経路指定タグ信号に対
応するデータ・パケットをライトするようなものであ
る。
ンドシェーク信号線２５，及びメモリ２３に結合された
タグ・ステータス・ロジック・レジスタ３０を含むもの
で、該レジスタ３０は、上記経路指定タグ信号と、上記
メモリ２３のメモリ・ロケーションのそれぞれのフル／
エンプティ・ステータスを表わすステータス信号との両
方をストアする。上記制御ロジック２４はまた、上記入
力ポート２１，メモリ２３及びステータス・レジスタ・
ロジック３０に結合された優先順位エンコーダ・ロジッ
ク３１も含む。該優先順位エンコーダ・ロジック３１
は、上記メモリ・ロケーションのフル／エンプティ・ス
テータスを監視し、上記ステータス・レジスタ３０のレ
ジスタに上記経路指定タグ信号をライトし、且つ選択さ
れたメモリ・ロケーションに上記経路指定タグ信号に対
応するデータ・パケットをライトするようなものであ
る。
上記制御ロジック２４はさらに、上記タグ・ステータス
・レジスタ・ロジック３０とラッチ・ロジック３６とに
結合された裁定ロジック３２を含む。該裁定ロジック３
２は、上記ステータス・ロジック３０にストアされた経
路指定タグを検査し、所定の優先順位裁定要綱に基いて
相争う要求を解決するようなものである。該裁定処理に
於いては、上記裁定ロジック３２によって選択された経
路指定タグ信号に対応するように、適当な出力ポート２
２を通るデータ・パケットの出力を決定するリード・ア
ドレスが発生され、上記ラッチ・ロジック３６にストア
される。
・レジスタ・ロジック３０とラッチ・ロジック３６とに
結合された裁定ロジック３２を含む。該裁定ロジック３
２は、上記ステータス・ロジック３０にストアされた経
路指定タグを検査し、所定の優先順位裁定要綱に基いて
相争う要求を解決するようなものである。該裁定処理に
於いては、上記裁定ロジック３２によって選択された経
路指定タグ信号に対応するように、適当な出力ポート２
２を通るデータ・パケットの出力を決定するリード・ア
ドレスが発生され、上記ラッチ・ロジック３６にストア
される。
上記裁定ロジック３２は、同一出力ポート２２からの出
力のために争う同一入力ポート２１に入る経路指定タグ
間で裁定するようにデザインされているバッファ裁定ロ
ジック３３を含む。上記裁定ロジック３２は、それらか
らの特定の経路指定タグをランダムに選択する。その
上、同一出力ポート２２のために争う上記バッファ裁定
ロジック３３によって送られた全ての経路指定タグ間で
裁定し、その特定の出力ポート２２からの出力のため、
それらからの或る経路指定タグとその関連するパケット
とを選択するようなものであるポート裁定ロジック３４
が、上記バッファ裁定ロジック３３に、及び上記ラッチ
・ロジック３６に結合されている。
力のために争う同一入力ポート２１に入る経路指定タグ
間で裁定するようにデザインされているバッファ裁定ロ
ジック３３を含む。上記裁定ロジック３２は、それらか
らの特定の経路指定タグをランダムに選択する。その
上、同一出力ポート２２のために争う上記バッファ裁定
ロジック３３によって送られた全ての経路指定タグ間で
裁定し、その特定の出力ポート２２からの出力のため、
それらからの或る経路指定タグとその関連するパケット
とを選択するようなものであるポート裁定ロジック３４
が、上記バッファ裁定ロジック３３に、及び上記ラッチ
・ロジック３６に結合されている。
上記ラッチ・ロジック３６と発信ハンドシェーク信号線
２６とに、ステータ更新ロジック３５が結合されてい
る。上記ステータス更新ロジック３５は、上記出力ポー
ト２２のいずれかに加えられ且つそれから送られるデー
タ・パケットに対応するレジスタのフル／エンプティ・
ステータスをリセットする信号を発生するようにデザイ
ンされている。
２６とに、ステータ更新ロジック３５が結合されてい
る。上記ステータス更新ロジック３５は、上記出力ポー
ト２２のいずれかに加えられ且つそれから送られるデー
タ・パケットに対応するレジスタのフル／エンプティ・
ステータスをリセットする信号を発生するようにデザイ
ンされている。
動作に於いては本発明は、Ｎ個の入力ポート２１のいず
れかでデータ・パケットを受理し、Ｍ個の出力ポート２
２のいずれかにそれぞれ経路指定するＮ×Ｍのスイッチ
・ノードとして使用されることができる。選択された出
力ポート２２は、データ・パケットの経路指定タグ信号
によって決定される。上記制御ロジック２４は、データ
・パケットがそれらの所望の出力ポート指定に従って効
果的に分類されるようにデザインされている。上記裁定
ロジック３２は、同一出力ポート２２に向けられるデー
タ・パケット間で、統計的な意味でランダムに選択す
る。上記裁定ロジック３２によって実行されるアルゴリ
ズムは、データ・パケットが上記スイッチ・ノード２０
から経路指定されることを無期限に待たないだろう。
れかでデータ・パケットを受理し、Ｍ個の出力ポート２
２のいずれかにそれぞれ経路指定するＮ×Ｍのスイッチ
・ノードとして使用されることができる。選択された出
力ポート２２は、データ・パケットの経路指定タグ信号
によって決定される。上記制御ロジック２４は、データ
・パケットがそれらの所望の出力ポート指定に従って効
果的に分類されるようにデザインされている。上記裁定
ロジック３２は、同一出力ポート２２に向けられるデー
タ・パケット間で、統計的な意味でランダムに選択す
る。上記裁定ロジック３２によって実行されるアルゴリ
ズムは、データ・パケットが上記スイッチ・ノード２０
から経路指定されることを無期限に待たないだろう。
上記制御ロジック２４は、該ノード２０が接続される他
のスイッチ・ノードや処理装置，等とハンドシェークす
る。上記制御ロジック２４は、上記メモリ２３にアドレ
スを発生し、データ・パケット間で裁定する。上記スイ
ッチ・ノード２０に入って来る全ての要求は、上記経路
指定タグ信号を同行する。これらの経路指定タグ信号
は、データ・パケットの所定の数のビットである。フル
／エンプティ・ステート・ビットと一緒に、これらのビ
ットは、上記タグ・ステータス・レジスタ・ロジック３
０にストアされる。上記ステータス・レジスタ・ロジッ
ク３０は、Ｎ×Ｐのセルを含むもので、ここでＮは入力
ポート２１の数であり、Ｐは入力ポート２１毎に許され
たストレージ・ロケーションの数である。それぞれのセ
ルは、メモリ・ロケーションに対応し、上記ステータス
・ビットとタグ・ビットとの両方をストアする。
のスイッチ・ノードや処理装置，等とハンドシェークす
る。上記制御ロジック２４は、上記メモリ２３にアドレ
スを発生し、データ・パケット間で裁定する。上記スイ
ッチ・ノード２０に入って来る全ての要求は、上記経路
指定タグ信号を同行する。これらの経路指定タグ信号
は、データ・パケットの所定の数のビットである。フル
／エンプティ・ステート・ビットと一緒に、これらのビ
ットは、上記タグ・ステータス・レジスタ・ロジック３
０にストアされる。上記ステータス・レジスタ・ロジッ
ク３０は、Ｎ×Ｐのセルを含むもので、ここでＮは入力
ポート２１の数であり、Ｐは入力ポート２１毎に許され
たストレージ・ロケーションの数である。それぞれのセ
ルは、メモリ・ロケーションに対応し、上記ステータス
・ビットとタグ・ビットとの両方をストアする。
上記優先順位エンコーダ・ロジック３１は、要求が受取
られた時、所定の入力ポート２１のために割当てられた
第１の利用できるセルを選択する。上記ステータス・ビ
ットが全てフルでない間は、“ノット・フル”，即ち許
可信号が上記発信ノード又は処理装置に送られ、これは
処理を続けることを意味する。上記要求パケットは次
に、上記メモリ２３の指定ロケーションにライトされ、
上記タグ・ビットが上記タグ・ステータス・レジスタ・
ロジック３０にライトされ、そして対応するフル／エン
プティ・ビットが“フル”にセットされる。
られた時、所定の入力ポート２１のために割当てられた
第１の利用できるセルを選択する。上記ステータス・ビ
ットが全てフルでない間は、“ノット・フル”，即ち許
可信号が上記発信ノード又は処理装置に送られ、これは
処理を続けることを意味する。上記要求パケットは次
に、上記メモリ２３の指定ロケーションにライトされ、
上記タグ・ビットが上記タグ・ステータス・レジスタ・
ロジック３０にライトされ、そして対応するフル／エン
プティ・ビットが“フル”にセットされる。
パケット間での裁定は、２つのステップで起こる。第１
に、フル・セルのタグ・ビットがデコードされ、所望の
出力ポート２２に従って分類される。次に、上記バッフ
ァ裁定ロジック３３が、同一入力ポート２１に入り且つ
同一出力ポート２２に指定もまたされるパケット間でラ
ンダムに選択する。第２のステップに於いては、上記ポ
ート裁定ロジック３４は、同一出力ポート２２に指定さ
れる上記バッファ裁定ロジック２３によって与えられる
いずれかのパケット間でランダムに選択する。同一入力
ポート２１に入るデータ・パケットが、異なった出力ポ
ート２２に指定される限りは、上記裁定の第２のステッ
プに関係することを全てが許される。従って、何も上記
メモリ２３のそれらのポジョンのためにブロックされな
い。パケットは、同一出力ポート２２のための他のパケ
ットとの回線争奪のためにのみブロックされることがで
きる。
に、フル・セルのタグ・ビットがデコードされ、所望の
出力ポート２２に従って分類される。次に、上記バッフ
ァ裁定ロジック３３が、同一入力ポート２１に入り且つ
同一出力ポート２２に指定もまたされるパケット間でラ
ンダムに選択する。第２のステップに於いては、上記ポ
ート裁定ロジック３４は、同一出力ポート２２に指定さ
れる上記バッファ裁定ロジック２３によって与えられる
いずれかのパケット間でランダムに選択する。同一入力
ポート２１に入るデータ・パケットが、異なった出力ポ
ート２２に指定される限りは、上記裁定の第２のステッ
プに関係することを全てが許される。従って、何も上記
メモリ２３のそれらのポジョンのためにブロックされな
い。パケットは、同一出力ポート２２のための他のパケ
ットとの回線争奪のためにのみブロックされることがで
きる。
上記裁定処理の結果が、上記ラッチ・ロジック３６にラ
ッチされ、上記データ・パケットによって望まれたそれ
らの出力ポート２２のための要求が発生される。適当な
リード・アドレスが、使用されるべきそれぞれの出力ポ
ート２２のために発生される。許可されたそれらの要求
のために、適当なフル／エンプティ・ステータス・ビッ
トが、“エンプティ”にリセットされる。どの要求も許
可されないならば、上記パケットは上記メモリ２３に残
り、次のサイクルの間上記裁定処理を繰返す。
ッチされ、上記データ・パケットによって望まれたそれ
らの出力ポート２２のための要求が発生される。適当な
リード・アドレスが、使用されるべきそれぞれの出力ポ
ート２２のために発生される。許可されたそれらの要求
のために、適当なフル／エンプティ・ステータス・ビッ
トが、“エンプティ”にリセットされる。どの要求も許
可されないならば、上記パケットは上記メモリ２３に残
り、次のサイクルの間上記裁定処理を繰返す。
第２図は、Ｎ＝Ｍ＝４であり、且つ４マルチ・ポート・
メモリ・スイッチ・ノードを含む、第１図の目下好まし
い態様のブロック図を示している。第３図には、第２図
のパケット・スイッチング・ノードに使用されることが
できる上記制御ロジック２４の最高に詳細なブロック図
が示されている。第３図は、本発明に利用される上記制
御ロジック２４の種々のロジック部を含む、上記ステー
タス更新ロジック３５，タグ・ステータス・レジスタ・
ロジック３０，優先順位エンコーダ・ロジック３１，バ
ッファ裁定ロジック３３，ポート裁定ロジック３４及び
ラッチ・ロジック３６を組込む複数のロジック・ブロッ
クの相互接続を示している。
メモリ・スイッチ・ノードを含む、第１図の目下好まし
い態様のブロック図を示している。第３図には、第２図
のパケット・スイッチング・ノードに使用されることが
できる上記制御ロジック２４の最高に詳細なブロック図
が示されている。第３図は、本発明に利用される上記制
御ロジック２４の種々のロジック部を含む、上記ステー
タス更新ロジック３５，タグ・ステータス・レジスタ・
ロジック３０，優先順位エンコーダ・ロジック３１，バ
ッファ裁定ロジック３３，ポート裁定ロジック３４及び
ラッチ・ロジック３６を組込む複数のロジック・ブロッ
クの相互接続を示している。
第３図に示されたロジック回路は、一つの入力ポート２
５に関連する上記タグ・ステータス・レジスタ・ロジッ
ク３０，優先順位エンコーダ・ロジック３１及びバッフ
ァ裁定ロジック３３が、４個の入力ポート・ロジック部
７０ａ−ｄを含む４個の同一のロジック・モジュールを
形成するように一纏めにされるように分割されている。
同様に、それぞれの出力ポート２６に関連する上記ポー
ト裁定ロジック３４及びラッチ・ロジック３６のこれら
の部分は、４個の出力ポート・ロジック部７１ａ−ｄを
含む４個の同一のロジック・モジュールを形成するよう
に一纏めにされている。
５に関連する上記タグ・ステータス・レジスタ・ロジッ
ク３０，優先順位エンコーダ・ロジック３１及びバッフ
ァ裁定ロジック３３が、４個の入力ポート・ロジック部
７０ａ−ｄを含む４個の同一のロジック・モジュールを
形成するように一纏めにされるように分割されている。
同様に、それぞれの出力ポート２６に関連する上記ポー
ト裁定ロジック３４及びラッチ・ロジック３６のこれら
の部分は、４個の出力ポート・ロジック部７１ａ−ｄを
含む４個の同一のロジック・モジュールを形成するよう
に一纏めにされている。
他の必要な信号線は、クロック及びリセット信号線を含
んで示されている。第３図に示された種々のロジック部
の詳細な配線図は、本明細書中の以下の第４図から第１
１図に示されている。第３図の信号線参照記号と第４図
から第１１図に使用された信号線参照記号との間に、１
対１の対応がある。図面に残りは、全てのスイッチ・ノ
ード２０のそれらの動作及び機能を説明するために必要
な範囲を除いては、明白に詳細には述べられないだろ
う。
んで示されている。第３図に示された種々のロジック部
の詳細な配線図は、本明細書中の以下の第４図から第１
１図に示されている。第３図の信号線参照記号と第４図
から第１１図に使用された信号線参照記号との間に、１
対１の対応がある。図面に残りは、全てのスイッチ・ノ
ード２０のそれらの動作及び機能を説明するために必要
な範囲を除いては、明白に詳細には述べられないだろ
う。
第４図は、一つの入力ポート部７０の詳細なロジック・
デザインを示している。上記ステータス・レジスタ・ロ
ジック３０は、タグ・デコーダ即ちデマルチプレクサ７
３ａ−ｃと、複数のナンド・ゲート７８ａ−ｃを使用す
る優先順位エンコーダ・ロジックとに結合された９個の
フリップ・フロップ７２ａ−ｉを含む。デコードされた
タグ信号は、バッファ裁定ロジック回路７４ａ−ｄを含
む上記バッファ裁定ロジック３３に、上記デマルチプレ
クサ７３から供給される。レジスタ７５ａ−ｈを含む中
間ステータス・レジタス・ロジックは、上記信号の補正
タイミングを確実にするために使用される。モジュロ３
カウンタ７６は、上記バッファ裁定ロジック回路７４ａ
−ｄによって使用された現在の優先順位を決定するため
に使用され、カウンタ・イネーブル・ロジック７７によ
ってイネーブルされる。上記優先順位エンコーダ・ロジ
ック３１は、タグ・ステータス・レジスタ・ロジック・
クロック・イネーブル・ロジック７９に、上記中間ステ
ータス・レジスタ７５ｆ−ｈを介して結合されている。
上記タグ・ステータス・レジスタ・ロジック３０に利用
されたフル／エンプティ・フリップ・フロップ７２ｇ−
ｉは、ステータス・リセット・ロジック８０によってク
リアされる。
デザインを示している。上記ステータス・レジスタ・ロ
ジック３０は、タグ・デコーダ即ちデマルチプレクサ７
３ａ−ｃと、複数のナンド・ゲート７８ａ−ｃを使用す
る優先順位エンコーダ・ロジックとに結合された９個の
フリップ・フロップ７２ａ−ｉを含む。デコードされた
タグ信号は、バッファ裁定ロジック回路７４ａ−ｄを含
む上記バッファ裁定ロジック３３に、上記デマルチプレ
クサ７３から供給される。レジスタ７５ａ−ｈを含む中
間ステータス・レジタス・ロジックは、上記信号の補正
タイミングを確実にするために使用される。モジュロ３
カウンタ７６は、上記バッファ裁定ロジック回路７４ａ
−ｄによって使用された現在の優先順位を決定するため
に使用され、カウンタ・イネーブル・ロジック７７によ
ってイネーブルされる。上記優先順位エンコーダ・ロジ
ック３１は、タグ・ステータス・レジスタ・ロジック・
クロック・イネーブル・ロジック７９に、上記中間ステ
ータス・レジスタ７５ｆ−ｈを介して結合されている。
上記タグ・ステータス・レジスタ・ロジック３０に利用
されたフル／エンプティ・フリップ・フロップ７２ｇ−
ｉは、ステータス・リセット・ロジック８０によってク
リアされる。
第４図のロジック回路は、以下のように動作する。第４
図に示された上記入力ポート・ロジック部７０ａは、フ
リップ・フロップ７２ａ−ｉを含む上記タグ・ステータ
ス・レジスタ・ロジック３０の３個のロケーションの一
つに、３ビット・タグとそれに関連する要求信号をスト
アする。特定のストレージ・ロケーションは、ナンド・
ゲート７８とクロック・イネーブル・ロジック７９を含
む上記優先順位エンコーダ・ロジック３１によって決定
される。上記優先順位エンコーダ・ロジック３１は、第
１の利用できるロケーションを示す２ビット・アドレス
と、それらが無いかどうかを示すための信号を生成す
る。これらの３個の信号はまた、上記マルチポート・メ
モリ２３に提供され、対応する入力ポート２１のための
ライト・アドレスを形成する。
図に示された上記入力ポート・ロジック部７０ａは、フ
リップ・フロップ７２ａ−ｉを含む上記タグ・ステータ
ス・レジスタ・ロジック３０の３個のロケーションの一
つに、３ビット・タグとそれに関連する要求信号をスト
アする。特定のストレージ・ロケーションは、ナンド・
ゲート７８とクロック・イネーブル・ロジック７９を含
む上記優先順位エンコーダ・ロジック３１によって決定
される。上記優先順位エンコーダ・ロジック３１は、第
１の利用できるロケーションを示す２ビット・アドレス
と、それらが無いかどうかを示すための信号を生成す
る。これらの３個の信号はまた、上記マルチポート・メ
モリ２３に提供され、対応する入力ポート２１のための
ライト・アドレスを形成する。
上記タグ・ステータス・レジスタ・ロジック３０にスト
アされたタグは、上記デマルチプレクサ７３によってそ
れぞれデコードされる。せいぜい、それぞれのデマルチ
プレクサ７３から出力された一つの信号がアクティブで
あり、所望の出力ポート２２に対応するだろう。上記デ
マルチプレクサ７３からの信号線は、対応する出力ポー
ト２２によって物理的に纏められ、上記バッファ裁定ロ
ジック３３を含む、それぞれ異なった出力ポート２２に
関連された４個のバッファ裁定ロジック回路７４に入力
される。それぞれのバッファ裁定ロジック回路７４によ
って使用された優先順位は、モジュロ３カウンタ７６に
よって提供される。それぞれのバッファ裁定ロジック回
路７４は、いずれかのタグがその出力ポート２２を所望
であるかどうかを示す信号に加えて、選択されたタグと
対応するパケットの２ビット・アドレスを出力する。
アされたタグは、上記デマルチプレクサ７３によってそ
れぞれデコードされる。せいぜい、それぞれのデマルチ
プレクサ７３から出力された一つの信号がアクティブで
あり、所望の出力ポート２２に対応するだろう。上記デ
マルチプレクサ７３からの信号線は、対応する出力ポー
ト２２によって物理的に纏められ、上記バッファ裁定ロ
ジック３３を含む、それぞれ異なった出力ポート２２に
関連された４個のバッファ裁定ロジック回路７４に入力
される。それぞれのバッファ裁定ロジック回路７４によ
って使用された優先順位は、モジュロ３カウンタ７６に
よって提供される。それぞれのバッファ裁定ロジック回
路７４は、いずれかのタグがその出力ポート２２を所望
であるかどうかを示す信号に加えて、選択されたタグと
対応するパケットの２ビット・アドレスを出力する。
上記モジュロ３カウンタ７６はインクリメントされ、こ
れ故に、カウンタ・イネーブル・ロジック７７から得ら
れた信号に従った、優先順位が変化する。最も高い優先
順位のロケーションが、上記タグ・ステータス・レジス
タ・ロジック・フル／エンプティ・フリップ・フロップ
７２ｇ−ｉによって示されるようなエンプティであるな
らば、又は最も高い優先順位のロケーションのパケット
が伝達されるということを示す上記ステータス更新ロジ
ック３５によってクリア信号が生成されるならば、上記
モジュロ３カウンタ７６はイネーブルされる。上記ステ
ータス更新ロジック３５からのクリア信号は、マスター
・リセット信号と、ステータス・リセット・ロジック８
０のクロック信号とを結合させる。
れ故に、カウンタ・イネーブル・ロジック７７から得ら
れた信号に従った、優先順位が変化する。最も高い優先
順位のロケーションが、上記タグ・ステータス・レジス
タ・ロジック・フル／エンプティ・フリップ・フロップ
７２ｇ−ｉによって示されるようなエンプティであるな
らば、又は最も高い優先順位のロケーションのパケット
が伝達されるということを示す上記ステータス更新ロジ
ック３５によってクリア信号が生成されるならば、上記
モジュロ３カウンタ７６はイネーブルされる。上記ステ
ータス更新ロジック３５からのクリア信号は、マスター
・リセット信号と、ステータス・リセット・ロジック８
０のクロック信号とを結合させる。
第５図には、出力ポート・ロジック部７１の詳細なロジ
ック・デザインが示されている。４対１アドレス・マル
チプレクサ９３ａ−ｂと、上記ポート裁定ロジック３４
を含むゲート９０とが、フリップ・フロップ９４ａ−ｈ
を含む上記ラッチ・ロジック３６に結合されている。上
記ポート裁定ロジック３４の出力端もまた、上記アドレ
ス・マルチプレクサ９３ａ−ｂに直接結合されている。
モジュロ４カウンタ９１が、上記ポート裁定ロジック３
４に結合され、現在の優先順位を決定する。カウンタ・
イネーブル・ロジック９２は、上記モジュロ４カウンタ
９１がインクリメントされるかどうかを制御する。
ック・デザインが示されている。４対１アドレス・マル
チプレクサ９３ａ−ｂと、上記ポート裁定ロジック３４
を含むゲート９０とが、フリップ・フロップ９４ａ−ｈ
を含む上記ラッチ・ロジック３６に結合されている。上
記ポート裁定ロジック３４の出力端もまた、上記アドレ
ス・マルチプレクサ９３ａ−ｂに直接結合されている。
モジュロ４カウンタ９１が、上記ポート裁定ロジック３
４に結合され、現在の優先順位を決定する。カウンタ・
イネーブル・ロジック９２は、上記モジュロ４カウンタ
９１がインクリメントされるかどうかを制御する。
動作に於いては、それぞれの出力ポート・ロジック部７
１は、或るアドレスを受取り、第３図に示されるよう
に、それぞれの入力ポート・ロジック部７０からの信号
を要求する。要求信号は、上記モジュロ４カウンタ９１
によって示される優先順位に従って、上記ポート裁定ロ
ジック３４によって処理される。選択された入力ポート
２１の２ビット・アドレスは、いずれかの要求があるか
どうかを示す要求信号に加えて、上記ラッチ・ロジック
３６に出力される。この２ビット入力ポート・アドレス
はまた、上記ラッチ・ロジック３６にもまた出力される
選択された入力ポート２１からの対応する２ビット・ス
テータス・レジスタ・アドレスを選択することを、上記
４対１アドレス・マルチプレクサ９３に許す。４ビット
のアドレスが、選択されたタグ・ビットに関連するパケ
ットをアクセスするように上記マルチポート・メモリ２
３の対応する出力ポート２２に結合されたリード・アド
レスを形成する。
１は、或るアドレスを受取り、第３図に示されるよう
に、それぞれの入力ポート・ロジック部７０からの信号
を要求する。要求信号は、上記モジュロ４カウンタ９１
によって示される優先順位に従って、上記ポート裁定ロ
ジック３４によって処理される。選択された入力ポート
２１の２ビット・アドレスは、いずれかの要求があるか
どうかを示す要求信号に加えて、上記ラッチ・ロジック
３６に出力される。この２ビット入力ポート・アドレス
はまた、上記ラッチ・ロジック３６にもまた出力される
選択された入力ポート２１からの対応する２ビット・ス
テータス・レジスタ・アドレスを選択することを、上記
４対１アドレス・マルチプレクサ９３に許す。４ビット
のアドレスが、選択されたタグ・ビットに関連するパケ
ットをアクセスするように上記マルチポート・メモリ２
３の対応する出力ポート２２に結合されたリード・アド
レスを形成する。
上記モジュロ４カウンタ９１はインクリメントされ、上
記カウンタ・イネーブル・ロジック９２からの信号に従
って、上記ポート裁定ロジック３４によって使用された
優先順位を変化する。上記カウンタ・イネブーブル・ロ
ジック９２は、最も高い優先順位を有する入力ポート２
１が関連する出力ポート２２のための要求を持たない
時、あるいは引受けられる要求をそれが持つ時、及びパ
ケットが伝達される時には何時でも、インクリメント信
号を生成する。FULLI信号が、関連する出力ポート２２
に取付けられた出力デバイス即ちスイッチノードが“ノ
ット・フル”であることを示す、真（TRUE）である限り
は、選択された要求が送られるだろう。さもなければ、
上記出力デバイスがもはやフルでなくなるまで、要求は
待たれねばならない。
記カウンタ・イネーブル・ロジック９２からの信号に従
って、上記ポート裁定ロジック３４によって使用された
優先順位を変化する。上記カウンタ・イネブーブル・ロ
ジック９２は、最も高い優先順位を有する入力ポート２
１が関連する出力ポート２２のための要求を持たない
時、あるいは引受けられる要求をそれが持つ時、及びパ
ケットが伝達される時には何時でも、インクリメント信
号を生成する。FULLI信号が、関連する出力ポート２２
に取付けられた出力デバイス即ちスイッチノードが“ノ
ット・フル”であることを示す、真（TRUE）である限り
は、選択された要求が送られるだろう。さもなければ、
上記出力デバイスがもはやフルでなくなるまで、要求は
待たれねばならない。
第６図には、上記ステータス更新ロジック３５の詳細な
ロジック・デザインが示されている。それは、クリア信
号合併ロジック９８に結合された４個の同一のリード・
アドレス・デコーダ９７ａ−ｄから成っている。動作に
於いては、それぞれのリード・アドレス・デコーダ９７
は、入力端にリード・アドレスに関連する要求が有り且
つ上記“ノット・フル”信号が真であるならば、上記タ
グ・ステータス・レジスタ・ロジック３０の１２個のフ
リップ・フロップの一つに対応するたった一つの信号を
イネーブルする。上記リード・アドレス・デコーダ９７
の全てからのクリア信号は、第４図のステータス・リセ
ット・ロジック８０及びカウンタ・イネーブル・ロジッ
ク７７に接続された信号のたった一つのセットに合併さ
れる。せいぜい４個の、かつてアクティブなクリア信号
がある。
ロジック・デザインが示されている。それは、クリア信
号合併ロジック９８に結合された４個の同一のリード・
アドレス・デコーダ９７ａ−ｄから成っている。動作に
於いては、それぞれのリード・アドレス・デコーダ９７
は、入力端にリード・アドレスに関連する要求が有り且
つ上記“ノット・フル”信号が真であるならば、上記タ
グ・ステータス・レジスタ・ロジック３０の１２個のフ
リップ・フロップの一つに対応するたった一つの信号を
イネーブルする。上記リード・アドレス・デコーダ９７
の全てからのクリア信号は、第４図のステータス・リセ
ット・ロジック８０及びカウンタ・イネーブル・ロジッ
ク７７に接続された信号のたった一つのセットに合併さ
れる。せいぜい４個の、かつてアクティブなクリア信号
がある。
第７図には、第４図の入力ポート・ロジック７０に使用
されたデマルチプレクサ７３のデザインが示されてい
る。第８図は、第４図の入力ポート・ロジック７０に使
用された３対１マルチプレクサ７７のデザインを示して
いる。第９図は、第４図の入力ポート・ロジック７０に
使用されたモジュロ３カウンタ７６のデザインを示して
いる。第１０図は、第４図の入力ポート・ロジック７０
に使用された３入力裁定ロジック７４のデザインを示し
ている。第１１図は、第６図のステータス更新ロジック
３５に使用するための４対１２デマルチプレクサ回路９
７のデザインを示している。
されたデマルチプレクサ７３のデザインが示されてい
る。第８図は、第４図の入力ポート・ロジック７０に使
用された３対１マルチプレクサ７７のデザインを示して
いる。第９図は、第４図の入力ポート・ロジック７０に
使用されたモジュロ３カウンタ７６のデザインを示して
いる。第１０図は、第４図の入力ポート・ロジック７０
に使用された３入力裁定ロジック７４のデザインを示し
ている。第１１図は、第６図のステータス更新ロジック
３５に使用するための４対１２デマルチプレクサ回路９
７のデザインを示している。
第１２図には、上記マルチポート・メモリ２３の詳細な
ロジック・デザインが示されている。上記メモリ２３
は、ライト・アドレス選択デコード・ロジック４０と、
１２×４×３ビット・アレィ４２に結合されたリード・
アドレス行及び列選択デコード・ロジック４１とから成
っている。上記マルチポート・メモリ２３は、入力ポー
ト２１でそれぞれのライト・アドレスに関連するデータ
・パケットを含む４個のライト・アドレス及び１２ビッ
トまで、及び４個のリード・アドレスまで受入れ、且つ
それぞれのクロック・サイクルの間出力ポート２２に４
個の対応する１２ビット・データ・パケットを生成する
ように、デザインされている。それぞれのライト・アド
レスは、３本のメモリ・セル・アドレス線の１本がイネ
ーブルされるように、上記ライト・アドレス・ロジック
４０でデコードされる。それぞれのリード・アドレス
は、４本の行選択線の１本及び３本の列選択線の１本が
イネーブルされるように、上記リード・アドレス・ロジ
ック４１でデコードされる。上記行及び列選択線の交点
で上記メモリ・セルは、対応する出力ポート２２にその
内容を与える。第１２図に示された種々のロジック・ブ
ロックの詳細な配線図は、以下の第１３図から第１８図
に示されている。
ロジック・デザインが示されている。上記メモリ２３
は、ライト・アドレス選択デコード・ロジック４０と、
１２×４×３ビット・アレィ４２に結合されたリード・
アドレス行及び列選択デコード・ロジック４１とから成
っている。上記マルチポート・メモリ２３は、入力ポー
ト２１でそれぞれのライト・アドレスに関連するデータ
・パケットを含む４個のライト・アドレス及び１２ビッ
トまで、及び４個のリード・アドレスまで受入れ、且つ
それぞれのクロック・サイクルの間出力ポート２２に４
個の対応する１２ビット・データ・パケットを生成する
ように、デザインされている。それぞれのライト・アド
レスは、３本のメモリ・セル・アドレス線の１本がイネ
ーブルされるように、上記ライト・アドレス・ロジック
４０でデコードされる。それぞれのリード・アドレス
は、４本の行選択線の１本及び３本の列選択線の１本が
イネーブルされるように、上記リード・アドレス・ロジ
ック４１でデコードされる。上記行及び列選択線の交点
で上記メモリ・セルは、対応する出力ポート２２にその
内容を与える。第１２図に示された種々のロジック・ブ
ロックの詳細な配線図は、以下の第１３図から第１８図
に示されている。
第１３図は、上記１２×４×３ビット・アレィ４２の構
成を示している。それは、４×３ビット・メモリ・アレ
ィ５０の１２個の同一の複製品から成っている。ライ
ト，行，及び列選択線は、それぞれの４×３ビット・メ
モリ・アレィ５０に全て接続されている。第１４図は、
上記４×３メモリ・アレィ５０の詳細なロジック・デザ
インを示している。フリップ・フロップ６０ａ−ｌは、
それぞれ１ビットの情報をストアするために使用され
る。それぞれの入力ポート２１は、６０ａ−ｃ，６０ｄ
−ｆ，等によって示された同一列である３個のフリップ
・フロップに対応するライト可能な３個のメモリ・ロケ
ーションの排他的セットを持っている。それらは、イネ
ーブルされた行及び列選択線の交点に対応するフリップ
・フロップ６０のビットの値を出力するそれぞれの出力
ポート２２のために１つの、メモリ読出フリップ・フロ
ップ選択ロジック６１ａ−ｄの４個の同一の複製品であ
る。
成を示している。それは、４×３ビット・メモリ・アレ
ィ５０の１２個の同一の複製品から成っている。ライ
ト，行，及び列選択線は、それぞれの４×３ビット・メ
モリ・アレィ５０に全て接続されている。第１４図は、
上記４×３メモリ・アレィ５０の詳細なロジック・デザ
インを示している。フリップ・フロップ６０ａ−ｌは、
それぞれ１ビットの情報をストアするために使用され
る。それぞれの入力ポート２１は、６０ａ−ｃ，６０ｄ
−ｆ，等によって示された同一列である３個のフリップ
・フロップに対応するライト可能な３個のメモリ・ロケ
ーションの排他的セットを持っている。それらは、イネ
ーブルされた行及び列選択線の交点に対応するフリップ
・フロップ６０のビットの値を出力するそれぞれの出力
ポート２２のために１つの、メモリ読出フリップ・フロ
ップ選択ロジック６１ａ−ｄの４個の同一の複製品であ
る。
第１５図は、４個の同一の２対３デマルチプレクサ５１
から成る上記ライト・アドレス選択デコード・ロジック
４０の詳細なデザインを示している。上記２対３デマル
チプレクサ５１の詳細なロジック・デザインは、第１６
図に示されている。第１７図は、４個の同一の行及び列
デコーダ５２から成る上記リード・アドレス行及び列選
択デコード・ロジック４１の詳細なデザインを示してい
る。行及び列デコーダ５２の詳細なロジック・デザイン
は、第１８図に示されている。
から成る上記ライト・アドレス選択デコード・ロジック
４０の詳細なデザインを示している。上記２対３デマル
チプレクサ５１の詳細なロジック・デザインは、第１６
図に示されている。第１７図は、４個の同一の行及び列
デコーダ５２から成る上記リード・アドレス行及び列選
択デコード・ロジック４１の詳細なデザインを示してい
る。行及び列デコーダ５２の詳細なロジック・デザイン
は、第１８図に示されている。
第１９図は、第２図のマルチポート・メモリ・パケット
・スイッチング・ノード２０のためのタイミング図を示
している。外部で発生されたシステム・クロックは、２
個のオーバーラップしない位相φ１及びφ２から成る。
φ１の立上り縁は、全てのリード及びライト・アドレス
の発生を起こす。いずれのデータ・パケットも及びその
対応するタグ及び要求信号も、φ２の立上り縁の前に安
定しなければならない。φ２の立上り縁で、新しいデー
タ・パケットは上記マルチポート・メモリ２３にライト
され、上記タグ・ステータス・レジスタ・ロジック３０
は更新される。タグ間の争いは、この時消滅される。上
記バッファ及びポート優先順位もまた、この時イネーブ
ルされたならば、変化される。
・スイッチング・ノード２０のためのタイミング図を示
している。外部で発生されたシステム・クロックは、２
個のオーバーラップしない位相φ１及びφ２から成る。
φ１の立上り縁は、全てのリード及びライト・アドレス
の発生を起こす。いずれのデータ・パケットも及びその
対応するタグ及び要求信号も、φ２の立上り縁の前に安
定しなければならない。φ２の立上り縁で、新しいデー
タ・パケットは上記マルチポート・メモリ２３にライト
され、上記タグ・ステータス・レジスタ・ロジック３０
は更新される。タグ間の争いは、この時消滅される。上
記バッファ及びポート優先順位もまた、この時イネーブ
ルされたならば、変化される。
従って、マルチ・プロセッサ即ちパラレル・コンピュー
タ応用のスイッチ・ノードとして使用されることができ
る新規且つ改良されたパケット・スイッチング・ノード
が開示された。上記パケット・スイッチング・ノード
は、それらの出力ポート指定に基いてデータ・パケット
をストアし且つ分類するためにマルチ・メモリに使用す
る。上記パケット・スイッチング・ノードは、指定が異
なった出力ポートであるノードの入力ポートに到達する
データ・パケット間の回線争奪の問題を排除する。本発
明はまた、改良された性能及びより高いスループットを
有するパケット・スイッチング・ノードを提供する。
タ応用のスイッチ・ノードとして使用されることができ
る新規且つ改良されたパケット・スイッチング・ノード
が開示された。上記パケット・スイッチング・ノード
は、それらの出力ポート指定に基いてデータ・パケット
をストアし且つ分類するためにマルチ・メモリに使用す
る。上記パケット・スイッチング・ノードは、指定が異
なった出力ポートであるノードの入力ポートに到達する
データ・パケット間の回線争奪の問題を排除する。本発
明はまた、改良された性能及びより高いスループットを
有するパケット・スイッチング・ノードを提供する。
前述の実施例は、本発明の原理の応用を示している多く
の特定の実施例のいくつかを単に示しているということ
が理解されるべきである。明らかに、多種多様の他の配
置が、本発明の精神及び範囲から逸脱することなしに、
当業者によって容易に工夫されることができる。例え
ば、本発明は、コンピュータのための相互接続デバイス
にのみに関する使用に限定されない。それはまた、遠距
離通信分野の応用を有しており、遠距離通信装置，等で
の使用のために適合されることもできる。特に、本発明
を使用する相互接続ネットワークは、データ・パケット
としてデータと音声情報の両方を伝達するテレホン・シ
ステムを接続するために使用されることができる。
の特定の実施例のいくつかを単に示しているということ
が理解されるべきである。明らかに、多種多様の他の配
置が、本発明の精神及び範囲から逸脱することなしに、
当業者によって容易に工夫されることができる。例え
ば、本発明は、コンピュータのための相互接続デバイス
にのみに関する使用に限定されない。それはまた、遠距
離通信分野の応用を有しており、遠距離通信装置，等で
の使用のために適合されることもできる。特に、本発明
を使用する相互接続ネットワークは、データ・パケット
としてデータと音声情報の両方を伝達するテレホン・シ
ステムを接続するために使用されることができる。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/50 (56)参考文献 特開 昭59−135994（ＪＰ，Ａ) 特開 昭58−150349（ＪＰ，Ａ) 特公 昭58−57940（ＪＰ，Ｂ２) Ｐ．Ｎ．Ｊｅａｎ ｅｔ ａｌ．“Ｍｕ ｌｔｉ−ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ ｂａｓｅｄ ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏｒ ａ Ａｐａｃｅ ｆｏｒｎｅ Ｐ ａｃｋｅｔ Ｓｗｉｔｃｈ” ＣＯＭＣＯ Ｎ 80，20ｔｈ ＩＥＥＥ Ｃｏｍｐｕｔ ｅｒ Ｓｏｃｉｅｔｙ Ｉｎｔｅｒｎａｔ ｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ Ｆｅ ｂ 1980 ｐａｇｅ 139−142
Claims (2)
- 【請求項１】データ・パケットが加えられるべき出力ポ
ート指定を表わす経路指定タグ信号を含む加えられたデ
ータ・パケットを処理するパケット・スイッチング・ノ
ードで、 複数の入力ポートと、 複数の出力ポートと、 前記入力ポートと出力ポートとの間に結合され、前記入
力ポートのそれぞれに加えられた前記データ・パケット
のストレージのために利用できる所定の数のメモリ・ロ
ケーションを有するマルチポート・メモリと、及び 前記入力ポート，出力ポート及び前記マルチポート・メ
モリに結合され、前記経路指定タグ信号に従って、前記
メモリのデータ・パケットのストレージ及び前記出力ポ
ートへのそれらの経路指定を制御するための制御ロジッ
クと、 を具備し、 前記制御ロジックは、 前記入力ポート及び前記メモリに結合され、前記経路指
定タグ信号と、前記メモリのメモリ・ロケーションのそ
れぞれのフル／エンプティ・ステータスを表わすステー
タス信号とをストアするためのステータス・レジスタ
と、 前記入力ポート，前記メモリ及び前記ステータスレジス
タに結合され、前記メモリ・ロケーションのフル／エン
プティ・ステータスを監視し、前記ステータス・レジス
タのレジスタに前記経路指定タグ信号をライトし、且つ
選択されたメモリ・ロケーションに前記経路指定タグ信
号に対応するデータ・パケットをライトするための優先
順位エンコーダ・ロジックと、 前記ステータス・レジスタ，前記メモリ及び前記出力ポ
ートに結合され、前記メモリ・ロケーションから前記デ
ータ・パケットをリードし且つ所定の優先順位裁定計画
に基いて対応する経路指定タグ信号の確認された出力ポ
ートにそれらを加えるための裁定ロジックと、 を備え、 前記裁定ロジックは、 同一出力ポートからの出力のために争い且つそれらから
の特定の経路指定タグをランダムに選択する同一入力ポ
ートに入る経路指定タグ間で裁定するバッファ裁定ロジ
ックと、 同一出力ポートのために争い且つその特定の出力ポート
からの出力のためにそれらからの一つの経路指定タグを
選択する、前記バッファ裁定ロジックによって伝達され
た全ての経路指定タグ間で裁定する前記バッファ裁定ロ
ジックに結合されたポート裁定ロジックと、 前記ポート裁定ロジックによって選択されたそれらの経
路指定タグ信号に対応するデータ・パケットのための適
当な出力ポートを通るデータ・パケットの出力を制御す
るリード・アドレスを発生するアドレス発生ロジック
と、 を備え、 前記パケット・スイッチング・ノードはさらに、上記出
力ポートのいずれかに加えられた上記データ・パケット
に対応する上記レジスタのフル／エンプティ・ステータ
スをリセットする信号を発生するステータス更新ロジッ
クを具備することを特徴とするパケット・スイッチング
・ノード。 - 【請求項２】加えられたデータ・パケットが適当な出力
ポートに前記データ・パケットを経路指定するために加
えられるべきである出力ポート指定を表わす経路指定タ
グ信号を含む加えられたデータ・パケットを処理するた
めの方法で、 前記経路指定タグ信号に従って、所定のメモリ・ロケー
ションに、前記入力ポートのそれぞれに達する前記デー
タ・パケットをストアすることと、 同一入力ポートに入り、且つ同一出力ポートのために争
うデータ・パケット間で選択することと、 同一出力ポートのために争う異なった入力ポートに入っ
たデータ・パケット間で選択することと、及び 前記経路指定タグ信号で確認された出力ポートに前記選
択されたデータ・パケットを加えることとのステップを
具備する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US661996 | 1984-10-18 | ||
| US06/661,996 US4630258A (en) | 1984-10-18 | 1984-10-18 | Packet switched multiport memory NXM switch node and processing method |
| PCT/US1985/001840 WO1986002512A1 (en) | 1984-10-18 | 1985-09-26 | PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62500902A JPS62500902A (ja) | 1987-04-09 |
| JPH0638607B2 true JPH0638607B2 (ja) | 1994-05-18 |
Family
ID=24655970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50450585A Expired - Lifetime JPH0638607B2 (ja) | 1984-10-18 | 1985-09-26 | パケット・スイッチド・マルチポ−ト・メモリｎ×ｍスイッチ・ノ−ド及び処理方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4630258A (ja) |
| EP (1) | EP0198010B1 (ja) |
| JP (1) | JPH0638607B2 (ja) |
| KR (1) | KR900006791B1 (ja) |
| DE (1) | DE3576775D1 (ja) |
| IL (1) | IL76532A0 (ja) |
| SG (1) | SG38090G (ja) |
| WO (1) | WO1986002512A1 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837676A (en) * | 1984-11-05 | 1989-06-06 | Hughes Aircraft Company | MIMD instruction flow computer architecture |
| US4696000A (en) * | 1985-12-12 | 1987-09-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Nonblocking self-routing packet and circuit switching network |
| BE904100A (fr) * | 1986-01-24 | 1986-07-24 | Itt Ind Belgium | Systeme de commutation. |
| US4748618A (en) * | 1986-05-21 | 1988-05-31 | Bell Communications Research, Inc. | Telecommunications interface |
| US4754451A (en) * | 1986-08-06 | 1988-06-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system with variable length packets |
| JPH08214008A (ja) * | 1987-02-06 | 1996-08-20 | Fujitsu Ltd | 自己ルーチングスイッチ |
| US4763122A (en) * | 1987-03-18 | 1988-08-09 | International Business Machines Corporation | Parallel switching with round robin priority |
| US4831616A (en) * | 1987-03-31 | 1989-05-16 | Huber David R | Multiplexed fiber optics wideband data distribution system |
| US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
| US5365519A (en) | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| US6330240B1 (en) | 1987-04-24 | 2001-12-11 | Hitachi, Ltd. | ATM cell switching system |
| US5117420A (en) * | 1987-04-27 | 1992-05-26 | Thinking Machines Corporation | Method and apparatus for routing message packets |
| US4984235A (en) * | 1987-04-27 | 1991-01-08 | Thinking Machines Corporation | Method and apparatus for routing message packets and recording the roofing sequence |
| USRE36751E (en) * | 1987-07-15 | 2000-06-27 | Hitachi, Ltd. | ATM switching system connectable to I/O links having different transmission rates |
| US5367688A (en) * | 1987-09-04 | 1994-11-22 | Digital Equipment Corporation | Boot system for distributed digital data processing system |
| US5136718A (en) * | 1987-09-04 | 1992-08-04 | Digital Equipment Corporation | Communications arrangement for digital data processing system employing heterogeneous multiple processing nodes |
| US4887076A (en) * | 1987-10-16 | 1989-12-12 | Digital Equipment Corporation | Computer interconnect coupler for clusters of data processing devices |
| US4845722A (en) * | 1987-10-16 | 1989-07-04 | Digital Equipment Corporation | Computer interconnect coupler employing crossbar switching |
| US4885739A (en) * | 1987-11-13 | 1989-12-05 | Dsc Communications Corporation | Interprocessor switching network |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| US5233603A (en) * | 1988-04-21 | 1993-08-03 | Nec Corporation | Packet switch suitable for integrated circuit implementation |
| US4891803A (en) * | 1988-11-07 | 1990-01-02 | American Telephone And Telegraph Company | Packet switching network |
| US5046000A (en) * | 1989-01-27 | 1991-09-03 | International Business Machines Corporation | Single-FIFO high speed combining switch |
| US5249292A (en) * | 1989-03-31 | 1993-09-28 | Chiappa J Noel | Data packet switch using a primary processing unit to designate one of a plurality of data stream control circuits to selectively handle the header processing of incoming packets in one data packet stream |
| DE4004956A1 (de) * | 1990-02-19 | 1991-08-22 | Philips Patentverwaltung | Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem |
| EP0521027A4 (en) * | 1990-03-22 | 1994-10-19 | Australian & Overseas Telecom | Multicasting method for a telecommunications network |
| US5265257A (en) * | 1990-06-22 | 1993-11-23 | Digital Equipment Corporation | Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines |
| JP2770936B2 (ja) * | 1990-12-18 | 1998-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 通信ネットワークおよび通信チャンネルをつくる方法 |
| US5825773A (en) * | 1991-03-20 | 1998-10-20 | Hitachi, Ltd. | Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port |
| US5321813A (en) * | 1991-05-01 | 1994-06-14 | Teradata Corporation | Reconfigurable, fault tolerant, multistage interconnect network and protocol |
| JP3679813B2 (ja) * | 1991-07-22 | 2005-08-03 | 株式会社日立製作所 | 並列計算機 |
| SE515148C2 (sv) * | 1993-06-23 | 2001-06-18 | Ericsson Telefon Ab L M | Styrning av cellväljare |
| DE4343588A1 (de) * | 1993-12-21 | 1995-06-22 | Sel Alcatel Ag | Verfahren und Einrichtung zur zufälligen Auswahl einer von N gleichen Einheiten, sowie Koppelelement, Koppelnetz und Vermittlungsstelle damit |
| WO1996007139A1 (en) * | 1994-09-01 | 1996-03-07 | Mcalpine Gary L | A multi-port memory system including read and write buffer interfaces |
| JP3269273B2 (ja) * | 1994-09-02 | 2002-03-25 | 三菱電機株式会社 | セル交換装置及びセル交換システム |
| US5566171A (en) * | 1995-03-15 | 1996-10-15 | Finisar Corporation | Multi-mode high speed network switch for node-to-node communication |
| GB2300088B (en) * | 1995-04-19 | 1999-06-16 | Northern Telecom Ltd | Telecommunications switches |
| US6185222B1 (en) * | 1995-09-28 | 2001-02-06 | Cisco Technology, Inc. | Asymmetric switch architecture for use in a network switch node |
| SE520465C2 (sv) * | 1997-07-11 | 2003-07-15 | Ericsson Telefon Ab L M | Redundansterminering i flerstegsväxel för ATM-trafik |
| US6611895B1 (en) * | 1998-06-08 | 2003-08-26 | Nicholas J. Krull | High bandwidth cache system |
| US6301637B1 (en) * | 1998-06-08 | 2001-10-09 | Storage Technology Corporation | High performance data paths |
| US6563818B1 (en) * | 1999-05-20 | 2003-05-13 | Advanced Micro Devices, Inc. | Weighted round robin cell architecture |
| US6412002B1 (en) | 1999-11-15 | 2002-06-25 | Ncr Corporation | Method and apparatus for selecting nodes in configuring massively parallel systems |
| US6418526B1 (en) | 1999-11-15 | 2002-07-09 | Ncr Corporation | Method and apparatus for synchronizing nodes in massively parallel systems |
| US6519697B1 (en) | 1999-11-15 | 2003-02-11 | Ncr Corporation | Method and apparatus for coordinating the configuration of massively parallel systems |
| US6745240B1 (en) | 1999-11-15 | 2004-06-01 | Ncr Corporation | Method and apparatus for configuring massively parallel systems |
| US6717951B2 (en) * | 1999-12-29 | 2004-04-06 | Intel Corporation | Method and apparatus for determining priority of network packets |
| CN1366402B (zh) * | 2002-02-05 | 2010-10-13 | 威盛电子股份有限公司 | 分组交换的负载平衡装置 |
| DE10212374B4 (de) * | 2002-03-20 | 2005-12-08 | Siemens Ag | Lastverteilung auf periphere Einrichtungen eines paketbasierten Vermittlungssystems |
| US20050166252A1 (en) * | 2004-01-06 | 2005-07-28 | Sharp Laboratories Of America, Inc. | Personal video recorder |
| US20140050221A1 (en) * | 2012-08-16 | 2014-02-20 | Stmicroelectronics, Inc. | Interconnect arrangement |
| CN112383474B (zh) * | 2020-10-15 | 2022-11-01 | 中国科学院国家空间科学中心 | 一种多端口的SpaceFibre路由IP |
| CN114826930B (zh) * | 2022-04-20 | 2024-02-23 | 山东云海国创云计算装备产业创新中心有限公司 | 一种实现扁平式蝴蝶型网络拓扑的系统及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857940A (ja) * | 1981-10-03 | 1983-04-06 | 松下電工株式会社 | 積層板 |
| JPS58150349A (ja) * | 1982-03-02 | 1983-09-07 | Mitsubishi Electric Corp | パケツト通信ネツトワ−ク |
| JPS59135994A (ja) * | 1982-12-29 | 1984-08-04 | ミケル・セルベル | Ｔｄｍスイツチングシステム |
| JP5857940B2 (ja) | 2012-10-31 | 2016-02-10 | 株式会社デンソー | 無線通信機 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629846A (en) * | 1970-06-11 | 1971-12-21 | Bell Telephone Labor Inc | Time-versus-location pathfinder for a time division switch |
| US4153932A (en) * | 1974-03-29 | 1979-05-08 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of stored programs |
| US3962706A (en) * | 1974-03-29 | 1976-06-08 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of stored programs |
| US4145733A (en) * | 1974-03-29 | 1979-03-20 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of stored programs |
| US4149240A (en) * | 1974-03-29 | 1979-04-10 | Massachusetts Institute Of Technology | Data processing apparatus for highly parallel execution of data structure operations |
| FR2305907A1 (fr) * | 1975-03-27 | 1976-10-22 | Materiel Telephonique | Dispositif de controle destine a un reseau de commutation pour voies multiplexees dans le temps |
| US3979733A (en) * | 1975-05-09 | 1976-09-07 | Bell Telephone Laboratories, Incorporated | Digital data communications system packet switch |
| US4074233A (en) * | 1976-06-30 | 1978-02-14 | Norlin Music, Inc. | Selection switch memory circuit |
| US4130885A (en) * | 1976-08-19 | 1978-12-19 | Massachusetts Institute Of Technology | Packet memory system for processing many independent memory transactions concurrently |
| US4128882A (en) * | 1976-08-19 | 1978-12-05 | Massachusetts Institute Of Technology | Packet memory system with hierarchical structure |
| US4201890A (en) * | 1978-03-17 | 1980-05-06 | International Telephone And Telegraph | Multiport digital switching element |
| US4229790A (en) * | 1978-10-16 | 1980-10-21 | Denelcor, Inc. | Concurrent task and instruction processor and method |
| FR2447652A1 (fr) * | 1979-01-24 | 1980-08-22 | Materiel Telephonique | Operateur pour reseau de commutation de donnees numeriques par paquets |
| FR2458196A1 (fr) * | 1979-06-01 | 1980-12-26 | Materiel Telephonique | Niveau de commutation d'un operateur pour reseau de commutation de donnees numeriques par paquets |
| US4365292A (en) * | 1979-11-26 | 1982-12-21 | Burroughs Corporation | Array processor architecture connection network |
| US4314233A (en) * | 1979-12-18 | 1982-02-02 | Burroughs Corporation | Four-wire speed independent arbiter switch for digital communication networks |
| US4450554A (en) * | 1981-08-10 | 1984-05-22 | International Telephone And Telegraph Corporation | Asynchronous integrated voice and data communication system |
| US4482996A (en) * | 1982-09-02 | 1984-11-13 | Burroughs Corporation | Five port module as a node in an asynchronous speed independent network of concurrent processors |
| JPS59135953A (ja) * | 1983-01-26 | 1984-08-04 | Fujitsu Ltd | デ−タ送出経路決定方式 |
| FR2549673B1 (fr) * | 1983-07-19 | 1989-06-30 | Thomson Csf Mat Tel | Commutateur elementaire pour autocommutateur utilisant une technique de multiplexage asynchrone |
-
1984
- 1984-10-18 US US06/661,996 patent/US4630258A/en not_active Expired - Lifetime
-
1985
- 1985-09-26 DE DE8585905143T patent/DE3576775D1/de not_active Expired - Fee Related
- 1985-09-26 EP EP85905143A patent/EP0198010B1/en not_active Expired - Lifetime
- 1985-09-26 JP JP50450585A patent/JPH0638607B2/ja not_active Expired - Lifetime
- 1985-09-26 KR KR1019860700369A patent/KR900006791B1/ko not_active Expired
- 1985-09-26 WO PCT/US1985/001840 patent/WO1986002512A1/en not_active Ceased
- 1985-09-29 IL IL76532A patent/IL76532A0/xx not_active IP Right Cessation
-
1990
- 1990-05-31 SG SG380/90A patent/SG38090G/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857940A (ja) * | 1981-10-03 | 1983-04-06 | 松下電工株式会社 | 積層板 |
| JPS58150349A (ja) * | 1982-03-02 | 1983-09-07 | Mitsubishi Electric Corp | パケツト通信ネツトワ−ク |
| JPS59135994A (ja) * | 1982-12-29 | 1984-08-04 | ミケル・セルベル | Ｔｄｍスイツチングシステム |
| JP5857940B2 (ja) | 2012-10-31 | 2016-02-10 | 株式会社デンソー | 無線通信機 |
Non-Patent Citations (1)
| Title |
|---|
| Ｐ．Ｎ．Ｊｅａｎｅｔａｌ．"Ｍｕｌｔｉ−ｍｉｃｒｏｐｒｏｃｅｓｓｏｒｂａｓｅｄａｒｃｈｉｔｅｃｔｕｒｅｆｏｒａＡｐａｃｅｆｏｒｎｅＰａｃｋｅｔＳｗｉｔｃｈ"ＣＯＭＣＯＮ８０，２０ｔｈＩＥＥＥＣｏｍｐｕｔｅｒＳｏｃｉｅｔｙＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅＦｅｂ１９８０ｐａｇｅ１３９−１４２ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900006791B1 (ko) | 1990-09-21 |
| US4630258A (en) | 1986-12-16 |
| WO1986002512A1 (en) | 1986-04-24 |
| IL76532A0 (en) | 1986-01-31 |
| EP0198010A1 (en) | 1986-10-22 |
| EP0198010B1 (en) | 1990-03-21 |
| DE3576775D1 (de) | 1990-04-26 |
| SG38090G (en) | 1990-08-03 |
| KR880700566A (ko) | 1988-03-15 |
| JPS62500902A (ja) | 1987-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638607B2 (ja) | パケット・スイッチド・マルチポ−ト・メモリｎ×ｍスイッチ・ノ−ド及び処理方法 | |
| KR900006793B1 (ko) | 패킷 스위치 다중 대기행렬 NxM 스위치 노오드 및 처리 방법 | |
| US4952930A (en) | Multipath hierarchical network | |
| US4621359A (en) | Load balancing for packet switching nodes | |
| Tamir et al. | High-performance multi-queue buffers for VLSI communications switches | |
| Tamir et al. | Symmetric crossbar arbiters for VLSI communication switches | |
| US4814762A (en) | Delta network control of a cross-point switch | |
| Tamir et al. | Dynamically-allocated multi-queue buffers for VLSI communication switches | |
| US4752777A (en) | Delta network of a cross-point switch | |
| EP0334954B1 (en) | Layered network | |
| Katevenis et al. | Pipelined memory shared buffer for VLSI switches | |
| EP0405208B1 (en) | Multistage network with distributed pipelined control | |
| US7826477B2 (en) | Advanced telecommunications router and crossbar switch controller | |
| JPH02263260A (ja) | メモリアクセススイッチネットワーク | |
| JP3206126B2 (ja) | 分散クロスバー・スイッチ・アーキテクチャにおけるスイッチング・アレイ | |
| Hanawa et al. | Multistage interconnection networks with multiple outlets | |
| Chi et al. | Decomposed arbiters for large crossbars with multi-queue input buffers | |
| KR100236968B1 (ko) | 비동기 전달 모드 상호접속 버스를 접속하기 위한 버스 중재 장치 및 방법 | |
| Chi | Crossbar arbitration in interconnection networks for multiprocessors and multicomputers | |
| JPH11275613A (ja) | クロスバスイッチ、サブクロスバスイッチユニット、並列計算機、電話交換機及びフレームデータ交換機 | |
| JPH0638608B2 (ja) | パケット・スイッチング・多重キュ−ｎ×ｍスイッチ・ノ−ド及び処理方法 |