JPH0638666B2 - Ａｃｃ回路 - Google Patents

Ａｃｃ回路

Info

Publication number
JPH0638666B2
JPH0638666B2 JP58113259A JP11325983A JPH0638666B2 JP H0638666 B2 JPH0638666 B2 JP H0638666B2 JP 58113259 A JP58113259 A JP 58113259A JP 11325983 A JP11325983 A JP 11325983A JP H0638666 B2 JPH0638666 B2 JP H0638666B2
Authority
JP
Japan
Prior art keywords
value
supplied
circuit
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58113259A
Other languages
English (en)
Other versions
JPS604395A (ja
Inventor
堯央 土屋
宏之 喜多
豊 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58113259A priority Critical patent/JPH0638666B2/ja
Publication of JPS604395A publication Critical patent/JPS604395A/ja
Publication of JPH0638666B2 publication Critical patent/JPH0638666B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号をデジタル化して処理を行うように
したテレビ受像機に使用されるＡＣＣ回路に関する。
背景技術とその問題点 映像信号をデジタル化して処理を行うようにしたテレビ
受像機が提案されている。そのような場合に、いわゆる
ＡＣＣを行おうとすると、クロマ信号のビット数が少な
いために正確な制御を行うことができない。
すなわち制御の誤差を少なくするためには多くのビット
数が必要となり、それができない場合には、バーストの
レベルがスレッショルド付近の場合に制御値のＬＳＢが
変化することによって色飽和度が変化し、画面上でちら
つきとなって見えてしまう。
発明の目的 本発明はこのような点にかんがみ、ビット数が少なくと
も安定な動作が行われるようにするものである。
発明の概要 本発明は、デジタル化されたクロマ信号のバースト部分
から検出された制御値を記憶し、この記憶値と新に検出
された上記制御値とを比較し、この差が所定値以上のと
き上記記憶値を書き替えると共に、上記記憶値をフィー
ドバックして上記クロマ信号に乗算するようにしたＡＣ
Ｃ回路であって、これによればビット数が少なくとも安
定な動作が行われる。
実施例 図において、(1)は例えば８ビットでデジタル化された
クロマ信号の供給される入力端子であって、この入力端
子(1)からの信号が乗算回路(2)を通じて出力端子(3)に
取り出される。この乗算回路(2)の出力信号がバースト
期間の最大及び最小のピーク値を検出する検出回路(4)
に供給される。この検出された値の平均値が減算回路
(5)に供給され、(2)端子(6)に供給される第１の参照値
から減算される。この減算出力が加算回路(7)に供給さ
れる。この加算回路(7)からの信号が記憶用のＤフリッ
プフロップ(8)に供給され、入力端子(9)から供給される
水平パルスのタイミングで記憶される。この第１の記憶
値（制御値）が加算回路(7)に供給されて減算回路(5)か
らの値に加算される。
さらにＤフリップフロップ(8)からの第１の記憶値（制
御値）が記憶用のＤフリップフロップ(10)に供給され
る。このＤフリップフロップ(10)の入力側の第１の記憶
値と出力側の第２の記憶値とが減算回路(11)に供給され
る。この減算回路(11)からの２つの値の差の絶対値が比
較回路(12)に供給され、入力端子(13)に供給される第２
の参照値と比較される。そして減算回路(11)からの差の
絶対値が第２の参照値より大きいとき、書き込み制御信
号がＤフリップフロップ(10)に供給され、入力端子(9)
から供給される水平パルスのタイミングで、Ｄフリップ
フロップ(8)からの第１の記憶値に記憶内容（第２の記
憶値）が書き替えられる。
そしてこの第２の記憶値が乗算回路(2)に供給される。
この回路において、検出回路(4)からの平均値が第１の
参照値より大きいときは、減算回路(5)の出力が負とな
り、加算回路(7)にて前の制御値からこの減算値分減っ
た値がＤフリップフロップ(8)に記憶され、制御値（第
１の記憶値）が小さくされる。また平均値が小さいとき
減算出力が正となり、制御値が大きくされる。この制御
値がＤフリップフロップ(10)に記憶され、この第２の記
憶値と新に検出された制御値とが比較され、この差が所
定値以上のときに第２の記憶値が書き替えられる。この
第２の記憶値にてクロマ信号レベルが制御されることに
より、バースト期間の平均値のレベルが第１の参照値に
近づくようにフィードバックによるＡＣＣが行われる。
そしてこの回路において、Ｄフリップフロップ(10)は、
制御値が所定値以上大幅に変化したときのみ書き替えが
行われるので、ＬＳＢ等の小幅の変化は無視され、これ
によるちらつき等が発生することがなく、安定した動作
が行われる。
発明の効果 本発明によれば、ビット数が少なくても安定な動作が行
われるようになった。
【図面の簡単な説明】
図は本発明の一例の構成図である。 (1)は入力端子、(2)は乗算回路、(3)は出力端子、(4)は
バーストピーク値検出回路、(5)、(11)は減算回路、
(6)、(13)は参照値の入力端子、(7)は加算回路、(8)、
(10)は記憶用のＤフリップフロップ、(9)は水平パルス
の入力端子、(12)は比較回路である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】入力端子(1)からの信号が乗算回路(2)を通
    じて出力端子(3)に取り出され、この乗算回路(2)の出力
    信号がバースト期間の最大及び最小のピーク値を検出す
    る検出回路(4)に供給され、この検出された値の平均値
    が減算回路(5)に供給されて入力端子(6)に供給される第
    １の参照値から減算され、この減算出力が加算回路(7)
    に供給され、この加算回路(7)からの信号が記憶用のＤ
    フリップフロップ(8)に供給されて入力端子(9)から供給
    される水平パルスのタイミングで記憶され、この第１の
    記憶値（制御値）が加算回路(7)に供給されて減算回路
    (5)からの値に加算されると共に、Ｄフリップフロップ
    (8)からの第１の記憶値（制御値）が記憶用のＤフリッ
    プフロップ(10)に供給され、このＤフリップフロップ(1
    0)の入力側の第１の記憶値と出力側の第２の記憶値とが
    減算回路(11)に供給され、この減算回路(11)からの２つ
    の値の差の絶対値が比較回路(12)に供給されて入力端子
    (13)に供給される第２の参照値と比較され、減算回路(1
    1)からの差が入力端子(13)に供給される第２の参照値よ
    り大きいとき比較回路(12)からＤフリップフロップ(10)
    に書き込み制御信号を供給する動作をなすと共に、入力
    端子(9)から供給される水平パルスがＤフリップフロッ
    プ(8)、(10)のクロック端子に供給され、この水平パル
    スのタイミングでＤフリップフロップ(8)の第１の記憶
    値（制御値）がＤフリップフロップ(10)に書き込まれ、
    このＤフリップフロップ(10)の第２の記憶値が乗算回路
    (2)に供給されるようにしたＡＣＣ回路において、検出
    回路(4)からの平均値が入力端子(6)に供給される第１の
    参照値より大きいときは減算回路(5)からの出力を負と
    する動作が行われてこの出力が加算回路(7)に供給さ
    れ、加算回路(7)はＤフリップフロップ(8)に予め記憶さ
    れていた第１の記憶値（制御値）に減算回路(5)からの
    負の値を加算せしめることによって制御値を小となし、
    検出回路(4)からの平均値が入力端子(6)に供給される第
    １の参照値より小さいときは減算回路(5)からの出力を
    正とする動作が行われてこの出力が加算回路(7)に供給
    され、加算回路(7)はＤフリップフロップ(8)に予め記憶
    されていた第１の記憶値（制御値）に減算回路(5)から
    の正の値を加算せしめることによって制御値を大とな
    し、この制御値がＤフリップフロップ(10)に記憶され、
    この制御値とＤフリップフロップ(10)に記憶されていた
    １つ前の制御値とが減算回路(11)に供給されることによ
    って減算回路(11)はこれらの差を出力し、この減算回路
    (11)からの差の出力と入力端子(13)に供給される第２の
    参照値とが比較回路(12)で比較され、減算回路(11)から
    の差の出力が入力端子(13)に供給される第２の参照値よ
    り大なるときは比較回路(12)からＤフリップフロップ(1
    0)に供給される信号によってＤフリップフロップ(10)に
    記憶された値が新たな値に書き換えられ、このＤフリッ
    プフロップ(10)の出力値が乗算回路(2)に供給されてク
    ロマ信号のレベルが制御されることを特徴とするＡＣＣ
    回路。
JP58113259A 1983-06-23 1983-06-23 Ａｃｃ回路 Expired - Lifetime JPH0638666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58113259A JPH0638666B2 (ja) 1983-06-23 1983-06-23 Ａｃｃ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58113259A JPH0638666B2 (ja) 1983-06-23 1983-06-23 Ａｃｃ回路

Publications (2)

Publication Number Publication Date
JPS604395A JPS604395A (ja) 1985-01-10
JPH0638666B2 true JPH0638666B2 (ja) 1994-05-18

Family

ID=14607614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113259A Expired - Lifetime JPH0638666B2 (ja) 1983-06-23 1983-06-23 Ａｃｃ回路

Country Status (1)

Country Link
JP (1) JPH0638666B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537951A (ja) * 1991-07-29 1993-02-12 Victor Co Of Japan Ltd デジタルａｃｃ回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3123038A1 (de) * 1981-06-10 1982-12-30 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur regelung des digitalen chrominanzssignales eines farbfernsehempfaengers
DE3136216A1 (de) * 1981-09-12 1983-03-31 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum regeln der amplitude des farbsignals

Also Published As

Publication number Publication date
JPS604395A (ja) 1985-01-10

Similar Documents

Publication Publication Date Title
US5341218A (en) Video signals clamping circuit for maintaining DC level of video signals
US4241363A (en) Comb filter circuit
US4652907A (en) Apparatus for adaptively controlling a video signal recursive filter
KR930002906B1 (ko) 윤곽 보정회로
JPH0748862B2 (ja) 再帰型濾波方式
JPH05260505A (ja) デジタルａｃｃ回路及びデジタルクロマキラー回路
EP0396746B1 (en) Picture receiver controller
US4984074A (en) Motion vector detector
US5459530A (en) Apparatus for matching colors in image signals
JPH01236885A (ja) 映像信号処理回路
JPH0638666B2 (ja) Ａｃｃ回路
JPH04101579A (ja) テレビジョン信号の処理装置
JPH0572799B2 (ja)
JPH0572798B2 (ja)
JPS62102686A (ja) デイジタルの閾値検出回路
JP2504579Y2 (ja) デジタル利得制御回路
JP2764902B2 (ja) Ｖｔｒ
JP2536500B2 (ja) 輪郭補正回路
JP2606820B2 (ja) 輪郭強調回路
JP2629928B2 (ja) クロマ信号ノイズリデユーサ
JPS6161572A (ja) くし形フイルタ
JPS63121362A (ja) 信号処理装置
JP2692697B2 (ja) 映像信号の特殊効果回路
JPH0646145Y2 (ja) 位相同期ル−プ回路
JP2553795B2 (ja) ベロシティエラー検出装置