JPH063948B2 - 通信システムにおける受信信号処理方式 - Google Patents

通信システムにおける受信信号処理方式

Info

Publication number
JPH063948B2
JPH063948B2 JP59111383A JP11138384A JPH063948B2 JP H063948 B2 JPH063948 B2 JP H063948B2 JP 59111383 A JP59111383 A JP 59111383A JP 11138384 A JP11138384 A JP 11138384A JP H063948 B2 JPH063948 B2 JP H063948B2
Authority
JP
Japan
Prior art keywords
data
reception
equalizer
carrier
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59111383A
Other languages
English (en)
Other versions
JPS60254953A (ja
Inventor
尚 加来
尚 早坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59111383A priority Critical patent/JPH063948B2/ja
Publication of JPS60254953A publication Critical patent/JPS60254953A/ja
Publication of JPH063948B2 publication Critical patent/JPH063948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、通信システムの受信側モデムにおいて、回線
を介して入力する送信データに対応した変調搬送波の検
出信号の立ち下がりが遅れることによって、受信データ
を作成する際に、送信データに対応した部分の後に意味
不明のデータ(エキストラビット)が付加されてしまう
ことを防止した。当該通信システムにおける受信信号処
理方式に関する。
[技術の背景] 例えばCPUと端末装置(DTE)とを統合した通信シ
ステムでは、一般に第1図に示すようになっており、C
PU10からの送信データがモデム20内の変調器によ
って当該送信データに対応した変調情報を決定し、この
変調情報に基づいた変調搬送波(キャリア)をモデム2
0が送出するようにしている。そして、受信側となるD
TE40側では、上記変調搬送波をモデム30内の復調
器によって復調して変調情報を抽出し、この抽出した変
調情報に基づいて上記送信データに対応した受信データ
を作成するようにしている。
この時、受信側のモデム30では、搬送波(以下、キャ
リアという)が入力していることを検出して、その検出
信号(キャリア検出信号)を立ち上げるようにし、この
キャリア検出信号が立ち上がっている間、入力キャリア
の復調を行なうようにしている。ところが、このキャリ
ア検出信号は、キャリアの積分信号を闘値処理等して作
成されることから、第2図に示すように、その立ち下が
りがどうしても本来の送信データに対応したキャリアが
無くなった時点からわずかな時間Te(10ms〜20m
s)遅れることになる。このため、モデム30は実際に
はキャリアの無い上記時間Teもキャリアが存在すると
認識してしまい、その間に入力する回線ノイズ等の信号
を復調することによって、作成される受信データは本来
の送信データに対応した部分の後に意味不明なデータ、
所謂エキストラビットが付加されたものになってしま
う。
そこで、通常の通信システムの受信側では上記のような
エキストラビットを除去するための受信信号処理方式が
種々考えられている。
[従来技術と問題点] 従来、上記のようなエキストラビットを除去できるよう
にした受信信号処理方式としては、次のようなものがあ
る。これは、第3図に示すように、送信側で本来の送信
データに対応したキャリアの直後に予め定めたダミーデ
ータDd(オール“0”)に対応したキャリアを付加す
る一方、受信側では、当該ダミーデータDdを検出して
から所定時間To後にキャリア検出信号を立ち下げるよ
うにし、このキャリア検出信号の立ち下げのタイミング
で作成受信データを所定値、例えば“0”に固定(Zク
ランプ)するようにしたものである。尚、上記時間To
はダミーデータDdが送出される時間の略半分の時間に
設定される。
このような方式によれば、作成される受信データは、本
来の送信データに対応した部分の後に予め定めたダミー
データDd(オール“0”)が付加されたものになるだ
けで、上記のような意味不明なエキストラビットは除去
される。
しかしながら、上記のような方式では、送信側と受信側
とでダミーデータDdに関する取決め、例えば送出時
間、内容等の取決めがなされていなければならず、受信
側モデム単体で上記のような方式を採用することはでき
ない。従って、一般的なモデム間で本方式を実現するこ
とが容易でなかった。また、第3図に示すような従来の
方式では、キャリア検出信号の立ち下がりのタイミング
で、受信データを所定値“0”に固定(Zクランプ)す
るようにしているため、回線ノイズ等によって、上記キ
ャリア検出信号が再び立ち上がると、エキストラビット
の除去が確実に行なわれないという不都合があった。
[発明の目的] 本発明は上記に鑑みてなされたもので、一般的なモデム
間で採用することが容易で、かつ確実にエキストラビッ
トを除去することのできる通信システムにおける受信信
号処理方式を提供することを目的としている。
[発明の構成] 上記目的を達成するため、本発明は、一般のモデム間で
は、例えば第4図に示すような変調情報に対応した受信
信号点を表現する受信平面(位相平面)が規定されてお
り、また、この受信平面に送信データに対応し得ない領
域が存在することに着目してなされたもので、その構成
は、送信側から送られ搬送波の変調が加えられた送信デ
ータを受信し、これを復調して変調情報を抽出し、この
抽出した変調情報に基づいて上記送信データに対応した
受信データを作成する通信システムの受信側モデムにお
いて、回線を介して入力する変調搬送波を検出している
間に、当該変調搬送波の変調情報に対応する予め定めた
受信平面上での受信信号点を示す座標データを出力する
等化器52と、上記座標データの当該受信平面上での位
置に基づいてこの座標データからシリアルのビットデー
タを作成する受信データ作成部53と、上記座標データ
が当該受信平面上で予め定めた異常領域に属するかを判
定する領域判定部54と、上記領域判定部54で上記異
常領域内に属したと判定したときにはその判定出力によ
って遅延タイマ551を始動させ、上記受信データ作成
部53が等化器52からの座標データを入力してからシ
リアルのビットデータを作成するまでの時間、計数し、
この時間経過後に上記シリアルのビットデータを所定値
に固定するデータ調整部55とを設けたものである。
[発明の実施例] 以下、本発明の実施例を図面に基づいて説明する。
第4図は、CITT、V26/26bisで規定されたデ
ータ転送速度2400bit/sの変調方式(位相変調)を
表現する位相平面(受信平面)を示す図であるが、この
平面上の点、即ち受信信号点のベクトルは送信データに
対応した変調情報を表現するものであり、この変調情報
は、この場合4相に区分されている。そして、当該受信
平面上の中心に位置する領域、ハッチング領域Eは通
常、送信データに対応し得ない領域として定めたもの
で、その半径は当該平面上でαとなる。
第5図は、上記のような変調方式に従う通信システムの
受信側モデムに本発明に係る受信信号処理方式を採用し
た場合の一例を示す基本構成図である。
同図において、50は送信側からのキャリアを検出する
キャリア検出部、51はキャリア検出部50からのキャ
リア検出信号が立ち上がっている間に、キャリアの変調
情報を第4図に示す受信平面上の対応する受信信号点の
ベクトル情報として復調する復調器、52は復調器51
からの復調データから回線ひずみ等の影響を除去して新
たな復調データを出力する等化器であり、この等化器5
2からは、キャリア検出部50からのキャリア検出信号
が立ち上がっている間、復調データとして、受信平面上
の受信信号点を示す座標データ(Sr,Si)が順次出
力するようになっている。53は等化器52からの座標
データ(Sr,Si)に基づいて、キャリアの変調が第
4図におけるどの相に属するものかを判定し、この相判
定の結果に基づいて、送信データに対応した受信データ
RDを作成して順次シリアルビットデータとして出力す
る受信データ作成部、54は等化器52からの座標デー
タ(SR,Si)に基づいて、現在の受信波が、第4図
に示す受信平面上のハッチング領域Eに属するかどうか
を判定する領域判定部、55は領域判定部54からの判
定出力に基づいて、受信データ作成部53からの受信デ
ータを所定値“0”に固定(Zクランプ)するデータ調
整部である。
ここで、上記領域判定部54及びデータ調整部55の具
体的な構成について説明すると、領域判定部54は第6
図に示すようになっている。これは、等化器52からの
一方の座標データSrを二乗する乗算器541と、他方
の座標データSiを二乗する乗算器542と、これら乗
算器541,542からの出力値を加算する加算器54
3とを有し、更に、加算器543からの出力値から上記
ハッチング領域Eの半径αの二乗値αを減ずる減算器
544と、減算器544からの出力値が正の時にHレベ
ル信号を出力し、当該出力値が負又は“0”の時にLレ
ベル信号を出力する判定器545とを有した構成となっ
ている。一方、データ調整部55は第7図に示すように
なっている。これは、領域判定部54の判定器545か
らの判定出力がHレベルのときにそのままHレベル信号
を出力し、上記判定出力がLレベルに立ち下がった時点
から所定のクロックパルスを計数して所定値(n)に達
した時点で当該出力レベル信号を立ち下げるようにした
遅延タイマ551と、この遅延タイマ551の出力信号
によってゲートコントロールされるアンド回路552と
を有しており、受信データ作成部53からのシリアル受
信データRDがアンド回路552を介してインタフェー
ス回路553に入力し、そしてこのインタフェース回路
553から調整された受信データRDが例えばDTEに
転送されるようになっている。尚、遅延タイマ551に
設定される判定値nは、受信データ作成部53が等化器
52からの座標データ(Sr,Si)を入力してから、
シリアルのビットデータを作成するまでに要する時間T
に対応するものである。
次に本装置の作動を第8図に示すタイミングチャートに
従って説明する。
送信側からの送信データに対応したキャリアを受信して
キャリア検出部50からのキャリア検出信号がHレベル
になると、まず、等化器52からの出力は、第4図に示
す受信平面上の本来の受信データに対応した4相のどれ
かに属する受信信号点の座標データとなっており、領域
判定部54における減算器554の出力は、 Sr+Si>α となることから正値となり、判定器545の判定出力は
Hレベルとなる。従って、データ調整部55における遅
延タイマ551がその出力をHレベルに保持することに
伴ってアンド回路552が許容状態を保持し、受信デー
タ作成部53によって作成されたシリアル受信データR
Dがそのままアンド回路552、インタフェース回路5
53を介して当該モデムから出力される。
上記のような作動過程で、受信側からの送信データに対
応したキャリアが無くなった後、上記キャリア検出信号
がわずかな間(時間Te)を保持することから、等化器
52からの出力は、その間回線ノイズ等の入力信号に基
づいて受信平面上の受信信号点の座標データを出力する
が、この場合当該受信信号点は、本来の送信データに対
応し得ないハッチング領域Eのものとなり、領域判定部
54における減算器554の出力は、 Sr+Si≦α となることから負値(又は“0”)となり、判定器54
5の判定出力はLレベルとなる。そして、この時点から
遅延タイマ551のカウント動作が開始し、上記判定出
力がLレベルとなった時点から時間T後に遅延タイマ5
51の出力ガLレベルとなり、アンド回路552は禁止
状態となる。従って、送信データに対応したキャリアが
無くなった後でも、上記等化器52の出力に基づいて受
信データ作成部53はデータ(エキストラビット)を出
力するものの、データ調整部55におけるアンド回路5
52が上記のように禁止状態になることから、データ調
整部55を介して受信データは、本来の送信データに対
応した部分の直後が“0”に固定(Zクランプ)された
ものになる。
上記のように本実施例によれば、等化器52からの座標
データで表現される受信信号点が、本来の送信データに
対応し得ないハッチング領域Eに属していると判別した
時点から受信データ作成部53での処理時間Tの経過後
に、受信データ入力するデータ調整部55におけるアン
ド回路552を禁止状態にするようにしたため、当該デー
タ調整部55から出力される受信データは、本来の送信
データに対応した部分の後に“0”データが付加したも
のとなって、エキストラビットは確実に除去される。
尚、本実施例は、第4図に示すような位相平面(受信平
面)で表示される4相の位相変調を採用した通信システ
ムにおいて、本発明に係る受信信号処理方式を適用した
例であるが、その他、例えばデータ転送速度9600bi
t/sで16点の信号点で表現される変調方式(振幅位相
変調)等の通信システムについても適用は可能である。
[発明の効果] 以上説明してきたように、本発明によれば、回線を介し
て入力する変調搬送波を検出している間に、当該変調搬
送波の変調情報に対応する予め定めた受信平面上での受
信信号点を示す座標データを出力する等化器52と、こ
の座標データからシリアルのビットデータを作成する受
信データ作成部53と、上記座標データが異常領域内に
属するかを判定する領域判定部54と、異常領域内に属
すると判定したときには、遅延タイマ551を用い上記
受信データ作成部53が等化器52からの座標データを
入力してからシリアルのビットデータを作成するまでの
時間を遅延させ、この時間経過後に上記シリアルのビッ
トデータを所定値に固定するデータ調整部55とを設け
たため、本方式は受信側のモデム内での取決めだけで実
現することが可能となり、一般的なモデム間で採用する
ことが容易となる。そして、処理がモデム内だけでの処
理となることから回線ノイズに対しても強く、さらに、
上記データ調整部55では受信データ作成部53におけ
るシリアルビットデータの作成時間を考慮し、この時間
遅延させた後受信データ作成部53から出力されるシリ
アルビットデータを所定値で固定しているため、異常領
域に属すると判定され送信データに対応しない部分が正
確に固定され、このため本来の送信データの後の余分な
エキストラビットの除去が正確かつ確実に行なわれるよ
うになる。
【図面の簡単な説明】
第1図は、一般的な通信システムの基本構成を示すブロ
ック図、第2図はエキストラビットの発生要因を示す説
明図、第3図はエキストラビットの除去を可能にした従
来の受信信号処理方式を示す説明図、第4図はCITT
V、V26/26bisで規定されたデータ転送速度2400b
it/sの変調方式を表現する位相平面(受信平面)を示す
説明図、第5図は本発明に係る受信信号処理方式を採用
したモデムの基本構成例を示すブロック図、第6図は第
5図における領域判定部の具体的構成の一例を示すブロ
ック図、第7図は第5図におけるデータ調整部の具体的
構成の一例を示すブロック図、第8図は第5図乃至第7
図に示す装置の作動を示すタイミングチャートである。 50…キャリア検出部 51…復調器、52…等化器 53…受信データ作成部 54…領域判定部、55…データ調整部 541,542…乗算器 543…加算器、544…減算器 545…判定器、551…遅延タイマ 552…アンド回路 553…インタフェース回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】送信側から送られ搬送波の変調が加えられ
    た送信データを受信し、これを復調して変調情報を抽出
    し、この抽出した変調情報に基づいて上記送信データに
    対応した受信データを作成する通信システムの受信側モ
    デムにおいて、 回線を介して入力する変調搬送波を検出している間に、
    当該変調搬送波の変調情報に対応する予め定めた受信平
    面上での受信信号点を示す座標データを出力する等化器
    (52)と、 上記座標データの当該受信平面上での位置に基づいてこ
    の座標データからシリアルのビットデータを作成する受
    信データ作成部(53)と、 上記座標データが当該受信平面上で予め定めた異常領域
    内に属するかを判定する領域判定部(54)と、 上記領域判定部(54)で上記異常領域内に属したと判
    定したときにはその判定出力によって遅延タイマ(55
    1)を始動させ、上記受信データ作成部(53)が等化
    器(52)からの座標データを入力してからシリアルの
    ビットデータを作成するまでの時間、計数し、この時間
    経過後に上記シリアルのビットデータを所定値に固定す
    るデータ調整部(55)とを設けたことを特徴とする通
    信システムにおける受信信号処理方式。
JP59111383A 1984-05-31 1984-05-31 通信システムにおける受信信号処理方式 Expired - Fee Related JPH063948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59111383A JPH063948B2 (ja) 1984-05-31 1984-05-31 通信システムにおける受信信号処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59111383A JPH063948B2 (ja) 1984-05-31 1984-05-31 通信システムにおける受信信号処理方式

Publications (2)

Publication Number Publication Date
JPS60254953A JPS60254953A (ja) 1985-12-16
JPH063948B2 true JPH063948B2 (ja) 1994-01-12

Family

ID=14559785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59111383A Expired - Fee Related JPH063948B2 (ja) 1984-05-31 1984-05-31 通信システムにおける受信信号処理方式

Country Status (1)

Country Link
JP (1) JPH063948B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531448A (en) * 1976-06-25 1978-01-09 Matsushita Electric Ind Co Ltd Carrier detector

Also Published As

Publication number Publication date
JPS60254953A (ja) 1985-12-16

Similar Documents

Publication Publication Date Title
US4344176A (en) Time recovery circuitry in a modem receiver
US4606045A (en) Method and apparatus for detecting an equalizer training period in a receiving-end modem
GB2213684A (en) Data demodulator baud clock phase locking
JPH04278733A (ja) データ受信装置
US6219345B1 (en) Timing estimation in mobile communication systems using parabolic interpolator
US4462108A (en) Modem signal acquisition technique
JP3108364B2 (ja) データ復調装置
JPH063948B2 (ja) 通信システムにおける受信信号処理方式
JP3101955B2 (ja) ディジタル変調信号の復調装置
JP2621716B2 (ja) データ復号装置
Stroh An experimental microprocessor-implemented 4800 bit/s limited distance voice band PSK modem
EP0134860A1 (en) Improved modem signal acquisition technique
JP2721455B2 (ja) データ伝送装置のタイミング生成方法
JPH0775332B2 (ja) 受信装置
JPH0147056B2 (ja)
JP2706481B2 (ja) データ伝送装置
JP3093574B2 (ja) モデム装置
JPH03278724A (ja) データ受信装置
JPH0360215B2 (ja)
JPS6333827B2 (ja)
JPH01106529A (ja) 受信装置
JP2947273B1 (ja) 制御装置および通信制御装置
JPH0642643B2 (ja) トレ−ニング同期方式
JPH06261080A (ja) Fskデータ復調装置および無線式遠隔制御装置
JPH0332936B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees