JPH063993B2 - インバ−タ制御装置 - Google Patents
インバ−タ制御装置Info
- Publication number
- JPH063993B2 JPH063993B2 JP59011883A JP1188384A JPH063993B2 JP H063993 B2 JPH063993 B2 JP H063993B2 JP 59011883 A JP59011883 A JP 59011883A JP 1188384 A JP1188384 A JP 1188384A JP H063993 B2 JPH063993 B2 JP H063993B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- signal
- voltage
- pulse
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、インバータの出力電圧をその電源電圧の変
動に影響されることなく一定に保つように制御するイン
バータ制御装置に関するものである。
動に影響されることなく一定に保つように制御するイン
バータ制御装置に関するものである。
インバータで、特に出力電圧をキャリアと正弦波の比較
によりパルス幅変調するものは、電源電圧が変動しても
出力を正弦波に正しく対応させるためには、その変動に
応じて出力電圧のパルス幅を補正することが必要とな
る。
によりパルス幅変調するものは、電源電圧が変動しても
出力を正弦波に正しく対応させるためには、その変動に
応じて出力電圧のパルス幅を補正することが必要とな
る。
このような補正を行なわないと、インバータは電源電圧
が低下すると、その出力電圧も低下してしまう。このよ
うな出力電圧を誘導電動機に印加しても十分なトルクは
得られず、逆に電源電圧が高過ぎる場合にはそれを過励
磁にする。また、電源電圧の変動により出力電圧が変動
するため、誘導電動機の振動や騒音が増大し、安定性も
悪くなるということが生ずる。
が低下すると、その出力電圧も低下してしまう。このよ
うな出力電圧を誘導電動機に印加しても十分なトルクは
得られず、逆に電源電圧が高過ぎる場合にはそれを過励
磁にする。また、電源電圧の変動により出力電圧が変動
するため、誘導電動機の振動や騒音が増大し、安定性も
悪くなるということが生ずる。
この発明は、上記のような問題を解決するためになされ
たもので、インバータの電源電圧の変動を検出し、この
変動に従ってクロックを周波数変換し、これによって得
た変調クロックによってインバータに供給するパルス幅
変調信号のパルスを補正することにより、インバータの
出力電圧値を所望値に保つことができるインバータの制
御装置を提供することを目的としている。
たもので、インバータの電源電圧の変動を検出し、この
変動に従ってクロックを周波数変換し、これによって得
た変調クロックによってインバータに供給するパルス幅
変調信号のパルスを補正することにより、インバータの
出力電圧値を所望値に保つことができるインバータの制
御装置を提供することを目的としている。
以下、この発明の一実施例を図について説明する。第１
図において、１は三相交流を直流に変換するコンバー
タ、２はコンバータ１により変換された直流電力を平滑
化するためのコンデンサ、３は直流電力を可変周波数及
び可変電圧の交流電力に変換するインバータである。ま
た、４はインバータ３の交流電力により駆動される誘導
電動機である。５はコンデンサ２の両端における直流電
圧（電源電圧）を検出する検出回路、６は検出回路５か
ら出力される検出信号ＤＴＡをバイナリの電圧データ信
号ＤＴＤに変換するアナログ・ディジタル（Ａ／Ｄ）コ
ンバータ、７はＡ／Ｄコンバータ６からの電圧データ信
号ＤＴＤにより基準位相をもつクロック信号ＣＬＫを周
波数変調してクロック信号ＭＣＬＫを出力する周波数変
換器（例えば、レートマルチプライヤー）、８は基準電
圧データＲＥＦＶを記憶し、これを振幅信号ＡＭＰによ
り読み出す記憶素子（例えばＲＯＭ）、９はこの基準電
圧データＲＥＦＶをロードし、周波数変換器７のクロッ
ク信号ＭＣＬＫを制御クロックとして制御信号Ｕ／Ｄに
従ってカウントアップ又はダウンし、ボロー信号Ｂをタ
イミング信号として出力するアップダウンカウンタ、１
０はアップダウンカウンタ９にアップ又はダウンカウン
トを指定する制御信号Ｕ／Ｄとロード信号ＬＤを出力
し、これによりボロー信号Ｂを入力し、更に図示なし回
路よりキャリア信号2fcを入力し、インバータ３にＰＷ
Ｍ変調されたパルス列の信号ＰＷＭを出力するパルス発
生回路である。
図において、１は三相交流を直流に変換するコンバー
タ、２はコンバータ１により変換された直流電力を平滑
化するためのコンデンサ、３は直流電力を可変周波数及
び可変電圧の交流電力に変換するインバータである。ま
た、４はインバータ３の交流電力により駆動される誘導
電動機である。５はコンデンサ２の両端における直流電
圧（電源電圧）を検出する検出回路、６は検出回路５か
ら出力される検出信号ＤＴＡをバイナリの電圧データ信
号ＤＴＤに変換するアナログ・ディジタル（Ａ／Ｄ）コ
ンバータ、７はＡ／Ｄコンバータ６からの電圧データ信
号ＤＴＤにより基準位相をもつクロック信号ＣＬＫを周
波数変調してクロック信号ＭＣＬＫを出力する周波数変
換器（例えば、レートマルチプライヤー）、８は基準電
圧データＲＥＦＶを記憶し、これを振幅信号ＡＭＰによ
り読み出す記憶素子（例えばＲＯＭ）、９はこの基準電
圧データＲＥＦＶをロードし、周波数変換器７のクロッ
ク信号ＭＣＬＫを制御クロックとして制御信号Ｕ／Ｄに
従ってカウントアップ又はダウンし、ボロー信号Ｂをタ
イミング信号として出力するアップダウンカウンタ、１
０はアップダウンカウンタ９にアップ又はダウンカウン
トを指定する制御信号Ｕ／Ｄとロード信号ＬＤを出力
し、これによりボロー信号Ｂを入力し、更に図示なし回
路よりキャリア信号2fcを入力し、インバータ３にＰＷ
Ｍ変調されたパルス列の信号ＰＷＭを出力するパルス発
生回路である。
第３図を参照してインバータ３への直流電圧に変動がな
い場合の動作を説明する。インバータ３に入力される直
流電圧は検出回路５により検出され、検出信号ＤＴＡは
Ａ／Ｄコンバータ６に入力されて電圧データ信号ＤＴＤ
に変換される。周波数変換器７は電圧データ信号ＤＴＤ
の値に従ってクロック信号ＭＣＬＫを周波数変調して得
たクロック信号ＭＣＬＫを出力する。
い場合の動作を説明する。インバータ３に入力される直
流電圧は検出回路５により検出され、検出信号ＤＴＡは
Ａ／Ｄコンバータ６に入力されて電圧データ信号ＤＴＤ
に変換される。周波数変換器７は電圧データ信号ＤＴＤ
の値に従ってクロック信号ＭＣＬＫを周波数変調して得
たクロック信号ＭＣＬＫを出力する。
一方、記憶素子８に入力される振幅信号ＡＭＰは第２図
に示すような正弦波信号Ｓの現在の位相と振幅を指示す
る信号で、記憶素子８はこの信号に応じた基準電圧デー
タＲＥＦＶを出力する。アップダウンカウンタ９は第３
図に示すようにキャリア信号2fc（キャリア信号Ｃの２
倍周波数をもつ）の一周期の時刻t0，t4…ごとに入力さ
れるロード信号ＬＤを受けて記憶素子８からの基準電圧
データＲＥＦＶをロードする。また、アップダウンカウ
ンタ９は、周波数変換器７のクロック信号ＭＣＬＫが制
御クロックとして入力されるとともに制御信号Ｕ／Ｄが
最初はローレベルで入力されるため、ダウンカウントす
る。このカウントにより、時刻t1でアップダウンカウン
タ９はカウント値が０となり、ボロー信号Ｂが出力する
ので、パルス発生回路１０は制御信号Ｕ／Ｄをハイレベ
ルにする。このため、アップダウンカウンタ９はアップ
カウントに切替えられる。さらに、キャリア信号2fcの
半周期が過ぎる時刻t2になると、再び制御信号Ｕ／Ｄが
ローにされ、アップダウンカウンタ９はダインカウント
する。時刻t3で再びアップダウンカウンタ９がボロー信
号Ｂを出力すると、パルス発生回路１０の制御信号Ｕ／
Ｄがハイとなり、アップダウンカウンタ９はアップカウ
ントに切替えられアップダウンカウンタ９は以上の動作
を繰返す。このようにして信号ＰＷＭの正の半周期は図
示のようにして得られ、同様に負の半周期は正の半周期
の波形を反転させることにより得られる。
に示すような正弦波信号Ｓの現在の位相と振幅を指示す
る信号で、記憶素子８はこの信号に応じた基準電圧デー
タＲＥＦＶを出力する。アップダウンカウンタ９は第３
図に示すようにキャリア信号2fc（キャリア信号Ｃの２
倍周波数をもつ）の一周期の時刻t0，t4…ごとに入力さ
れるロード信号ＬＤを受けて記憶素子８からの基準電圧
データＲＥＦＶをロードする。また、アップダウンカウ
ンタ９は、周波数変換器７のクロック信号ＭＣＬＫが制
御クロックとして入力されるとともに制御信号Ｕ／Ｄが
最初はローレベルで入力されるため、ダウンカウントす
る。このカウントにより、時刻t1でアップダウンカウン
タ９はカウント値が０となり、ボロー信号Ｂが出力する
ので、パルス発生回路１０は制御信号Ｕ／Ｄをハイレベ
ルにする。このため、アップダウンカウンタ９はアップ
カウントに切替えられる。さらに、キャリア信号2fcの
半周期が過ぎる時刻t2になると、再び制御信号Ｕ／Ｄが
ローにされ、アップダウンカウンタ９はダインカウント
する。時刻t3で再びアップダウンカウンタ９がボロー信
号Ｂを出力すると、パルス発生回路１０の制御信号Ｕ／
Ｄがハイとなり、アップダウンカウンタ９はアップカウ
ントに切替えられアップダウンカウンタ９は以上の動作
を繰返す。このようにして信号ＰＷＭの正の半周期は図
示のようにして得られ、同様に負の半周期は正の半周期
の波形を反転させることにより得られる。
次に第４図を参照してインバータ３に入力される直流電
圧に変動がある場合の動作を説明する。いま、インバー
タ３に入力される直流電圧が低下したとすると、周波数
変換器７のクロック信号ＣＬＫは図示するように、電圧
の低下に対応していくつかのパルスが間引かれた状態と
なる。クロック信号ＣＬＫは、アップダウンカウンタ９
に制御クロック信号として入力されているため、そのカ
ウント値はコンバータ１の電圧が低下しない場合(イ)に
比較し、(ロ)に示すようにゆるやかに変化するものとな
る。従って、信号ＰＷＭはそれぞれ(ニ)に示す波形のも
のとなり、コンバータ１の電圧が正常な場合(ハ)に比較
してハイとなる期間が長くなる。信号ＰＷＭによりイン
バータ３は(ヘ)に示すようにハイとなる期間を正常の場
合(ホ)より増加させて補正し、その交流出力の平均電圧
値が所定値となるようにしている。即ち、出力相電圧
は、コンバータ１の電圧変化に対してそれぞれ図に斜線
で示される部分の面積が常に一定となるように制御され
る。
圧に変動がある場合の動作を説明する。いま、インバー
タ３に入力される直流電圧が低下したとすると、周波数
変換器７のクロック信号ＣＬＫは図示するように、電圧
の低下に対応していくつかのパルスが間引かれた状態と
なる。クロック信号ＣＬＫは、アップダウンカウンタ９
に制御クロック信号として入力されているため、そのカ
ウント値はコンバータ１の電圧が低下しない場合(イ)に
比較し、(ロ)に示すようにゆるやかに変化するものとな
る。従って、信号ＰＷＭはそれぞれ(ニ)に示す波形のも
のとなり、コンバータ１の電圧が正常な場合(ハ)に比較
してハイとなる期間が長くなる。信号ＰＷＭによりイン
バータ３は(ヘ)に示すようにハイとなる期間を正常の場
合(ホ)より増加させて補正し、その交流出力の平均電圧
値が所定値となるようにしている。即ち、出力相電圧
は、コンバータ１の電圧変化に対してそれぞれ図に斜線
で示される部分の面積が常に一定となるように制御され
る。
第５図はインバータ３の出力線間電圧波形を１周期分に
ついて示した波形図である。図示のように、変化前の波
形(イ)と変化後の波形(ロ)の基本波成分は、(ハ)の波形に
等しくなるように制御される。
ついて示した波形図である。図示のように、変化前の波
形(イ)と変化後の波形(ロ)の基本波成分は、(ハ)の波形に
等しくなるように制御される。
なお、上記実施例では、電源電圧値として、インバータ
の直流電圧値を検出する場合を説明したが、インバータ
の入力交流電圧の実効値、所定の時定数による平均値、
波高値などを検出するようにしてもよい。また、上記実
施例では、カウンタとしてアップダウンカウンタを用い
た場合を説明したが、第６図に示すようにダウンカウン
タを用いてもよい。第６図中、(イ)はダウンカウンタの
カウント値であり、(ロ)はパルス発生回路１０から出力
される信号ＰＷＭを示す。
の直流電圧値を検出する場合を説明したが、インバータ
の入力交流電圧の実効値、所定の時定数による平均値、
波高値などを検出するようにしてもよい。また、上記実
施例では、カウンタとしてアップダウンカウンタを用い
た場合を説明したが、第６図に示すようにダウンカウン
タを用いてもよい。第６図中、(イ)はダウンカウンタの
カウント値であり、(ロ)はパルス発生回路１０から出力
される信号ＰＷＭを示す。
さらに、上記実施例では、Ａ／Ｄコンバータ６と周波数
変換器７を用いたものを示したが、その代わりに電圧・
周波数コンバータを用いるようにしてもよい。
変換器７を用いたものを示したが、その代わりに電圧・
周波数コンバータを用いるようにしてもよい。
以上のように、この発明によれば、インバータの電源電
圧の変動を検出し、この変動に従ってクロックを周波数
変調し、これによって得た変調クロックによってインバ
ータに供給するパルス幅変調信号のパルスを補正するよ
うに構成したので、電源電圧の変動に伴うインバータの
出力電圧の変動の補正を高い精度で行うことができ、そ
の結果として、最適な出力が得られるように電動機を駆
動できるとともに、電動機の振動や騒音を低減できる効
果がある。また、回路をディジタル素子で構成したの
で、アナログ素子で構成したときのような調整を必要と
せず、回路を小型で低価格にすることができるなどの効
果がある。
圧の変動を検出し、この変動に従ってクロックを周波数
変調し、これによって得た変調クロックによってインバ
ータに供給するパルス幅変調信号のパルスを補正するよ
うに構成したので、電源電圧の変動に伴うインバータの
出力電圧の変動の補正を高い精度で行うことができ、そ
の結果として、最適な出力が得られるように電動機を駆
動できるとともに、電動機の振動や騒音を低減できる効
果がある。また、回路をディジタル素子で構成したの
で、アナログ素子で構成したときのような調整を必要と
せず、回路を小型で低価格にすることができるなどの効
果がある。
第１図はこの発明によるインバータ制御装置の一実施例
を示すブロック図、第２図、第３図、第４図、第５図お
よび第６図はこの発明によるインバータ制御装置の動作
の波形図である。 １…コンバータ、２…コンデンサ、３…インバータ、５
…検出回路、６…Ａ／Ｄコンバータ、７…周波数変換
器、８…記憶素子、９…アップダウンカウンタ、１０…
パルス発生回路。 なお、図中、同一符号は同一部分を示す。
を示すブロック図、第２図、第３図、第４図、第５図お
よび第６図はこの発明によるインバータ制御装置の動作
の波形図である。 １…コンバータ、２…コンデンサ、３…インバータ、５
…検出回路、６…Ａ／Ｄコンバータ、７…周波数変換
器、８…記憶素子、９…アップダウンカウンタ、１０…
パルス発生回路。 なお、図中、同一符号は同一部分を示す。
Claims (3)
- 【請求項１】電力を可変周波数及び可変電圧の交流電力
に変換するインバータの電源電圧のレベルに応じて基準
クロック信号のパルス数を制御して変調クロック信号を
出力する変換器と、上記インバータの出力電圧の基準電
圧値データを、振幅及び所定位相毎に記憶する記憶素子
と、上記記憶素子から読み出された基準電圧値データを
ロード信号によりロードし、上記変換器の変調クロック
信号によりカウントし、所定カウント値でタイミング・
パルスを発生するカウントと、上記キャリヤの所定位相
で上記ロード信号を発生し、かつ上記タイミング・パル
スにより上記カウンタのカウントを制御する制御信号を
発生すると共にパルス幅変調された波形を有し、上記イ
ンバータを制御するパルス列信号を発生するパルス発生
回路とを備えたインバータ制御装置。 - 【請求項２】インバータは当該インバータに入力される
交流電圧の実効値を検出することを特徴とする特許請求
の範囲第１項記載のインバータ制御装置。 - 【請求項３】インバータは当該インバータに入力される
直流電圧値を検出することを特徴とする特許請求の範囲
第１項記載のインバータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011883A JPH063993B2 (ja) | 1984-01-27 | 1984-01-27 | インバ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011883A JPH063993B2 (ja) | 1984-01-27 | 1984-01-27 | インバ−タ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160378A JPS60160378A (ja) | 1985-08-21 |
| JPH063993B2 true JPH063993B2 (ja) | 1994-01-12 |
Family
ID=11790122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59011883A Expired - Lifetime JPH063993B2 (ja) | 1984-01-27 | 1984-01-27 | インバ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063993B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725171A (en) * | 1980-07-22 | 1982-02-09 | Meidensha Electric Mfg Co Ltd | Pulse width modulation type inverter |
| JPS57153569A (en) * | 1981-03-19 | 1982-09-22 | Fuji Electric Co Ltd | Output voltage control system for pulse width modulation inverter |
| JPS58224570A (ja) * | 1982-06-23 | 1983-12-26 | Fuji Electric Co Ltd | Ｐｗｍインバ−タの制御方式 |
-
1984
- 1984-01-27 JP JP59011883A patent/JPH063993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60160378A (ja) | 1985-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0524398B1 (en) | Circuit for controlling output current balance between parallel driven PWM-type power inverting units | |
| US6771522B2 (en) | Inverter parallel operation system | |
| US4615000A (en) | Pulse width modulation inverter system | |
| JP2002262569A (ja) | 共振インバータ | |
| JP3747105B2 (ja) | 共振型コンバータ制御システム | |
| JP3225825B2 (ja) | Ａｃ／ｄｃ変換装置 | |
| JP3283134B2 (ja) | Ｐｗｍコンバータ装置 | |
| US4558269A (en) | Induction motor drive apparatus | |
| JPH063993B2 (ja) | インバ−タ制御装置 | |
| JP2666641B2 (ja) | Ｐｗｍ波形生成方法及びインバータ装置 | |
| JP3371522B2 (ja) | Ｐｗｍ制御電圧形インバータ | |
| JPS6332034B2 (ja) | ||
| JPS61244275A (ja) | Ｐｗｍ制御電圧形インバ−タ装置 | |
| JPH025675Y2 (ja) | ||
| JP2867451B2 (ja) | 周波数同調回路 | |
| EP0457807B1 (en) | Waveform generation and control | |
| SU1046898A2 (ru) | Устройство дл управлени инвертором | |
| JPH02164277A (ja) | 電圧形インバータの制御回路 | |
| JP3051806B2 (ja) | 系統連系型インバータ制御装置 | |
| JPS5947978A (ja) | インバ−タ装置 | |
| JPH01138965A (ja) | 直流電源装置 | |
| JPS6089799U (ja) | パルス幅変調方式インバ−タ | |
| JP2867452B2 (ja) | 周波数同調回路 | |
| JPH0757094B2 (ja) | 多重ｄｃ／ｄｃコンバータ装置の入力電圧アンバランス抑制方法 | |
| JPS6035964A (ja) | 周波数変換装置 |