JPH064191A - 外部インタ−フェ−スの制御方法及び装置 - Google Patents
外部インタ−フェ−スの制御方法及び装置Info
- Publication number
- JPH064191A JPH064191A JP4163292A JP16329292A JPH064191A JP H064191 A JPH064191 A JP H064191A JP 4163292 A JP4163292 A JP 4163292A JP 16329292 A JP16329292 A JP 16329292A JP H064191 A JPH064191 A JP H064191A
- Authority
- JP
- Japan
- Prior art keywords
- data
- programmable logic
- external
- logic device
- user programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 種類の異なる外部インタ−フェ−スに適合さ
せるために、様々な構造のインタ−フェ−ス制御ユニッ
トをそれぞれ専用に作ると、開発，製造，管理等におけ
るコストが高くなるので、それを防止する。 【構成】 インタ−フェ−ス制御ユニットをＰＬＤを用
いて構成する。ＰＬＤを装置上でプログラムする。プロ
グラムのデ−タを接続するインタ−フェ−スに適合する
ように交換し、プログラムを書き替え可能にする。プロ
グラムするデ−タは、ＩＣメモリカ−ドの交換により選
択，ＲＯＭ上に用意した中からキ−操作で選択，又は通
信回線を介して接続したホストコンピュ−タで選択す
る。
せるために、様々な構造のインタ−フェ−ス制御ユニッ
トをそれぞれ専用に作ると、開発，製造，管理等におけ
るコストが高くなるので、それを防止する。 【構成】 インタ−フェ−ス制御ユニットをＰＬＤを用
いて構成する。ＰＬＤを装置上でプログラムする。プロ
グラムのデ−タを接続するインタ−フェ−スに適合する
ように交換し、プログラムを書き替え可能にする。プロ
グラムするデ−タは、ＩＣメモリカ−ドの交換により選
択，ＲＯＭ上に用意した中からキ−操作で選択，又は通
信回線を介して接続したホストコンピュ−タで選択す
る。
Description
【０００１】
【産業上の利用分野】本発明は、様々な電子機器に他の
装置を接続するための外部インタ−フェ−スの制御に関
する。
装置を接続するための外部インタ−フェ−スの制御に関
する。
【０００２】
【従来の技術】例えば最近のファクシミリ装置において
は、ＲＳ−２３２Ｃインタ−フェ−ス，ＳＣＳＩインタ
−フェ−ス，プリンタインタ−フェ−ス等を備える様々
な装置、即ちパ−ソナルコンピュ−タ，大容量記憶装
置，入力装置，プリンタ等々を接続可能にすることが要
求されている。従って現在は、インタ−フェ−ス毎にそ
れ専用のインタ−フェ−ス回路とそれを制御する回路と
を組込んだボ−ドを全て用意しておき、ユ−ザが接続す
る装置に応じて、そのインタ−フェ−スに合うボ−ドを
装置本体に装着し対応している。
は、ＲＳ−２３２Ｃインタ−フェ−ス，ＳＣＳＩインタ
−フェ−ス，プリンタインタ−フェ−ス等を備える様々
な装置、即ちパ−ソナルコンピュ−タ，大容量記憶装
置，入力装置，プリンタ等々を接続可能にすることが要
求されている。従って現在は、インタ−フェ−ス毎にそ
れ専用のインタ−フェ−ス回路とそれを制御する回路と
を組込んだボ−ドを全て用意しておき、ユ−ザが接続す
る装置に応じて、そのインタ−フェ−スに合うボ−ドを
装置本体に装着し対応している。
【０００３】しかしながら、インタ−フェ−ス毎に独立
した様々な種類のボ−ドが必要になるので、それらを開
発するためのコストがかさむのは避けられず、また品種
が多くなるので、これらの製造，管理，在庫調整など、
いずれの点でも効率が悪い。本発明に関係のある従来技
術としては、例えば、特開平２−１２９７４５号公報，
及び特開平２−１４４６５０号公報が知られている。前
者の技術では、様々なプログラムをメモリにロ−ドする
ことによって、ハ−ドウェアが同一のコンピュ−タを種
類の異なる様々なシステムとして利用可能にしている。
また後者の技術では、ゲ−トアレイを用い、種類の異な
る２つの交信チャンネルでの素子間の交信の制御を行な
っている。
した様々な種類のボ−ドが必要になるので、それらを開
発するためのコストがかさむのは避けられず、また品種
が多くなるので、これらの製造，管理，在庫調整など、
いずれの点でも効率が悪い。本発明に関係のある従来技
術としては、例えば、特開平２−１２９７４５号公報，
及び特開平２−１４４６５０号公報が知られている。前
者の技術では、様々なプログラムをメモリにロ−ドする
ことによって、ハ−ドウェアが同一のコンピュ−タを種
類の異なる様々なシステムとして利用可能にしている。
また後者の技術では、ゲ−トアレイを用い、種類の異な
る２つの交信チャンネルでの素子間の交信の制御を行な
っている。
【０００４】
【発明が解決しようとする課題】特開平２−１２９７４
５号公報の技術では、コンピュ−タのプログラムを交換
することによってコンピュ−タの動作をその機種に適合
するように変更することができる。しかし、互いに異な
ったハ−ドウェアを必要とする複数種類のインタ−フェ
−スに対応するためには、各々のインタ−フェ−スに適
合する別々のハ−ドウェア（インタ−フェ−ス制御装
置）を備える必要がある。コンピュ−タ単独のソフトウ
ェアによる制御では処理速度が非常に遅くなるので、高
速の外部インタ−フェ−スを制御するには専用のハ−ド
ウェアが不可欠である。
５号公報の技術では、コンピュ−タのプログラムを交換
することによってコンピュ−タの動作をその機種に適合
するように変更することができる。しかし、互いに異な
ったハ−ドウェアを必要とする複数種類のインタ−フェ
−スに対応するためには、各々のインタ−フェ−スに適
合する別々のハ−ドウェア（インタ−フェ−ス制御装
置）を備える必要がある。コンピュ−タ単独のソフトウ
ェアによる制御では処理速度が非常に遅くなるので、高
速の外部インタ−フェ−スを制御するには専用のハ−ド
ウェアが不可欠である。
【０００５】また特開平２−１４４６５０号公報の技術
では、インタ−フェ−スの制御をゲ−トアレイを用いて
行なっており、そのハ−ドウェア構造を、マスクプログ
ラムによって決定できる。即ち、接続されるインタ−フ
ェ−スに応じてゲ−トアレイをカスタム化（その製品個
有のハ−ドウェア構成にする）し、種類の異なる複数の
インタ−フェ−スに適合させることができる。しかしな
がら、この種のゲ−トアレイは、一度マスクプログラム
を設定してしまえば、ハ−ドウェア構造を変更すること
はできないので、一担、インタ−フェ−ス用の制御ボ−
ドを設置した後で、種類の異なるインタ−フェ−スに切
換えたい場合には、インタ−フェ−ス制御のハ−ドウェ
ア全体を別のものと交換しなければならない。
では、インタ−フェ−スの制御をゲ−トアレイを用いて
行なっており、そのハ−ドウェア構造を、マスクプログ
ラムによって決定できる。即ち、接続されるインタ−フ
ェ−スに応じてゲ−トアレイをカスタム化（その製品個
有のハ−ドウェア構成にする）し、種類の異なる複数の
インタ−フェ−スに適合させることができる。しかしな
がら、この種のゲ−トアレイは、一度マスクプログラム
を設定してしまえば、ハ−ドウェア構造を変更すること
はできないので、一担、インタ−フェ−ス用の制御ボ−
ドを設置した後で、種類の異なるインタ−フェ−スに切
換えたい場合には、インタ−フェ−ス制御のハ−ドウェ
ア全体を別のものと交換しなければならない。
【０００６】従って本発明は、種類の異なる様々なイン
タ−フェ−スを接続可能にするとともに、製品の開発コ
ストの上昇を抑え、品種を減らして製造，管理，在庫調
整などの点で効率を改善することを課題とする。
タ−フェ−スを接続可能にするとともに、製品の開発コ
ストの上昇を抑え、品種を減らして製造，管理，在庫調
整などの点で効率を改善することを課題とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、第１番の発明の外部インタ−フェ−スの制御方法で
は、装置本体に接続される複数種類の外部インタ−フェ
−スの制御方法において、装置本体が初期状態の時に、
脱着自在な外部メモリの装着の有無を識別し、該外部メ
モリが装着されていると、該外部メモリ上に記憶された
デ−タを読み込み、そのデ−タに基づいて装置本体上に
設置されたユ−ザプログラマブルロジックデバイスの構
成を設定し、その後、該ユ−ザプログラマブルロジック
デバイスを使用して接続された外部インタ−フェ−スを
制御する。
に、第１番の発明の外部インタ−フェ−スの制御方法で
は、装置本体に接続される複数種類の外部インタ−フェ
−スの制御方法において、装置本体が初期状態の時に、
脱着自在な外部メモリの装着の有無を識別し、該外部メ
モリが装着されていると、該外部メモリ上に記憶された
デ−タを読み込み、そのデ−タに基づいて装置本体上に
設置されたユ−ザプログラマブルロジックデバイスの構
成を設定し、その後、該ユ−ザプログラマブルロジック
デバイスを使用して接続された外部インタ−フェ−スを
制御する。
【０００８】また第２番の発明の外部インタ−フェ−ス
の制御方法では、装置本体に接続される複数種類の外部
インタ−フェ−スの制御方法において、所定の指令があ
った時に、通信回線から入力されるデ−タを受信し、受
信したデ−タに基づいて装置本体上に設置されたユ−ザ
プログラマブルロジックデバイスの構成を設定し、その
後、該ユ−ザプログラマブルロジックデバイスを使用し
て接続された外部インタ−フェ−スを制御する。
の制御方法では、装置本体に接続される複数種類の外部
インタ−フェ−スの制御方法において、所定の指令があ
った時に、通信回線から入力されるデ−タを受信し、受
信したデ−タに基づいて装置本体上に設置されたユ−ザ
プログラマブルロジックデバイスの構成を設定し、その
後、該ユ−ザプログラマブルロジックデバイスを使用し
て接続された外部インタ−フェ−スを制御する。
【０００９】また第３番の発明の外部インタ−フェ−ス
の制御方法では、装置本体に接続される複数種類の外部
インタ−フェ−スの制御方法において、各々の外部イン
タ−フェ−スに対応付けられた複数組のプログラム用デ
−タを予め装置本体上に保持しておき、所定の入力操作
に応答して、前記複数組のプログラム用デ−タのうちの
１組を選択し、選択されたデ−タに基づいて、装置本体
上に設置されたユ−ザプログラマブルロジックデバイス
の構成を設定し、その後、該ユ−ザプログラマブルロジ
ックデバイスを使用して接続された外部インタ−フェ−
スを制御する。また第４番の発明の外部インタ−フェ−
スの制御装置は、ユ−ザプログラマブルロジックデバイ
スが組込まれた外部インタ−フェ−ス制御手段(１０)；
所定のデ−タを保持する外部メモリ手段(２０)；該外部
メモリ手段を脱着自在に装置本体に保持する接続手段
(３０)；及び前記外部メモリ手段の装着の有無を識別
し、外部メモリ手段が装着されていると、それのデ−タ
を読込んで、そのデ−タを前記ユ−ザプログラマブルロ
ジックデバイスに設定する切換制御手段(４０)；を備え
る。
の制御方法では、装置本体に接続される複数種類の外部
インタ−フェ−スの制御方法において、各々の外部イン
タ−フェ−スに対応付けられた複数組のプログラム用デ
−タを予め装置本体上に保持しておき、所定の入力操作
に応答して、前記複数組のプログラム用デ−タのうちの
１組を選択し、選択されたデ−タに基づいて、装置本体
上に設置されたユ−ザプログラマブルロジックデバイス
の構成を設定し、その後、該ユ−ザプログラマブルロジ
ックデバイスを使用して接続された外部インタ−フェ−
スを制御する。また第４番の発明の外部インタ−フェ−
スの制御装置は、ユ−ザプログラマブルロジックデバイ
スが組込まれた外部インタ−フェ−ス制御手段(１０)；
所定のデ−タを保持する外部メモリ手段(２０)；該外部
メモリ手段を脱着自在に装置本体に保持する接続手段
(３０)；及び前記外部メモリ手段の装着の有無を識別
し、外部メモリ手段が装着されていると、それのデ−タ
を読込んで、そのデ−タを前記ユ−ザプログラマブルロ
ジックデバイスに設定する切換制御手段(４０)；を備え
る。
【００１０】また第５番の発明の外部インタ−フェ−ス
の制御装置は、ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段（１０）；
所定の通信回線からのデ−タを受信する通信手段（５
０）；及び所定の指示があると、前記通信手段から入力
されるデ−タを読込み、該デ−タを前記ユ−ザプログラ
マブルロジックデバイスに設定する切換制御手段（４
０）；を備える。
の制御装置は、ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段（１０）；
所定の通信回線からのデ−タを受信する通信手段（５
０）；及び所定の指示があると、前記通信手段から入力
されるデ−タを読込み、該デ−タを前記ユ−ザプログラ
マブルロジックデバイスに設定する切換制御手段（４
０）；を備える。
【００１１】また第６番の発明の外部インタ−フェ−ス
の制御装置は、ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段（１０）；
複数種類の外部インタ−フェ−スの各々に対応付けられ
た複数組のプログラム用デ−タを予め保持する固定メモ
リ手段（６０）；選択指示を与える入力手段（７０）；
及び該入力手段から所定の選択指示があると、それに応
じて前記固定メモリ手段上の１組のプログラムデ−タを
選択し、選択されたデ−タを読込み、該デ−タを前記ユ
−ザプログラマブルロジックデバイスに設定する切換制
御手段（４０）；を備える。
の制御装置は、ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段（１０）；
複数種類の外部インタ−フェ−スの各々に対応付けられ
た複数組のプログラム用デ−タを予め保持する固定メモ
リ手段（６０）；選択指示を与える入力手段（７０）；
及び該入力手段から所定の選択指示があると、それに応
じて前記固定メモリ手段上の１組のプログラムデ−タを
選択し、選択されたデ−タを読込み、該デ−タを前記ユ
−ザプログラマブルロジックデバイスに設定する切換制
御手段（４０）；を備える。
【００１２】
【作用】本発明においては、外部インタ−フェ−スを制
御するために、ユ−ザがその構造をプログラム可能なロ
ジックデバイス（ＦＰＧＡ等）を利用している。従っ
て、プログラムの内容を変更すれば、ハ−ドウェアその
ものを交換することなしに、様々な種類のインタ−フェ
−スに適合した制御を実施しうる。
御するために、ユ−ザがその構造をプログラム可能なロ
ジックデバイス（ＦＰＧＡ等）を利用している。従っ
て、プログラムの内容を変更すれば、ハ−ドウェアその
ものを交換することなしに、様々な種類のインタ−フェ
−スに適合した制御を実施しうる。
【００１３】第１番及び第４番の発明では、例えばＩＣ
メモリカ−ドのような外部メモリ手段に、各々のインタ
−フェ−スに対応するプログラムデ−タを予め記憶させ
ておき、それを装置本体に装着することによって、イン
タ−フェ−スを制御するユ−ザプログラマブルロジック
デバイスの構造が、装着された外部メモリ手段上のデ−
タに従って設定される。つまりこの発明では、ＩＣメモ
リカ−ド等を交換するだけで、様々な種類の外部インタ
−フェ−スに対応しうる。
メモリカ−ドのような外部メモリ手段に、各々のインタ
−フェ−スに対応するプログラムデ−タを予め記憶させ
ておき、それを装置本体に装着することによって、イン
タ−フェ−スを制御するユ−ザプログラマブルロジック
デバイスの構造が、装着された外部メモリ手段上のデ−
タに従って設定される。つまりこの発明では、ＩＣメモ
リカ−ド等を交換するだけで、様々な種類の外部インタ
−フェ−スに対応しうる。
【００１４】第２番及び第５番の発明では、例えばセン
タのコンピュ−タ上に全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておく。そして
外部インタ−フェ−スの制御装置は、必要に応じて、通
信によってセンタのコンピュ−タと接続し、適合するプ
ログラムデ−タを受信し、受信したデ−タによってユ−
ザプログラマブルロジックデバイスの構造を設定する。
タのコンピュ−タ上に全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておく。そして
外部インタ−フェ−スの制御装置は、必要に応じて、通
信によってセンタのコンピュ−タと接続し、適合するプ
ログラムデ−タを受信し、受信したデ−タによってユ−
ザプログラマブルロジックデバイスの構造を設定する。
【００１５】第３番及び第６番の発明では、装置本体上
の固定メモリ手段に、全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておく。そし
て、例えばオペレ−タが所定のキ−操作を実施すると、
その入力指示によって選択された１組のプログラムデ−
タが固定メモリ手段から読み込まれ、そのデ−タによっ
てユ−ザプログラマブルロジックデバイスの構造が設定
される。
の固定メモリ手段に、全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておく。そし
て、例えばオペレ−タが所定のキ−操作を実施すると、
その入力指示によって選択された１組のプログラムデ−
タが固定メモリ手段から読み込まれ、そのデ−タによっ
てユ−ザプログラマブルロジックデバイスの構造が設定
される。
【００１６】構造をプログラム可能な集積回路として
は、標準化された分類に属するものとしてＰＬＤ（プロ
グラマブル・ロジック・デバイス）が存在し、ユ−ザの
設計に応じたハ−ドウェアとして提供されるカスタムＩ
Ｃに属するものとしてゲ−トアレイが存在する。ＰＬＤ
は、ＰＲＯＭ（プログラム可能な読出し専用メモリ）や
ＲＡＭ（読み書きメモリ）を内蔵しており、それらに対
してユ−ザがデ−タを書込むことによってＰＬＤの論理
構造が決定される。またゲ−トアレイの一部にも、ＲＡ
Ｍを搭載し、それに書込むデ−タによってＩＣ内部の論
理構造を決定できるものが存在する。従ってこの明細書
中における「ユ−ザプログラマブルロジックデバイス」
は、いわゆるＰＬＤと、ＲＡＭを搭載し、それに書込む
デ−タによってＩＣ内部の論理構造を決定できるゲ−ト
アレイとの両者を含む。ＰＬＤについては、デ−タの消
去を電気的に行なえるもの、即ちＥＥＰＲＯＭやスタテ
ィックＲＡＭを搭載したものが望ましい。なお、初期の
ＰＬＤのように、バイポ−ラ・プロセスによって作成さ
れ、ユ−ザのプログラム書込みが１回のみに限定されて
いるものは、本発明では使用できない。
は、標準化された分類に属するものとしてＰＬＤ（プロ
グラマブル・ロジック・デバイス）が存在し、ユ−ザの
設計に応じたハ−ドウェアとして提供されるカスタムＩ
Ｃに属するものとしてゲ−トアレイが存在する。ＰＬＤ
は、ＰＲＯＭ（プログラム可能な読出し専用メモリ）や
ＲＡＭ（読み書きメモリ）を内蔵しており、それらに対
してユ−ザがデ−タを書込むことによってＰＬＤの論理
構造が決定される。またゲ−トアレイの一部にも、ＲＡ
Ｍを搭載し、それに書込むデ−タによってＩＣ内部の論
理構造を決定できるものが存在する。従ってこの明細書
中における「ユ−ザプログラマブルロジックデバイス」
は、いわゆるＰＬＤと、ＲＡＭを搭載し、それに書込む
デ−タによってＩＣ内部の論理構造を決定できるゲ−ト
アレイとの両者を含む。ＰＬＤについては、デ−タの消
去を電気的に行なえるもの、即ちＥＥＰＲＯＭやスタテ
ィックＲＡＭを搭載したものが望ましい。なお、初期の
ＰＬＤのように、バイポ−ラ・プロセスによって作成さ
れ、ユ−ザのプログラム書込みが１回のみに限定されて
いるものは、本発明では使用できない。
【００１７】
【実施例】一実施例の装置の構成を図１に示す。図１に
示す装置は、ファクシミリであり、基本的なファクシミ
リの機構については一般のファクシミリと同様の構成に
なっている。即ち、ファクシミリの主要制御機構が全て
集積されたファクシミリエンジン１に、原稿画像を読取
るためのイメ−ジスキャナ２と、出力画像を記録紙上に
ハ−ドコピ−するための記録ユニットが接続されてい
る。ファクシミリエンジン１は、システムバス５，モデ
ム５０及びＮＣＵ５５を介して電話回線４と接続され
る。
示す装置は、ファクシミリであり、基本的なファクシミ
リの機構については一般のファクシミリと同様の構成に
なっている。即ち、ファクシミリの主要制御機構が全て
集積されたファクシミリエンジン１に、原稿画像を読取
るためのイメ−ジスキャナ２と、出力画像を記録紙上に
ハ−ドコピ−するための記録ユニットが接続されてい
る。ファクシミリエンジン１は、システムバス５，モデ
ム５０及びＮＣＵ５５を介して電話回線４と接続され
る。
【００１８】システムバス５には、ファクシミリエンジ
ン１など装置全体を制御するためのマイクロプロセッサ
（ＭＰＵ）４０が接続され、その他に、読み出し専用メ
モリ（ＲＯＭ）６０，読み書きメモリ（ＲＡＭ）８０，
操作ボ−ド７０，コネクタ３０，インタ−フェ−ス制御
ユニット１０などが接続されている。図４に示すよう
に、ＲＯＭ６０上には、ＭＰＵがファクシミリを制御す
るためのプログラムデ−タ（命令コ−ド群）と、３組の
ＩＦ（インタ−フェ−ス）プログラムデ−タが予め記憶
されている。
ン１など装置全体を制御するためのマイクロプロセッサ
（ＭＰＵ）４０が接続され、その他に、読み出し専用メ
モリ（ＲＯＭ）６０，読み書きメモリ（ＲＡＭ）８０，
操作ボ−ド７０，コネクタ３０，インタ−フェ−ス制御
ユニット１０などが接続されている。図４に示すよう
に、ＲＯＭ６０上には、ＭＰＵがファクシミリを制御す
るためのプログラムデ−タ（命令コ−ド群）と、３組の
ＩＦ（インタ−フェ−ス）プログラムデ−タが予め記憶
されている。
【００１９】コネクタ３０は、ＩＣメモリカ−ド２０を
脱着しうる構造になっている。ＩＣメモリカ−ド２０を
コネクタ３０に対して脱着すると、コネクタ３０に接続
された所定の信号ラインの信号レベルが変化する。従っ
て、この変化を識別することによって、ＭＰＵ４０はＩ
Ｃメモリカ−ド２０が装着されているか否かを判定しう
る。
脱着しうる構造になっている。ＩＣメモリカ−ド２０を
コネクタ３０に対して脱着すると、コネクタ３０に接続
された所定の信号ラインの信号レベルが変化する。従っ
て、この変化を識別することによって、ＭＰＵ４０はＩ
Ｃメモリカ−ド２０が装着されているか否かを判定しう
る。
【００２０】図１に示すファクシミリには、ＲＳ−２３
２Ｃ，ＳＣＳＩ，及びプリンタＩＦの３種類の外部イン
タ−フェ−スを有する入出力装置を接続できるように構
成されている。それぞれのインタ−フェ−スの規格では
互いに異なる形状のコネクタが使用されるので、各々の
ケ−ブルを接続するために３種類のコネクタ１２，１３
及び１４が設けられている。３つのコネクタ１２，１３
及び１４は、互いに共通の信号バスラインに接続され、
双方向バッファ１１を介して、インタ−フェ−ス制御ユ
ニット１０と接続されている。
２Ｃ，ＳＣＳＩ，及びプリンタＩＦの３種類の外部イン
タ−フェ−スを有する入出力装置を接続できるように構
成されている。それぞれのインタ−フェ−スの規格では
互いに異なる形状のコネクタが使用されるので、各々の
ケ−ブルを接続するために３種類のコネクタ１２，１３
及び１４が設けられている。３つのコネクタ１２，１３
及び１４は、互いに共通の信号バスラインに接続され、
双方向バッファ１１を介して、インタ−フェ−ス制御ユ
ニット１０と接続されている。
【００２１】インタ−フェ−ス制御ユニット１０は、い
わゆるＰＬＤ（プログラマブル・ロジック・デバイス：
例えば株式会社リコ−製のＥＰＬ２４１）によって構成
されている。インタ−フェ−ス制御ユニット１０を構成
するＰＬＤは、ＣＭＯＳプロセスによって製造してあ
り、その構造を制御する内部のＰＲＯＭは、電気的デ−
タ消去によって何回でも繰り返しデ−タを書込む、即ち
プログラムすることができる。このＰＬＤの１個の内部
には、多数の、入力ゲ−ト，出力ゲ−ト，マクロセル，
Ｄ型フリップフロップ，極性反転回路，パワ−オンリセ
ット回路，プレロ−ド回路，及び非同期クロック回路が
組込まれており、それらに付随するＰＲＯＭの内容に応
じて、ＰＬＤのハ−ドウェア構成（機能）が設定され
る。
わゆるＰＬＤ（プログラマブル・ロジック・デバイス：
例えば株式会社リコ−製のＥＰＬ２４１）によって構成
されている。インタ−フェ−ス制御ユニット１０を構成
するＰＬＤは、ＣＭＯＳプロセスによって製造してあ
り、その構造を制御する内部のＰＲＯＭは、電気的デ−
タ消去によって何回でも繰り返しデ−タを書込む、即ち
プログラムすることができる。このＰＬＤの１個の内部
には、多数の、入力ゲ−ト，出力ゲ−ト，マクロセル，
Ｄ型フリップフロップ，極性反転回路，パワ−オンリセ
ット回路，プレロ−ド回路，及び非同期クロック回路が
組込まれており、それらに付随するＰＲＯＭの内容に応
じて、ＰＬＤのハ−ドウェア構成（機能）が設定され
る。
【００２２】この実施例においては、インタ−フェ−ス
制御ユニット１０を構成するＰＬＤのＰＲＯＭに対する
デ−タ書込み、即ちプログラミングは、ＰＬＤ専用の書
込み器によって行なうのではなく、このファクシミリ上
において、その全体を制御するＭＰＵ４０が必要に応じ
て実行し、必要に応じて書込んだ内容の更新も実行す
る。ＭＰＵ４０がＰＬＤをプログラム可能にするため
に、ＰＬＤは、インタ−フェ−スコネクタ（１２，１
３，１４）側の全ての端子も、双方向バッファ１１を介
して、システムバス５に接続可能になっている。つま
り、通常はＰＬＤの一部の端子は、双方向バッファ１１
を介してインタ−フェ−スコネクタ１２，１３及び１４
に接続されるが、ＰＬＤをプログラムする時には、ＭＰ
Ｕが双方向バッファ１１の状態を切換えて、ＰＬＤの全
ての端子をシステムバス５に接続する。
制御ユニット１０を構成するＰＬＤのＰＲＯＭに対する
デ−タ書込み、即ちプログラミングは、ＰＬＤ専用の書
込み器によって行なうのではなく、このファクシミリ上
において、その全体を制御するＭＰＵ４０が必要に応じ
て実行し、必要に応じて書込んだ内容の更新も実行す
る。ＭＰＵ４０がＰＬＤをプログラム可能にするため
に、ＰＬＤは、インタ−フェ−スコネクタ（１２，１
３，１４）側の全ての端子も、双方向バッファ１１を介
して、システムバス５に接続可能になっている。つま
り、通常はＰＬＤの一部の端子は、双方向バッファ１１
を介してインタ−フェ−スコネクタ１２，１３及び１４
に接続されるが、ＰＬＤをプログラムする時には、ＭＰ
Ｕが双方向バッファ１１の状態を切換えて、ＰＬＤの全
ての端子をシステムバス５に接続する。
【００２３】ＰＬＤをプログラムするためのデ−タは、
この例では、ＲＯＭ６０上にＩＦプログラムデ−タ１，
２及び３として存在する（図４参照）。またこのデ−タ
は、ＩＣメモリカ−ド２０上にも存在する。更に、図示
しないセンタのコンピュ−タ上にもそのデ−タが蓄積し
てある。ＩＦプログラムデ−タ１は、ＲＳ−２３２Ｃ規
格のインタ−フェ−ス制御を実施するための機能を実現
するデ−タであり、ＩＦプログラムデ−タ２は、ＳＣＳ
Ｉ規格のインタ−フェ−ス制御を実施するための機能を
実現するデ−タであり、ＩＦプログラムデ−タ３は、所
定のプリンタインタ−フェ−スのインタ−フェ−ス制御
を実施するための機能を実現するデ−タである。
この例では、ＲＯＭ６０上にＩＦプログラムデ−タ１，
２及び３として存在する（図４参照）。またこのデ−タ
は、ＩＣメモリカ−ド２０上にも存在する。更に、図示
しないセンタのコンピュ−タ上にもそのデ−タが蓄積し
てある。ＩＦプログラムデ−タ１は、ＲＳ−２３２Ｃ規
格のインタ−フェ−ス制御を実施するための機能を実現
するデ−タであり、ＩＦプログラムデ−タ２は、ＳＣＳ
Ｉ規格のインタ−フェ−ス制御を実施するための機能を
実現するデ−タであり、ＩＦプログラムデ−タ３は、所
定のプリンタインタ−フェ−スのインタ−フェ−ス制御
を実施するための機能を実現するデ−タである。
【００２４】即ち、ＩＦプログラムデ−タ１，ＩＦプロ
グラムデ−タ２及びＩＦプログラムデ−タ３を使用して
ＰＬＤをプログラムすることによって、それぞれ、ＲＳ
−２３２Ｃ規格のインタ−フェ−ス制御装置，ＳＣＳＩ
規格のインタ−フェ−ス制御装置，及びプリンタインタ
−フェ−ス制御装置として、インタ−フェ−ス制御ユニ
ット１０を構成しうる。これらのデ−タによってプログ
ラムされたＰＬＤ、即ちインタ−フェ−ス制御ユニット
１０は、予めそれ専用に構成された従来の制御装置の場
合と同様に、入力デ−タバッファレジスタ，出力デ−タ
バッファレジスタ，プロトコル制御回路，クロックパル
ス分周回路等々の機能がそのハ−ドウェアとして形成さ
れる。
グラムデ−タ２及びＩＦプログラムデ−タ３を使用して
ＰＬＤをプログラムすることによって、それぞれ、ＲＳ
−２３２Ｃ規格のインタ−フェ−ス制御装置，ＳＣＳＩ
規格のインタ−フェ−ス制御装置，及びプリンタインタ
−フェ−ス制御装置として、インタ−フェ−ス制御ユニ
ット１０を構成しうる。これらのデ−タによってプログ
ラムされたＰＬＤ、即ちインタ−フェ−ス制御ユニット
１０は、予めそれ専用に構成された従来の制御装置の場
合と同様に、入力デ−タバッファレジスタ，出力デ−タ
バッファレジスタ，プロトコル制御回路，クロックパル
ス分周回路等々の機能がそのハ−ドウェアとして形成さ
れる。
【００２５】ファクシミリ全体を制御するＭＰＵ４０の
処理の内容を図２に示す。図２を参照して説明する。電
源がオンすると、まず初期化を実行する。そして次のス
テップ１０２で、コネクタ３０に接続された所定の信号
ラインの信号レベルを調べ、それによって、ＩＣメモリ
カ−ド２０の装着の有無を識別する。
処理の内容を図２に示す。図２を参照して説明する。電
源がオンすると、まず初期化を実行する。そして次のス
テップ１０２で、コネクタ３０に接続された所定の信号
ラインの信号レベルを調べ、それによって、ＩＣメモリ
カ−ド２０の装着の有無を識別する。
【００２６】ＩＣメモリカ−ド２０が装着されている場
合には、ステップ１０３を実行する。即ち、ＰＬＤをプ
ログラムモ−ドに設定し、ＩＣメモリカ−ド２０上に存
在するデ−タを読み込んで、それをＰＬＤにプログラム
デ−タとして書込む。またＩＣメモリカ−ド２０が装着
されていない場合には、ステップ１０４を実行する。即
ち、ＰＬＤをプログラムモ−ドに設定し、ＲＯＭ６０上
に存在するＩＦプログラムデ−タ１を読み込んで、それ
をＰＬＤにプログラムデ−タとして書込む。
合には、ステップ１０３を実行する。即ち、ＰＬＤをプ
ログラムモ−ドに設定し、ＩＣメモリカ−ド２０上に存
在するデ−タを読み込んで、それをＰＬＤにプログラム
デ−タとして書込む。またＩＣメモリカ−ド２０が装着
されていない場合には、ステップ１０４を実行する。即
ち、ＰＬＤをプログラムモ−ドに設定し、ＲＯＭ６０上
に存在するＩＦプログラムデ−タ１を読み込んで、それ
をＰＬＤにプログラムデ−タとして書込む。
【００２７】上記処理の後、次のステップ１０５の待機
処理を繰り返し実行する。即ち、電話回線からの着信の
有無を検出するための処理，操作ボ−ド７０上の各キ−
に対する読取り処理，操作ボ−ド７０上の各種表示器に
対する表示制御処理などを実行する。
処理を繰り返し実行する。即ち、電話回線からの着信の
有無を検出するための処理，操作ボ−ド７０上の各キ−
に対する読取り処理，操作ボ−ド７０上の各種表示器に
対する表示制御処理などを実行する。
【００２８】一部分が図３に示されるように、操作ボ−
ド７０上には、様々なキ−スイッチが設けられている。
これらのうち、ＩＦプログラムキ−Ｋ１は、ＲＯＭ６０
上に存在する３種類のＩＦプログラムデ−タの１つをユ
−ザ（オペレ−タ）が選択するために設けられている。
即ち、ＩＦプログラムキ−Ｋ１の押下に続いて、テンキ
−の１，２及び３を押下した場合、それぞれ、ＩＦプロ
グラムデ−タ１，２及び３が選択される。この場合、図
２のステップ１０８を通って１１０に進む。ステップ１
１０では、選択されたＩＦプログラムデ−タをＲＯＭ６
０上から読み込み、それをＰＬＤにプログラムデ−タと
して書込む。
ド７０上には、様々なキ−スイッチが設けられている。
これらのうち、ＩＦプログラムキ−Ｋ１は、ＲＯＭ６０
上に存在する３種類のＩＦプログラムデ−タの１つをユ
−ザ（オペレ−タ）が選択するために設けられている。
即ち、ＩＦプログラムキ−Ｋ１の押下に続いて、テンキ
−の１，２及び３を押下した場合、それぞれ、ＩＦプロ
グラムデ−タ１，２及び３が選択される。この場合、図
２のステップ１０８を通って１１０に進む。ステップ１
１０では、選択されたＩＦプログラムデ−タをＲＯＭ６
０上から読み込み、それをＰＬＤにプログラムデ−タと
して書込む。
【００２９】待機処理の結果、ステップ１０６で着信が
検出されると、ステップ１０７でプログラムモ−ドか否
かを識別する。図３に示すＩＦオンラインキ−Ｋ２を押
下することによって、プログラムモ−ドのオン／オフを
交互に切換えることができる。プログラムモ−ドがオン
の時には、電話回線４からＮＣＵ５５及びモデム５０を
介して入力される情報を、ステップ１０８でＲＡＭ８０
上にストアする。そして通信が終了した後、ステップ１
１２を実行する。即ち、ＲＡＭ８０上にストアされたデ
−タを読み込んで、それをＰＬＤにプログラムデ−タと
して書込む。
検出されると、ステップ１０７でプログラムモ−ドか否
かを識別する。図３に示すＩＦオンラインキ−Ｋ２を押
下することによって、プログラムモ−ドのオン／オフを
交互に切換えることができる。プログラムモ−ドがオン
の時には、電話回線４からＮＣＵ５５及びモデム５０を
介して入力される情報を、ステップ１０８でＲＡＭ８０
上にストアする。そして通信が終了した後、ステップ１
１２を実行する。即ち、ＲＡＭ８０上にストアされたデ
−タを読み込んで、それをＰＬＤにプログラムデ−タと
して書込む。
【００３０】つまりこの実施例では、予め数種類用意さ
れたＩＣメモリカ−ド２０の１つを操作ボ−ド７０の側
面に設けられた挿入口７１（図３参照）から差し込んで
コネクタ３０に装着した場合には、電源オン直後の初期
設定として、装着されたＩＣメモリカ−ド２０の種類に
応じたインタ−フェ−ス制御機能がＰＬＤにプログラム
され、メモリカ−ド２０を装着しない時には、ＲＯＭ６
０上の初期値として予め選択されたＩＦプログラムデ−
タ１に対応するインタ−フェ−ス制御機能がＰＬＤにプ
ログラムされ、待機処理中にオペレ−タが選択操作を実
施した場合には、その操作によって選択されたＩＦプロ
グラムデ−タ（１，２又は３）によってＰＬＤが異なる
状態で再びプログラムされ、またセンタのコンピュ−タ
からプログラムのためのデ−タが送られてきた場合に
も、そのデ−タによってＰＬＤが異なる状態で再びプロ
グラムされる。
れたＩＣメモリカ−ド２０の１つを操作ボ−ド７０の側
面に設けられた挿入口７１（図３参照）から差し込んで
コネクタ３０に装着した場合には、電源オン直後の初期
設定として、装着されたＩＣメモリカ−ド２０の種類に
応じたインタ−フェ−ス制御機能がＰＬＤにプログラム
され、メモリカ−ド２０を装着しない時には、ＲＯＭ６
０上の初期値として予め選択されたＩＦプログラムデ−
タ１に対応するインタ−フェ−ス制御機能がＰＬＤにプ
ログラムされ、待機処理中にオペレ−タが選択操作を実
施した場合には、その操作によって選択されたＩＦプロ
グラムデ−タ（１，２又は３）によってＰＬＤが異なる
状態で再びプログラムされ、またセンタのコンピュ−タ
からプログラムのためのデ−タが送られてきた場合に
も、そのデ−タによってＰＬＤが異なる状態で再びプロ
グラムされる。
【００３１】なお上記実施例では、予めＲＯＭ上に配置
された複数種類のデ−タのオペレ−タによる選択，装着
するＩＣメモリカ−ド２０の種類の選択，及びオンライ
ンでセンタから送信するデ−タの選択のいずれでもＰＬ
Ｄのプログラムを変更しうるように構成してあるが、こ
れらのうちいずれか１つの手段があれば、様々な種類の
外部インタ−フェ−スにＰＬＤの構造を適合させうる。
された複数種類のデ−タのオペレ−タによる選択，装着
するＩＣメモリカ−ド２０の種類の選択，及びオンライ
ンでセンタから送信するデ−タの選択のいずれでもＰＬ
Ｄのプログラムを変更しうるように構成してあるが、こ
れらのうちいずれか１つの手段があれば、様々な種類の
外部インタ−フェ−スにＰＬＤの構造を適合させうる。
【００３２】また上記実施例ではＰＬＤと呼ばれる分類
に属する集積回路をユ−ザプログラマブルロジックデバ
イスとして用いたが、カスタムＩＣであるゲ−トアレイ
であっても、例えばスタティックＲＡＭを搭載し、その
デ−タの内容によってハ−ドウェア構造がユ−ザにおい
てプログラム可能なものであれば、ＰＬＤの代わりに用
いることができる。
に属する集積回路をユ−ザプログラマブルロジックデバ
イスとして用いたが、カスタムＩＣであるゲ−トアレイ
であっても、例えばスタティックＲＡＭを搭載し、その
デ−タの内容によってハ−ドウェア構造がユ−ザにおい
てプログラム可能なものであれば、ＰＬＤの代わりに用
いることができる。
【００３３】なお、ＰＬＤに、紫外線によってメモリの
内容を消去する構造のものを採用してもよいが、その場
合には、紫外線ランプを装置に搭載し、それをＭＰＵに
よってオン／オフ制御可能にし、デ−タ書き替えの際に
ランプを点灯して消去を実施し、その後で新しいデ−タ
の書込みを実施する必要がある。
内容を消去する構造のものを採用してもよいが、その場
合には、紫外線ランプを装置に搭載し、それをＭＰＵに
よってオン／オフ制御可能にし、デ−タ書き替えの際に
ランプを点灯して消去を実施し、その後で新しいデ−タ
の書込みを実施する必要がある。
【００３４】また、本発明はファクシミリに限らず、様
々な装置の外部インタ−フェ−スを制御するために利用
しうる。
々な装置の外部インタ−フェ−スを制御するために利用
しうる。
【００３５】
【発明の効果】以上のとおり第１番及び第４番の発明で
は、ＩＣメモリカ−ドのような外部メモリ手段に、各々
のインタ−フェ−スに対応するプログラムデ−タを予め
記憶させておき、それを装置本体に装着することによっ
て、インタ−フェ−スを制御するユ−ザプログラマブル
ロジックデバイスの構造が、装着された外部メモリ手段
上のデ−タに従って設定される。従って、ＩＣメモリカ
−ド等を交換するだけで、様々な種類の外部インタ−フ
ェ−スに対応しうる。
は、ＩＣメモリカ−ドのような外部メモリ手段に、各々
のインタ−フェ−スに対応するプログラムデ−タを予め
記憶させておき、それを装置本体に装着することによっ
て、インタ−フェ−スを制御するユ−ザプログラマブル
ロジックデバイスの構造が、装着された外部メモリ手段
上のデ−タに従って設定される。従って、ＩＣメモリカ
−ド等を交換するだけで、様々な種類の外部インタ−フ
ェ−スに対応しうる。
【００３６】第２番及び第５番の発明では、例えばセン
タのコンピュ−タ上に全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておき、外部イ
ンタ−フェ−スの制御装置を、通信によってセンタのコ
ンピュ−タと接続し、適合するプログラムデ−タを受信
し、受信したデ−タによってユ−ザプログラマブルロジ
ックデバイスの構造を設定し、様々な種類の外部インタ
−フェ−スに対応しうる。
タのコンピュ−タ上に全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておき、外部イ
ンタ−フェ−スの制御装置を、通信によってセンタのコ
ンピュ−タと接続し、適合するプログラムデ−タを受信
し、受信したデ−タによってユ−ザプログラマブルロジ
ックデバイスの構造を設定し、様々な種類の外部インタ
−フェ−スに対応しうる。
【００３７】第３番及び第６番の発明では、装置本体上
の固定メモリ手段に、全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておき、例えば
オペレ−タが所定のキ−操作を実施すると、その入力指
示によって選択された１組のプログラムデ−タが固定メ
モリ手段から読み込まれ、そのデ−タによってユ−ザプ
ログラマブルロジックデバイスの構造が設定されるの
で、様々な種類の外部インタ−フェ−スに対応しうる。
の固定メモリ手段に、全てのインタ−フェ−スの各々に
対応するプログラムデ−タを予め登録しておき、例えば
オペレ−タが所定のキ−操作を実施すると、その入力指
示によって選択された１組のプログラムデ−タが固定メ
モリ手段から読み込まれ、そのデ−タによってユ−ザプ
ログラマブルロジックデバイスの構造が設定されるの
で、様々な種類の外部インタ−フェ−スに対応しうる。
【図１】 実施例の装置の構成を示すブロック図であ
る。
る。
【図２】 図１のＭＰＵの動作を示すフロ−チャ−トで
ある。
ある。
【図３】 図１の操作ボ−ドの外観の一部分を示す平面
図である。
図である。
【図４】 図１のＲＯＭの内容を示すメモリマップであ
る。
る。
１：ファクシミリエンジン ２：イメ−ジスキャ
ナ ３：記録ユニット ４：電話回線 ５：システムバス １０：インタ−フェ
−ス制御ユニット １１：双方向バッファ １２，１３，１４，
３０：コネクタ ２０：ＩＣメモリカ−ド ４０：マイクロプロ
セッサ（ＭＰＵ） ５０：モデム ５５：ＮＣＵ ６０：ＲＯＭ ７０：操作ボ−ド ８０：ＲＡＭ
ナ ３：記録ユニット ４：電話回線 ５：システムバス １０：インタ−フェ
−ス制御ユニット １１：双方向バッファ １２，１３，１４，
３０：コネクタ ２０：ＩＣメモリカ−ド ４０：マイクロプロ
セッサ（ＭＰＵ） ５０：モデム ５５：ＮＣＵ ６０：ＲＯＭ ７０：操作ボ−ド ８０：ＲＡＭ
Claims (6)
- 【請求項１】 装置本体に接続される複数種類の外部イ
ンタ−フェ−スの制御方法において、装置本体が初期状
態の時に、脱着自在な外部メモリの装着の有無を識別
し、該外部メモリが装着されていると、該外部メモリ上
に記憶されたデ−タを読み込み、そのデ−タに基づいて
装置本体上に設置されたユ−ザプログラマブルロジック
デバイスの構成を設定し、その後、該ユ−ザプログラマ
ブルロジックデバイスを使用して接続された外部インタ
−フェ−スを制御する、外部インタ−フェ−スの制御方
法。 - 【請求項２】 装置本体に接続される複数種類の外部イ
ンタ−フェ−スの制御方法において、所定の指令があっ
た時に、通信回線から入力されるデ−タを受信し、受信
したデ−タに基づいて装置本体上に設置されたユ−ザプ
ログラマブルロジックデバイスの構成を設定し、その
後、該ユ−ザプログラマブルロジックデバイスを使用し
て接続された外部インタ−フェ−スを制御する、外部イ
ンタ−フェ−スの制御方法。 - 【請求項３】 装置本体に接続される複数種類の外部イ
ンタ−フェ−スの制御方法において、各々の外部インタ
−フェ−スに対応付けられた複数組のプログラム用デ−
タを予め装置本体上に保持しておき、所定の入力操作に
応答して、前記複数組のプログラム用デ−タのうちの１
組を選択し、選択されたデ−タに基づいて、装置本体上
に設置されたユ−ザプログラマブルロジックデバイスの
構成を設定し、その後、該ユ−ザプログラマブルロジッ
クデバイスを使用して接続された外部インタ−フェ−ス
を制御する、外部インタ−フェ−スの制御方法。 - 【請求項４】 ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段；所定のデ
−タを保持する外部メモリ手段；該外部メモリ手段を脱
着自在に装置本体に保持する接続手段；及び前記外部メ
モリ手段の装着の有無を識別し、外部メモリ手段が装着
されていると、それのデ−タを読込んで、そのデ−タを
前記ユ−ザプログラマブルロジックデバイスに設定する
切換制御手段；を備える、外部インタ−フェ−スの制御
装置。 - 【請求項５】 ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段；所定の通
信回線からのデ−タを受信する通信手段；及び所定の指
示があると、前記通信手段から入力されるデ−タを読込
み、該デ−タを前記ユ−ザプログラマブルロジックデバ
イスに設定する切換制御手段；を備える、外部インタ−
フェ−スの制御装置。 - 【請求項６】 ユ−ザプログラマブルロジックデバイス
が組込まれた外部インタ−フェ−ス制御手段；複数種類
の外部インタ−フェ−スの各々に対応付けられた複数組
のプログラム用デ−タを予め保持する固定メモリ手段；
選択指示を与える入力手段；及び該入力手段から所定の
選択指示があると、それに応じて前記固定メモリ手段上
の１組のプログラムデ−タを選択し、選択されたデ−タ
を読込み、該デ−タを前記ユ−ザプログラマブルロジッ
クデバイスに設定する切換制御手段；を備える、外部イ
ンタ−フェ−スの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163292A JPH064191A (ja) | 1992-06-23 | 1992-06-23 | 外部インタ−フェ−スの制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4163292A JPH064191A (ja) | 1992-06-23 | 1992-06-23 | 外部インタ−フェ−スの制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064191A true JPH064191A (ja) | 1994-01-14 |
Family
ID=15771057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4163292A Pending JPH064191A (ja) | 1992-06-23 | 1992-06-23 | 外部インタ−フェ−スの制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064191A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500025B2 (en) | 2004-03-25 | 2009-03-03 | Kabushiki Kaisha Toshiba | Electronic apparatus and method of controlling a memory unit connected to the same |
| US10949634B2 (en) | 2005-06-03 | 2021-03-16 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11317050B2 (en) | 2005-03-11 | 2022-04-26 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
-
1992
- 1992-06-23 JP JP4163292A patent/JPH064191A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500025B2 (en) | 2004-03-25 | 2009-03-03 | Kabushiki Kaisha Toshiba | Electronic apparatus and method of controlling a memory unit connected to the same |
| US8028102B2 (en) | 2004-03-25 | 2011-09-27 | Kabushiki Kaisha Toshiba | Electronic apparatus and method of controlling a memory unit connected to the same |
| US12185006B2 (en) | 2005-03-11 | 2024-12-31 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11863897B2 (en) | 2005-03-11 | 2024-01-02 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US12075176B2 (en) | 2005-03-11 | 2024-08-27 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11317050B2 (en) | 2005-03-11 | 2022-04-26 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11323650B2 (en) | 2005-03-11 | 2022-05-03 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11323649B2 (en) | 2005-03-11 | 2022-05-03 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US11968464B2 (en) | 2005-03-11 | 2024-04-23 | Hand Held Products, Inc. | Image reader comprising CMOS based image sensor array |
| US12001914B2 (en) | 2005-06-03 | 2024-06-04 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11238252B2 (en) | 2005-06-03 | 2022-02-01 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12020111B2 (en) | 2005-06-03 | 2024-06-25 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11238251B2 (en) | 2005-06-03 | 2022-02-01 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12001913B2 (en) | 2005-06-03 | 2024-06-04 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11604933B2 (en) | 2005-06-03 | 2023-03-14 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12026580B2 (en) | 2005-06-03 | 2024-07-02 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US11625550B2 (en) | 2005-06-03 | 2023-04-11 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12073283B2 (en) | 2005-06-03 | 2024-08-27 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US10949634B2 (en) | 2005-06-03 | 2021-03-16 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12236312B2 (en) | 2005-06-03 | 2025-02-25 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12321815B2 (en) | 2005-06-03 | 2025-06-03 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12321814B2 (en) | 2005-06-03 | 2025-06-03 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12321813B2 (en) | 2005-06-03 | 2025-06-03 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
| US12450457B2 (en) | 2005-06-03 | 2025-10-21 | Hand Held Products, Inc. | Apparatus having hybrid monochrome and color image sensor array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237091B1 (en) | Method of updating firmware without affecting initialization information | |
| EP0496535B1 (en) | Automatic device configuration for dockable computers | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| US20040049617A1 (en) | Method of firmware update by USB interface | |
| KR20000011228A (ko) | 메모리카드 | |
| JPH0628528A (ja) | Ｉｃカード用インターフェース回路 | |
| JPH064191A (ja) | 外部インタ−フェ−スの制御方法及び装置 | |
| US7287098B2 (en) | Control method and electronic device enabling recognition of functions installed in the electronic device | |
| JPS60232978A (ja) | 印刷装置 | |
| CN100498588C (zh) | 打印机器以及用于管理打印机器运行选项和配置的方法 | |
| US6178003B1 (en) | Method of and apparatus for transmitting printer control file to printer | |
| CN105809077A (zh) | 一种芯片数据写入设备和系统 | |
| JP4042940B2 (ja) | オンチップ・プログラミング機能を持つマイクロコントローラ | |
| JPH02294757A (ja) | 入出力機器 | |
| JP3635903B2 (ja) | プログラマブルコントローラ | |
| JPH08167013A (ja) | Ｉｃカード | |
| JPH05324305A (ja) | プログラム変更方法 | |
| KR960001245B1 (ko) | 범용 회로팩 단위 펌웨어 프로그래밍 장치 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JP2002281259A (ja) | 画像形成装置 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH0363777A (ja) | マイクロコンピュータ装置 | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JPS60173637A (ja) | 割り込み処理システム及びその為のメモリカ−トリツジ | |
| KR960009050Y1 (ko) | 컴퓨터 플로피 디스크 드라이버의 선택회로(circuit for selecting floppy disk driver of computer) |